CN1520599A - 薄膜电容器和电子电路部件 - Google Patents

薄膜电容器和电子电路部件 Download PDF

Info

Publication number
CN1520599A
CN1520599A CNA028127293A CN02812729A CN1520599A CN 1520599 A CN1520599 A CN 1520599A CN A028127293 A CNA028127293 A CN A028127293A CN 02812729 A CN02812729 A CN 02812729A CN 1520599 A CN1520599 A CN 1520599A
Authority
CN
China
Prior art keywords
mentioned
lower electrode
dielectric layer
insulator
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028127293A
Other languages
English (en)
Other versions
CN100431069C (zh
Inventor
荻野雅彦
也
佐藤俊也
夫
三轮崇夫
俊秀
生田目俊秀
天羽悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1520599A publication Critical patent/CN1520599A/zh
Application granted granted Critical
Publication of CN100431069C publication Critical patent/CN100431069C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在具有在规定面上形成的下部电极、在上述下部电极上形成的电介质层和在上述电介质层上形成的上部电极的薄膜电容器中，其特征在于：用电介质层以外的绝缘体覆盖了上述下部电极的端部。

Description

薄膜电容器和电子电路部件
技术领域
本发明涉及薄膜电容器和电子电路部件。
背景技术
在图1中示出现有的薄膜电容器的剖面示意图。在形成基板1上利用溅射装置等对金属进行了成膜后，利用一般的光刻工艺形成抗蚀剂，利用干法刻蚀等形成下部电极2。其后，用溅射或CVD等形成电介质材料后，利用光刻工艺形成电介质层3。再者，利用与下部电极同样的方法形成上部电极4。利用以上那样的工序制造了现有的薄膜电容器。此外，在特愿平9-289611中，如图2中所示那样公开了将下部电极2端部的侧壁面的倾斜度加工成平缓角度后形成电介质层3和上部电极4的薄膜电容器。作为下部电极端部的侧壁面的加工方法，是在基板上形成金属薄膜并在其上形成了抗蚀剂后以规定的角度θ在金属薄膜上照射离子束的方法。
在现有的图1中示出的电容器中，电介质的下部电极端部的台阶差部的膜厚B比下部电极的上部膜厚A薄，结果减小了上部电极与下部电极的距离。其结果，绝缘耐压下降了，或由于电介质的缺陷等的缘故而容易发生电极间的短路。此外，在图2中示出的电容器的情况下，由于只在特定的方向上形成倾斜角，故在同一基板上形成多个电容器时，因为上部电极的布线引出方向只限制于1个方向，故在设计电路时成为很大的限制。
在特开平4-336530中公开了将对与透明像素电极对置的保持电容下部电极的端面与透明像素电极进行绝缘的电介质膜形成得比构成保持电容的电介质膜厚的液晶显示器，由于液晶显示器中使用的电容器厚度薄，故不产生上述那样的问题。
发明内容
本发明的目的在于提供防止薄膜电容元件电极间短路或绝缘耐压下降的、不良率低且可靠性高的薄膜电容器。
此外，其目的在于提供内置了这样的电容器的、不良率低且可靠性高的电子电路部件。
为了实现上述的目的，按照本发明的第1方面，提供下述的薄膜电容器，具有：在规定的面上形成的下部电极；在上述下部电极上形成的电介质层；以及在上述电介质层上形成的上部电极，其特征在于：用上述电介质层以外的绝缘体覆盖了上述下部电极的端部，而且在上述电介质层与上述下部电极之间形成了阻挡层。
此外，提供下述的电子电路部件，其特征在于：具有：在规定的位置上设置了多个贯通孔的基板；在该基板的单侧或两侧形成的1个或多个电容元件、电感元件和电阻元件；导电性地连接基板的两侧用的、在上述基板上设置的贯通孔内部形成的导体部；导电性地连接上述电容元件、电感元件、电阻元件和导体部用的布线；对上述元件与布线间进行绝缘用的层间绝缘层；以及输入输出电信号用的外部电极，经上述层间绝缘层层叠了上述电容元件、上述电感元件与上述电阻元件，上述电容元件的至少1个具有：在规定的面上形成的下部电极；在上述下部电极上形成的电介质层；以及在上述电介质层上形成的上部电极，用上述电介质层以外的绝缘体覆盖了上述下部电极的端部，而且在上述电介质层与上述下部电极之间形成了阻挡层。
本发明的下部电极最好是电阻低的导电性材料。具体地说，可举出金、铜、镍、铝、铂、钨、钼、铁、铌、钛、镍/铬合金、铁/镍/铬合金、氮化钽等。特别是，铜的电阻小，是较为理想的。下部电极表面必须是平坦的，表面的凹凸最好是电介质厚度的1/25以下。作为下部电极的形成方法，在以规定的膜厚对上述导电性材料膜进行了成膜后，形成抗蚀剂图形，利用干法刻蚀或湿法刻蚀来形成，除此以外，也可在形成抗蚀剂图形后利用电解或无电解电镀来形成。此外，作为本发明的下部电极的厚度，其厚度越厚，特性越提高，但不作特别规定。此外，在下部电极的厚度为电介质层的厚度的6倍以上的情况下，容易产生绝缘耐压的下降或电极间的短路等的问题，而本发明的结构是特别有效的。
在下部电极上形成本发明的阻挡层。作为其材料，最好是氧透过性小、在电介质形成时氧不扩散到下部电极的内部的材料。具体地说，除了铬、钨、铂、镍等的金属外，可举出氧化钨、氧化锶、钨/锶的氧化物、BaWO4、Al2O3、CeO2、钡/锶/钨的氧化物等。利用溅射装置等在下部电极上形成这些阻挡层。
本发明的电介质层是一般作为电容器材料使用的电介质材料，不作特别的限制。具体地说，除了Ta2O5、BST(Ba(x)Sr(1-x)TiO(3)，0＜x＜1)、SrTiO3、TiO2、MnO2、Y2O3、SnO2、MgTiO3等的氧化物外，可举出钡钛酸化合物或在钡钛酸化合物中掺了锆或锡的化合物、WO3、SrO、混合了的钡/锶的氧化物、BaWO4、CeO2等。其形成法也不作特别的限制，可使用溅射法、等离子CVD法等的干法、阳极氧化等的湿法。其中，Ta2O5的绝缘耐压高，是特别理想的。
本发明的绝缘体是一般作为绝缘膜使用的绝缘材料，不作特别的限制。通过该绝缘体覆盖由下部电极表面和下部电极端部侧面构成的下部电极端部边缘部和下部电极的端部侧面，防止上部电极与下部电极导电性地短路。因而，最好是能可靠地覆盖该下部电极端部边缘部和下部电极的端部侧面的材料。具体地说，可以是聚酰亚胺树脂、苯并环丁烯树脂、环氧树脂、不饱和聚酯树脂、环氧异氰酸盐树脂、聚顺丁烯二酰亚胺树脂、聚顺丁烯二酰亚胺环氧树脂、氰酸聚酯树脂、氰酸聚酯环氧树脂、氰酸聚酯聚顺丁烯二酰亚胺树脂、酚醛树脂、二烯丙基邻苯二酸盐树脂、尿烷树脂、氰胺树脂、聚顺丁烯二酰亚胺氰胺树脂等各种热硬化性树脂或组合了2种以上的上述树脂的材料或再加入了无机充填剂等的材料。特别是，聚酰亚胺树脂在耐热性或耐药品性方面良好，对该树脂赋予了感光性的材料在加工性也是良好的，故是较为理想的。此外，苯并环丁烯树脂的介电正切低，在使用本发明电容器作为高频部件的情况下，是较为理想的。同样，包含一般式(化1)中示出的具有多个苯乙烯基的交联成分并含有重量平均分子量5000以上的高分子量体的低介质损耗角正切树脂组成物在使用本发明电容器作为高频部件时的传送损耗减少，故是较为理想的。在结合该树脂组成物的苯乙烯基间的架构中，最好是甲撑、乙烯等的包含烷基的碳化氢架构。具体地说，可举出1，2-二(p-联苯)乙烷、1，2-二(m-联苯)乙烷及其类似体、在侧链上具有乙烯基的双乙烯苯的单独聚合体、与苯乙烯等的共聚合体等的低聚物。
除此以外，也可以是氟橡胶、硅酮橡胶、氟化硅酮橡胶、丙烯酸橡胶、氢化腈橡胶、乙烯丙烯橡胶、氯磺化聚苯乙烯、3-氯-1，2-环氧乙烷橡胶、丁基橡胶、尿烷橡胶、或聚碳酸酯/丙烯腈丁二烯苯乙烯混合物、聚硅氧烷二亚甲基对苯二甲酸盐/聚乙烯对苯二甲酸盐共聚合聚丁烯对苯二甲酸盐/聚碳酸酯混合物、聚四氟乙烯、氟化乙烯丙烯、多芳基化树脂、聚酰胺/丙烯腈丁二烯苯乙烯混合物、变性环氧树脂、变性聚烯烃、硅氧烷变性聚酰胺亚胺等的弹性率低的树脂。即使是这些有机材料以外的无机材料，只要能覆盖下部电极端部边缘部和下部电极的端部侧面，就可作为本发明的绝缘体来使用。
作为这些绝缘体的形成法，有赋予感光性并利用规定的曝光显影工艺控制形状的方法、利用旋转涂敷法等形成了有机绝缘材料后利用激光或干法刻蚀等形成图形的方法或组合了这些方法的方法。此外，也可使用印刷法、喷墨法、电子照相法等的图形印刷法或贴膜法等。
关于本发明的基板，可举出玻璃和陶瓷基板等，但不限定于此。作为本发明的基板，由于必须进行形成上下的导通层用的通孔加工，故最好是加工性良好的基板。具体地说，由于含有从Sc、Y、La、Pr、Nd、Pm、Sm、Eu、Gd、Yb、Dy、Ho、Er、Tm、Yb、Lu的组中选出的至少1种稀土类元素的玻璃的耐久性良好且加工性好，故是特别理想的。此外，也可使用能经过曝光、显影工序形成通孔的感光性玻璃。
关于在本发明的基板上设置的贯通孔内部形成的导体部，只要能导电性地连接基板两面，则不作特别的限制。具体地说，可以是利用激光或喷沙等在玻璃基板等上进行了孔加工后利用溅射或CVD等在贯通孔内部形成了金属层的导体部或在金属层形成后利用电镀等形成的导体部。此外，也可利用导电性的树脂等充填贯通孔内部来形成。
本发明的布线层是导电性地连接电容元件的下部电极或上部电极、电感元件、电阻元件、外部电极、贯通孔内部的导体部的布线层，只要其电阻小，则不作特别的限制。具体地说，可举出金、铜、镍、铝、铂、钨、钼、铁、铌、钛、镍/铬合金、铁/镍/铬合金、氮化钽等。特别是，铜的电阻小，是较为理想的。作为形成法，在使用溅射法形成了金属层后，利用抗蚀剂等作成了构图掩模后，利用刻蚀或电镀等，可形成布线。
关于本发明的电感元件，只要是感应性电路要素，则不作特别的限制，例如可使用在平面上形成的螺旋型的元件、进而重叠了多个这样的螺旋型的元件或螺线管型的元件。
再者，电感元件的材料可以是与电容器的下部电极或上部电极为同一的材料，也可以是不同的材料，可根据电传导性和与周围的材料的粘接性、形成法等适当地选择。再者，其形成方法也不作特别的限制。例如，可使用溅射法等形成Cu，也可考虑与周围的材料的粘接性而在其界面上形成Ti、Cr等。再者，也可在利用溅射法等并用Cu等形成了成为底膜的薄膜后利用电解电镀法等来形成。再者，作为布线和电感元件的构图法，可使用刻蚀法、剥离法等的一般的布线构图法。此外，也可使用含有Ag等的金属的树脂膏并利用印刷法等来形成。再者，在电介质的形成温度高的情况下，可使用Pt等的耐氧化性、耐热性高的金属。
所谓本发明的电阻元件，是用2个金属电极夹住电阻材料的结构，作为电阻材料，只要是一般作为电阻体材料使用的材料，则不作特别的限制，例如可使用CrSi、TiN等。其形成法也不作特别的限制，例如可使用溅射法、等离子CVD法等。
关于本发明的层间绝缘层，只要是防止电感元件、电容元件的导体部分相互间导电性地短路的绝缘材料，则不作特别的限制。可使用与上述的绝缘体同样的材料。作为形成法，在利用旋转涂敷或丝网印刷、膜层叠等对绝缘层进行了成膜后，利用激光或光刻工序或干法刻蚀等，使层间连接部分开口来形成。
本发明的外部电极是为了将电子电路部件安装在基板上而进行导电性的连接用的导电体，具体地说，可使用包含锡、锌、铅的焊锡合金、银、铜或金或用金覆盖了这些金属并形成为球状的导电体。除此以外，可以是组合了钼、镍、铜、铂、钛等的1种或2种以上的合金或作成了2种以上的多重膜的结构的端子。
由于使用铬等电阻大的材料作为形成阻挡层的材料，故阻挡层的厚度与下部电极、电介质层的厚度相比，最好形成得较薄。此外，电介质层的厚度越薄，电容就越大，下部电极的厚度越厚，电特性就越提高。根据这一点，下部电极、电介质层、阻挡层的厚度的关系最好是下部电极的厚度＞电介质层的厚度＞阻挡层的厚度。
从下部电极端部的覆盖性的观点来看，作为绝缘体的厚度，最好形成得比下部电极的厚度厚。此外，通过使下部电极与绝缘体的厚度的关系成为绝缘体的厚度＞下部电极的厚度，在为了提高绝缘体的平坦性而将布线形成为多层的电子部件等的情况下，也可得到提高成品率的效果。
作为电介质的材料，可使用有机材料，也可使用与绝缘体相同的有机材料。在使用有机材料作为电介质材料的情况下，因为一般来说有机材料的介电常数低，故在形成小的电容的电容器时是有效的。此外，如果将与绝缘体相同的有机材料则电介质的材料，则可用相同的装置、试剂来形成电介质和绝缘体，能以低成本且高效地形成电容器或电子部件。
如果将覆盖下部电极的端部的绝缘体和层间绝缘膜的材料作成相同的材料，则由于可用同样的工艺进行绝缘体和层间绝缘膜的形成，故能以低成本且高效地形成电容器或电子部件。
从电特性的方面来看，本发明的绝缘体最好是低介电常数的绝缘体，作为绝缘体的介电常数与电介质的介电常数的关系，最好是电介质的介电常数≥绝缘体的介电常数。
本发明的下部电极、电介质、绝缘体的下部电极上的开口部和上部电极的面积的关系最好是电介质的面积≥下部电极的面积＞绝缘体的下部电极上的开口部的面积＞上部电极的面积。从防止绝缘耐压的下降或电极间的短路这方面看，最好在下部电极的侧面上也形成电介质，作为电介质的面积，比下部电极的面积大这一点则更为理想。由于下部电极的端部被绝缘体覆盖，故绝缘体的下部电极上的开口部的面积比下部电极的面积小。此外，由于上部电极的构图精度比绝缘体的开口精度好，故最好将上部电极的面积形成得比绝缘体的下部电极上的开口部的面积小。即，这是因为，如果将上部电极的面积形成得比绝缘体的下部电极上的开口部的面积小，则可由上部电极的面积来决定电容器的电容，故可提高作为电容器的精度，可提高成品率。
附图说明
图1是现有的薄膜电容器的剖面示意图。
图2是现有的薄膜电容器的剖面示意图。
图3是作为本发明的一实施例的薄膜电容器的剖面示意图。
图4是作为本发明的一实施例的薄膜电容器的剖面示意图。
图5是作为本发明的一实施例的薄膜电容器的剖面示意图。
图6是作为本发明的一实施例的薄膜电容器的剖面示意图。
图7是作为本发明的一实施例的电子电路部件的剖面示意图。
图8是作为本发明的一实施例的电子电路部件的剖面示意图。
图9是作为本发明的一实施例的电子电路部件的剖面示意图。
图10是示出各自指令的不良率的表。
具体实施方式
以下，使用附图说明本发明的实施形态。
(实施例1)
图3-1是作为本发明的1例的薄膜电容器的剖面图。图3-2-a是本实施例的薄膜电容器的平面图。图3-2-b是本实施例的薄膜电容器的分解图。此外，图3-1相当于用图3-2-a示出的切断面中的剖面图。
利用以下的方法作成了该薄膜电容器。
在玻璃基板5上利用溅射法成膜2μm的铂。其次，涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了下部电极的抗蚀剂掩模。其次，利用离子铣法进行干法刻蚀，除去不用部分的铂，除去抗蚀剂掩模，形成了下部电极2。在本实施例中，如图3-2-a、图3-2-b中记载的那样，将下部电极的形状作成了圆形。此外，在侧面上设置了电极的引出用的布线。
其次，利用溅射法在上述下部电极上以500nm的厚度成膜Ta2O5。在该Ta2O5上涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了电介质的抗蚀剂掩模。其次，在使用CF4进行干法刻蚀以除去不用部分之后，除去抗蚀剂掩模，形成了电介质层3。此时，将电介质层的面积形成得比下部电极的面积大。换言之，形成了电介质层以覆盖形成为圆形的下部电极的侧面。
其次，利用旋转涂敷涂敷感光性聚酰亚胺HD6000(日立化成制)，在用热板进行了预烘烤后，经过曝光、显影工序，使下部电极上的电介质层露出。此时，如图3那样进行了开口，使得聚酰亚胺的开口端部处于离下部电极端部为20μm的内侧。在氮气氛中以250℃/2小时使该聚酰亚胺硬化，形成了10μm的绝缘体6。
其次，在从上述绝缘体和开口部露出的电介质层上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了上部电极4。此时，这样来形成上部电极4，使其面积比绝缘体的开口部的面积小。换言之，如图3-2-a、图3-2-b中所示的那样，在绝缘体的开口部中形成了上部电极，使电介质层的表面的一部分从绝缘体的开口部露出。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例2)
用与实施例1同样的方法作成了薄膜电容器。此时，作为绝缘体，旋转涂敷苯并环丁烯树脂サィクロテン4026(ダゥケミカル制)，在预烘烤之后，经过曝光、显影工序，与实施例1同样地进行了开口，使得苯并环丁烯树脂的开口端部处于离下部电极端部为20μm的内侧。
其次，在氮气氛中以250℃/1小时使之硬化，形成了10μm的绝缘体。进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例3)
用与实施例1同样的方法作成了薄膜电容器。此时，作为绝缘体，使用由以下的方法作成的低介质损耗角正切材料作成了薄膜电容器。
将30重量部的已合成的1，2-双乙烯基苯基乙烷、70重量部的环状聚烯烃Zeonex480(日本ゼォン制)和0.3重量部的硬化催化剂全己炔25B这3种原料溶解在二甲苯溶剂中，使得固形成分为38％，作成了漆。
利用旋转涂敷法涂敷该漆，在热板上进行了120℃/2分、之后进行200℃/5分的台阶固化，形成了10μm的绝缘体。在其上旋转涂敷正型液状抗蚀剂OFPR800，500cp，经过干燥、曝光、显影工序，形成了以开口端部处于离下部电极端部为20μm的内侧的方式进行了开口的抗蚀剂掩模。使用CF4进行上述低介质损耗角正切材料的干法刻蚀，使下部电极上的电介质露出。最后剥离了抗蚀剂。
在此，作为本实施例的绝缘体，使用了具有用下述一般式(化1)示出的多个苯乙烯基的交联成分并含有重量平均分子量5000以上的高分子量体的低介质损耗角正切树脂组成物。
(化1)
Figure A0281272900171
(其中，R表示可具有置换基的碳化氢架构，R1表示氢、甲基、乙基的某一个，m表示1至4的整数，n表示不小于2的整数。)
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例4)
图4-1是作为本发明的1例的薄膜电容器的剖面图。图4-2-a是本实施例的薄膜电容器的平面图。图4-2-b是本实施例的薄膜电容器的分解图。此外，图4-1相当于用图4-2-a示出的切断面中的剖面图。
利用以下的方法作成了该薄膜电容器。
在玻璃基板5上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为铜电镀供电用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了下部电极2。在本实施例中，如图4-2-a中记载的那样，将下部电极的形状作成了圆形。此外，在侧面上设置了电极的引出用的布线。
其次，利用溅射法形成了50nm的Cr作为阻挡层7。
其次，利用溅射法在上述下部电极上以500nm的厚度对Ta2O5进行了成膜。在该Ta2O5上涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了电介质的抗蚀剂掩模。其次，在使用CF4进行干法刻蚀以除去不用部分之后，除去抗蚀剂掩模，再用过锰酸类Cr刻蚀液刻蚀不用部分的阻挡层，形成了电介质层3。此时，与实施例1同样地将电介质层的面积形成得比下部电极的面积大。
其次，利用旋转涂敷法涂敷感光性聚酰亚胺HD6000(日立化成制)，在用热板进行了预烘烤后，经过曝光、显影工序，使下部电极上的电介质层露出。此时，如图4那样进行了开口，使得聚酰亚胺的开口端部处于离下部电极端部为20μm的内侧。在氮气氛中以250℃/2小时使该聚酰亚胺硬化，形成了10μm的绝缘体6。
其次，在从上述绝缘体和开口部露出的电介质层上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了上部电极4。此时，与实施例1同样地形成上部电极4，使其面积比绝缘体的开口部的面积小。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例5)
用与实施例4同样的方法作成了薄膜电容器。此时，作为绝缘体，旋转涂敷苯并环丁烯树脂サィクロテン4026(ダゥケミカル制)，在进行85℃/90s的预烘烤并进行了1200mj/cm2的曝光后，用显影液DS3000进行了36℃/3分的显影后，与实施例4同样地进行了开口，使得苯并环丁烯树脂的开口端部处于离下部电极端部为20μm的内侧。其次，在氮气氛中以250℃/1小时使之硬化，形成了10μm的绝缘体。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例6)
用与实施例4同样的方法作成了薄膜电容器。此时，作为绝缘体，使用由以下的方法作成的低介质损耗角正切材料作成了薄膜电容器。
将30重量部的已合成的1，2-双乙烯基苯基乙烷、70重量部的环状聚烯烃Zeonex480(日本ゼォン制)和0.3重量部的硬化催化剂全己炔25B这3种原料溶解在二甲苯溶剂中，使得固形成分为38％，作成了漆。
利用旋转涂敷法涂敷该漆，在热板上进行了120℃/2分、之后进行200℃/5分的台阶固化，形成了10μm的绝缘体。在其上旋转涂敷正型液状抗蚀剂OFPR800，500cp，经过干燥、曝光、显影工序，形成了以开口端部处于离下部电极端部为20μm的内侧的方式进行了开口的抗蚀剂掩模。使用CF4进行上述低介质损耗角正切材料的干法刻蚀，使下部电极上的电介质露出。最后剥离了抗蚀剂。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例7)
用与实施例4同样的方法作成了薄膜电容器。此时，使下部电极的厚度为3μm来作成。进行了该20个薄膜电容器的通电检验。在图10中记载了结果。比较例2的薄膜电容器的不良率为12/20，而本发明的不良率为0/20。
(实施例8)
用与实施例4同样的方法作成了薄膜电容器。此时，用以下的方法形成了苯并环丁烯树脂サィクロテン4022(ダゥケミカル制)作为电介质。在形成了下部电极的基板上旋转涂敷苯并环丁烯树脂サィクロテン 4022(ダゥケミカル制)后，在进行85℃/90s的预烘烤并进行了1200mj/cm2的曝光后，用显影液DS3000进行了36℃/3分的显影后，在氮气氛中以250℃/60分使之硬化，在下部电极表面上形成了5μm的电介质。
进行了该20个薄膜电容器的通电检验。在图10中记载了结果。比较例1的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例9)
图5-1是作为本发明的1例的薄膜电容器的剖面图。图5-2-a是本实施例的薄膜电容器的平面图。图5-2-b是本实施例的薄膜电容器的分解图。此外，图5-1相当于用图5-2-a示出的切断面中的剖面图。
利用以下的方法作成了该薄膜电容器。
在玻璃基板5上利用溅射法成膜2μm的铂。其次，涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了下部电极的抗蚀剂掩模。其次，利用离子铣法进行干法刻蚀，除去不用部分的铂，除去抗蚀剂掩模，形成了下部电极2。在本实施例中，如图5-2-a、图5-2-b中记载的那样，将下部电极的形状作成了四角形。此外，在侧面上设置了电极的引出用的布线。
其次，利用溅射法在上述下部电极上成膜500nm厚度的Ta2O5。在该Ta2O5上涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了电介质的抗蚀剂掩模。其次，在使用CF4进行干法刻蚀以除去不用部分之后，除去抗蚀剂掩模，形成了电介质层3。此时，与实施例1同样地将电介质层的面积形成得比下部电极的面积大。
其次，利用旋转涂敷法涂敷感光性聚酰亚胺HD6000(日立化成制)，在用热板进行了预烘烤后，经过曝光、显影工序，处理成在下部电极端部与上部电极的交叉部分上形成聚酰亚胺绝缘体。在氮气氛中以250℃/2小时使该聚酰亚胺硬化，形成了绝缘体6。
其次，在从上述绝缘体和电介质层上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブテェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了上部电极4。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例10)
用与实施例9同样的方法作成了薄膜电容器。此时，作为绝缘体，旋转涂敷苯并环丁烯树脂サィクロテン4026(ダゥケミカル制)，在预烘烤之后，经过曝光、显影工序，与实施例1同样地处理成苯并环丁烯树脂成为下部电极端部与上部电极的交叉的部分。其次，在氮气氛中以250℃/1小时使之硬化，形成了绝缘体。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例11)
用与实施例9同样的方法作成了薄膜电容器。此时，作为绝缘体，使用由以下的方法作成的低介质损耗角正切材料作成了薄膜电容器。
将30重量部的已合成的1，2-双乙烯基苯基乙烷、70重量部的环状聚烯烃Zeonex480(日本ゼォン制)和0.3重量部的硬化催化剂全己炔25B这3种原料溶解在二甲苯溶剂中，使得固形成分为38％，作成了漆。
利用旋转涂敷法涂敷该漆，在热板上进行了120℃/2分、之后进行200℃/5分的台阶固化，形成了10μm的绝缘体。在其上旋转涂敷正型液状抗蚀剂OFPR800，500cp并进行了干燥后，经过曝光、显影工序，形成了抗蚀剂掩模，以便在下部电极端部与上部电极的交叉部分上形成绝缘体。使用CF4进行上述低介质损耗角正切材料的干法刻蚀，使下部电极上的电介质露出。最后剥离了抗蚀剂。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为70％，而本发明的不良率为0％。
(实施例12)
图6是作为本发明的1例的薄膜电容器的剖面图。利用以下的方法作成了该薄膜电容器。
在玻璃基板5上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为铜电镀供电用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了下部电极2。
其次，利用溅射法形成了50nm的Cr作为阻挡层7。
其次，利用溅射法在上述下部电极上以500nm的厚度对Ta2O5进行了成膜。在该Ta2O5上涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了电介质的抗蚀剂掩模。其次，在使用CF4进行干法刻蚀以除去不用部分之后，除去抗蚀剂掩模，再用过锰酸类Cr刻蚀液刻蚀不用部分的阻挡层，形成了电介质层3。
其次，利用旋转涂敷法涂敷感光性聚酰亚胺HD6000(日立化成制)，在用热板进行了预烘烤后，经过曝光、显影工序，加工成在下部电极端部与上部电极的交叉部分上形成聚酰亚胺绝缘体。在氮气氛中以250℃/2小时使该聚酰亚胺硬化，形成了10μm的绝缘体6。
其次，在从上述绝缘体和开口部露出的电介质层上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了上部电极4。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例13)
用与实施例12同样的方法作成了薄膜电容器。此时，作为绝缘体，旋转涂敷苯并环丁烯树脂サィクロテン4026(ダゥケミカル制)，在预烘烤之后，经过曝光、显影工序，此时，与实施例12同样地加工成在下部电极端部与上部电极的交叉部分上形成苯并环丁烯树脂。其次，在氮气氛中以250℃/1小时使之硬化，形成了10μm的绝缘体。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例14)
用与实施例12同样的方法作成了薄膜电容器。此时，作为绝缘体，使用由以下的方法作成的低介质损耗角正切材料作成了薄膜电容器。
将30重量部的已合成的1，2-双乙烯基苯基乙烷、70重量部的环状聚烯烃Zeonex480(日本ゼォン制)和0.3重量部的硬化催化剂全己炔25B这3种原料溶解在二甲苯溶剂中，使得固形成分为38％，作成了漆。
利用旋转涂敷法涂敷该漆，在热板上进行了120℃/2分、之后进行200℃/5分的台阶固化，形成了10μm的绝缘体。在其上旋转涂敷正型液状抗蚀剂OFPR800，500cp并进行了干燥后，经过曝光、显影工序，形成了抗蚀剂掩模，以便在下部电极端部与上部电极的交叉部分上形成低介质损耗角正切材料。其次，使用CF4进行上述低介质损耗角正切材料的干法刻蚀，使下部电极上的电介质露出。在交叉部分上形成了绝缘体。
进行了用以上的方法作成的20个薄膜电容器的通电检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20，而本发明的不良率为0/20。
(实施例15)
图7是作为本发明的1例的电子电路部件的剖面图。利用以下的方法作成了该电子电路部件。在0.5mm厚的无碱玻璃基板OA-10(日本电气硝子制)上层叠100μm的喷沙用膜抗蚀剂材料ォ-ディル(东京应化制)，经过曝光、显影工序，形成了刻蚀用抗蚀剂。其次，利用微喷沙法，在玻璃基板5上形成了贯通孔8。其次，剥离抗蚀剂膜，利用溅射法在玻璃基板表面和通孔内壁上成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上层叠了电镀用膜抗蚀剂HN920(日立化成制)后，在进行曝光、显影形成电镀抗蚀剂掩模后，利用Cu电镀形成了通孔内部的导通层9。其次，剥离抗蚀剂，剥离了电镀底膜。
在该基板上用与实施例1相同的方法作成了多个电容器10。其次，在旋转涂敷感光性聚酰亚胺HD6000(HDMS制)并进行了预烘烤作为表面保护层后，进行曝光、显影，形成划片线等，进行250℃/1小时的硬化，形成了表面保护层11。
其次，为了在与形成了电容器的面相反一侧形成电阻元件，利用溅射法形成了500nm的TaN膜。在其上旋转涂敷正型液状抗蚀剂OFPR800，100cp并进行了预烘烤后，进行曝光、显影，形成抗蚀剂图形掩模。使用该掩模对TaN膜进行了CF4的干法刻蚀。
其次，剥离抗蚀剂，形成了多个电阻元件12。
在形成了该电阻元件的面上成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂材料PMER-N-CA1000(东京应化制)并进行了预烘烤后，在进行曝光、显影形成了电镀抗蚀剂掩模后，利用铜电镀形成了10μm的电镀膜。最后剥离抗蚀剂，剥离电镀底膜，形成了连接到贯通孔或电阻元件上的布线13。
在形成了该布线的表面上旋转涂敷感光性聚酰亚胺HD6000(HDMS制)并进行了预烘烤后，进行曝光、显影，形成层间连接用的开口部14，进行250℃/1小时的硬化，形成了层间绝缘层15。
在该层间绝缘层表面上为了形成电感元件或布线而成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂材料PMER-N-CA1000(东京应化制)并进行了预烘烤后，在进行曝光、显影形成了电镀抗蚀剂掩模后，利用铜电镀形成了10μm的电镀膜。最后剥离抗蚀剂，剥离电镀底膜，形成了多个电感元件16和布线。
在形成了该电感元件的面上旋转涂敷感光性聚酰亚胺HD6000(HDMS制)并进行了预烘烤后，进行曝光、显影，形成层间连接用的开口部14，进行250℃/1小时的硬化，形成了层间绝缘层15。
在该层间绝缘层表面上为了形成外部电极用接合区17而成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂材料PMER-N-CA1000(东京应化制)并进行了预烘烤后，在进行曝光、显影形成了电镀抗蚀剂掩模后，利用铜电镀形成了10μm的电镀膜，之后再形成了2μm的镍电镀膜作为阻挡层。最后剥离抗蚀剂，剥离电镀底膜，形成了布线和外部电极用接合区17。
在形成了该外部电极用接合区17的面上旋转涂敷感光性聚酰亚胺HD6000(HDMS制)并进行了预烘烤后，进行曝光、显影，形成用来形成外部电极的开口部，进行250℃/1小时的硬化，形成了表面保护层11。
在上述外部电极用接合区表面上进行了无电解金电镀处理后，利用金属掩模在规定的部分上涂敷焊剂后，排列了直径为200μm的无铅焊锡球，利用回流处理形成了外部电极18。
最后，使用划片装置进行单片化，作成了电子电路部件。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例16)
图8是作为本发明的1例的电子电路部件的剖面图。利用以下的方法作成了该电子电路部件。
起初，利用与实施例2同样的方法在玻璃基板5上作成了多个电容器10。在此，在形成下部电极时，形成连线用的布线13，此外，在形成绝缘体6时，形成将上述布线引出到绝缘体上用的开口部14，进而，在形成上部电极时，也同时形成了连线用的布线和多个螺旋形电感器16。
在形成了该上部电极和螺旋形电感器的面上旋转涂敷苯并环丁烯树脂サィクロテン4026(ダゥケミカル制)作为层间绝缘层15，在预烘烤之后，经过曝光、显影工序，形成层间连接用的开口部，其次在氮气氛中进行250℃/1小时的硬化，形成了10μm的层间绝缘层。
在该层间绝缘层表面上为了形成外部电极用接合区17而成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂材料PMER-N-CA1000(东京应化制)并进行了预烘烤后，在进行曝光、显影形成了电镀抗蚀剂掩模后，利用铜电镀形成了10μm的电镀膜，之后再形成了2μm的镍电镀膜作为阻挡层。最后剥离抗蚀剂，剥离电镀底膜，形成了布线和外部电极用接合区17。
在形成了该布线和外部电极用接合区17的面上旋转涂敷苯并环丁烯树脂サィクロテン4026(ダゥケミカル制)作为表面保护层，在预烘烤之后，经过曝光、显影工序，形成层间连接用的开口部，其次在氮气氛中进行250C/1小时的硬化，形成了10μm的表面保护层11。
在上述外部电极用接合区17表面上进行了无电解金电镀处理后，利用金属掩模在规定的部分上涂敷焊剂后，排列了直径为200μm的无铅焊锡球，利用回流处理形成了外部电极18。
最后，使用划片装置进行单片化，作成了电子电路部件。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例17)
图9是作为本发明的1例的电子电路部件的剖面图。利用以下的方法作成了该电子电路部件。在0.5mm厚的无碱玻璃基板OA-10(日本电气硝子制)上层叠100μm的喷沙用膜抗蚀剂材料ォ-ディル(东京应化制)，经过曝光、显影工序，形成了刻蚀用抗蚀剂。其次，利用微喷沙法，在玻璃基板5上形成了贯通孔8。其次，剥离抗蚀剂膜，利用溅射法在玻璃基板表面和通孔内壁上成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上层叠了电镀用膜抗蚀剂HN920(日立化成制)后，在进行曝光、显影形成电镀抗蚀剂掩模后，利用Cu电镀形成了通孔内部的导通层9。其次，剥离抗蚀剂，剥离了电镀底膜。
在该基板上用与实施例3相同的方法作成了多个电容器10。在此，在形成下部电极时，形成连线用的布线13，此外，在形成绝缘体6时，形成将上述布线引出到绝缘体上用的开口部14，进而，在形成上部电极时，也同时形成了连线用的布线13和多个螺旋形电感器16。
在形成了该上部电极、布线和螺旋形电感器的面上使用低介质损耗角正切材料并用以下的方法作成了层间绝缘层15作为层间绝缘层15。
将30重量部的已合成的1，2-双乙烯基苯基乙烷、70重量部的环状聚烯烃Zeonex480(日本ゼォン制)和0.3重量部的硬化催化剂全己炔25B这3种原料溶解在二甲苯溶剂中，使得固形成分为38％，作成了漆。
利用旋转涂敷法涂敷该漆，在热板上进行了120℃/2分、之后进行200℃/5分的台阶固化，形成了10μm的绝缘体。在其上旋转涂敷正型液状抗蚀剂OFPR800，500cp并进行了干燥后，经过曝光、显影工序，形成了抗蚀剂掩模，在该抗蚀剂掩模上形成了层间连接用的开口部。其次，使用CF4进行上述低介质损耗角正切材料的干法刻蚀，形成了开口部14。最后剥离了抗蚀剂。
在该层间绝缘层上利用溅射法形成了用于形成电阻元件的500nm的TaN膜。在其上旋转涂敷正型液状抗蚀剂OFPR800，100cp并进行了预烘烤后，进行曝光、显影，形成抗蚀剂图形掩模。使用该掩模对TaN膜进行了CF4的干法刻蚀。其次，剥离抗蚀剂，形成了多个电阻元件12。
在形成了该电阻元件的面上成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂材料PMER-N-CA1000(东京应化制)并进行了预烘烤后，在进行曝光、显影形成了电镀抗蚀剂掩模后，利用铜电镀形成了10μm的电镀膜。最后剥离抗蚀剂，剥离电镀底膜，形成了经层间绝缘层开口部连接到上部电极、螺旋形电感器或连接到电阻元件上的布线13。
在形成了该布线的表面上利用与上述同样的方法使用低介电常数材料形成了表面保护层11。
在与形成了该表面保护层11的面相反一侧的面上，为了形成布线13或外部电极用接合区17，成膜Cr：50nm、Cu：500nm的电镀用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂材料PMER-N-CA1000(东京应化制)并进行了预烘烤后，在进行曝光、显影形成了电镀抗蚀剂掩模后，利用铜电镀形成了10μm的电镀膜，之后再形成了2μm的镍电镀膜作为阻挡层。最后剥离抗蚀剂，剥离电镀底膜，形成了布线13和外部电极用接合区17。
在形成了该布线13和外部电极用接合区17的面上旋转涂敷感光性聚酰亚胺HD6000(HDMS制)并进行了预烘烤后，进行曝光、显影，形成用来形成外部电极的开口部，进行250℃/1小时的硬化，形成了表面保护层11。
在上述外部电极用接合区表面上进行了无电解金电镀处理后，利用金属掩模在规定的部分上涂敷焊剂后，排列了直径为200μm的无铅焊锡球，利用回流处理形成了外部电极18。
最后，使用划片装置进行单片化，作成了电子电路部件。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例18)
用与实施例15同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例4的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例19)
用与实施例16同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例5的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例20)
用与实施例17同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例6的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例21)
用与实施例15同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例9的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例22)
用与实施例16同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例10的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例23)
用与实施例17同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例11的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例24)
用与实施例15同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例12的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例25)
用与实施例16同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例13的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(实施例26)
用与实施例17同样的方法作成了电子电路部件。在此，在作成多个电容器时，用实施例14的方法作成了电容器。进行了用以上的方法作成的20个电子电路部件的特性检验。在图10中记载了结果。不良率为0/20。
(比较例1)
利用以下的方法作成了作为比较例的薄膜电容器。在玻璃基板上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为铜电镀供电用底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了下部电极。
其次，利用溅射法形成了50nm的Cr作为阻挡膜。
其次，利用溅射法在上述下部电极上以500nm的厚度对Ta2O5进行了成膜。在该Ta2O5上涂敷正型液状抗蚀剂OFPR800，500cp(东京应化制)，经过干燥、曝光、显影工序，形成了电介质的抗蚀剂掩模。其次，在使用CF4进行干法刻蚀以除去不用部分之后，除去抗蚀剂掩模，再用过锰酸类Cr刻蚀液刻蚀不用部分的阻挡层，形成了电介质层。
其次，在上述电介质层上使用溅射法成膜50nm的Cr，再成膜500nm的Cu，将其作为底膜。在该Cu膜上旋转涂敷负型液状抗蚀剂PMER-N-CA1000(东京应化制)，在用热板进行了预烘烤后，经过曝光、显影工序，形成了抗蚀剂掩模。在该抗蚀剂开口部中以1A/dm的电流密度进行了10μm的铜电镀。其后，除去抗蚀剂掩模，用铜刻蚀液コブラェツチ(荏原电产制)除去了铜底膜。再者，使用过锰酸类Cr刻蚀液除去Cr底膜，形成了上部电极。
进行了用以上的方法作成的20个薄膜电容器的特性检验。在图10中记载了结果。比较例的薄膜电容器的不良率为14/20。
(比较例2)
用与比较例1同样的方法作成了薄膜电容器。此时，使下部电极的厚度为3μm来作成。进行了20个该薄膜电容器的特性检验。在图10中记载了结果。比较例2的电容器的不良率为12/20。
按照本发明，由于在下部电极端部和侧面上形成了电介质以外的绝缘体，故即使在该下部电极端部和侧面上形成的电介质层的厚度比下部电极上表面的厚度薄且缺陷多，也可利用上述绝缘体防止上部电极与下部电极的短路。因此，可实现不良率少的薄膜电容器。此外，也提高了使用该薄膜电容器的电子电路部件的成品率。

Claims (26)

1.一种薄膜电容器，具有：在规定面上形成的下部电极；在上述下部电极上形成的电介质层；以及在上述电介质层上形成的上部电极，其特征在于：
用上述电介质层以外的绝缘体覆盖了上述下部电极的端部。
2.一种薄膜电容器，具有：在规定面上形成的下部电极；在上述下部电极上形成的电介质层；以及在上述电介质层上形成的上部电极，其特征在于：
用上述电介质层以外的绝缘体覆盖了上述下部电极的端部，而且在上述电介质层与上述下部电极之间形成了阻挡层。
3.一种薄膜电容器，具有：在规定面上形成的下部电极；在上述下部电极上形成的电介质层；以及在上述电介质层上形成的上部电极，其特征在于：
在上述下部电极的端部与上述上部电极的一部分交叉的部分处的下部电极与上部电极之间形成有上述电介质层以外的绝缘体。
4.一种薄膜电容器，具有：在规定面上形成的下部电极；在上述下部电极上形成的电介质层；以及在上述电介质层上形成的上部电极，其特征在于：
在上述下部电极的端部与上述上部电极的一部分交叉的部分处的下部电极与上部电极之间形成有上述电介质层以外的绝缘体，且在上述电介质层与上述下部电极之间形成有阻挡层。
5.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
在上述下部电极的端部的内侧形成了上述绝缘体的与上述下部电极相接的一侧的端部。
6.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述绝缘体是聚酰亚胺树脂。
7.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述绝缘体是苯并环丁烯聚合体。
8.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述绝缘体是包含具有用一般式(化1)示出的多个苯乙烯基的交联成分并含有重量平均分子量5000以上的高分子量体的低介质损耗角正切树脂组成物。
(化1)
Figure A028127290003C1
(其中，R表示可具有置换基的碳化氢架构，R1表示氢、甲基、乙基的某一个，m表示1至4的整数，n表示不小于2的整数。)
9.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述电介质是Ta2O5。
10.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述下部电极是铜。
11.如权利要求2或4中所述的薄膜电容器，其特征在于：
上述阻挡层是铬。
12.如权利要求2或4中所述的薄膜电容器，其特征在于：
上述下部电极、上述电介质层、上述阻挡层的厚度的关系是下部电极的厚度＞电介质层的厚度＞阻挡层的厚度。
13.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述下部电极和上述绝缘体的厚度的关系是绝缘体的厚度＞下部电极的厚度。
14.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述下部电极和上述上部电极的厚度是3μm以上。
15.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述电介质和上述绝缘体是用同一有机材料构成，其厚度的关系是电介质的厚度＜绝缘体的厚度。
16.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
保护上述下部电极的端部的部分的材料与上述绝缘体的材料是同一有机材料。
17.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述电介质的介电常数与上述绝缘体的介电常数的关系是电介质的介电常数≥绝缘体的介电常数。
18.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述电介质的面积、上述下部电极的面积、上述绝缘体的下部电极上的开口部的面积和上述上部电极的面积的关系是电介质的面积≥下部电极的面积＞绝缘体的下部电极上的开口部的面积＞上部电极的面积。
19.如权利要求1～4的任一项中所述的薄膜电容器，其特征在于：
上述电介质的厚度与上述绝缘体的厚度的关系是绝缘体的厚度＞电介质的厚度。
20.一种电子电路部件，其特征在于：
具有：
在规定位置上设置了多个贯通孔的基板；
在该基板的单侧或两侧形成的1个或多个电容元件、电感元件和电阻元件；
用于电连接基板的两侧、在设置于上述基板中的贯通孔内部形成的导体部；
用于电连接上述电容元件、电感元件、电阻元件和导体部的布线；
用于绝缘上述元件与布线之间的层间绝缘层；以及
用于输入输出电信号的外部电极，
经上述层间绝缘层层叠了上述电容元件、上述电感元件与上述电阻元件，
上述电容元件的至少1个具有：
在规定面上形成的下部电极；
在上述下部电极上形成的电介质层；以及
在上述电介质层上形成的上部电极，
用上述电介质层以外的绝缘体覆盖了上述下部电极的端部。
21.一种电子电路部件，其特征在于：
具有：
在规定位置上设置了多个贯通孔的基板；
在该基板的单侧或两侧形成的1个或多个电容元件、电感元件和电阻元件；
用于电连接基板的两侧、在设置于上述基板中的贯通孔内部形成的导体部；
用于电连接上述电容元件、电感元件、电阻元件和导体部的布线；
用于绝缘上述元件与布线之间的层间绝缘层；以及
用于输入输出电信号的外部电极，
经上述层间绝缘层层叠了上述电容元件、上述电感元件与上述电阻元件，
上述电容元件的至少1个具有：
在规定面上形成的下部电极；
在上述下部电极上形成的电介质层；以及
在上述电介质层上形成的上部电极，
用上述电介质层以外的绝缘体覆盖了上述下部电极的端部，而且在上述电介质层与上述下部电极之间形成了阻挡层。
22.一种电子电路部件，其特征在于：
具有：
在规定位置上设置了多个贯通孔的基板；
在该基板的单侧或两侧形成的1个或多个电容元件、电感元件和电阻元件；
用于电连接基板的两侧、在设置于上述基板中的贯通孔内部形成的导体部；
用于电连接上述电容元件、电感元件、电阻元件和导体部的布线；
用于绝缘上述元件与布线之间的层间绝缘层；以及
用于输入输出电信号的外部电极，
经上述层间绝缘层层叠了上述电容元件、上述电感元件与上述电阻元件，
上述电容元件的至少1个具有：
在规定面上形成的下部电极；
在上述下部电极上形成的电介质层；以及
在上述电介质层上形成的上部电极，
在上述下部电极的端部与上述上部电极的一部分交叉的部分处的下部电极与上部电极之间形成有上述电介质层以外的绝缘体。
23.一种电子电路部件，其特征在于：
具有：
在规定位置上设置了多个贯通孔的基板；
在该基板的单侧或两侧形成的1个或多个电容元件、电感元件和电阻元件；
用于电连接基板的两侧、在设置于上述基板中的贯通孔内部形成的导体部；
用于电连接上述电容元件、电感元件、电阻元件和导体部的布线；
用于绝缘上述元件与布线之间的层间绝缘层；以及
用于输入输出电信号的外部电极，
经上述层间绝缘层层叠了上述电容元件、上述电感元件与上述电阻元件，
上述电容元件的至少1个具有：
在规定面上形成的下部电极；
在上述下部电极上形成的电介质层；以及
在上述电介质层上形成的上部电极，
在上述下部电极的端部与上述上部电极的一部分交叉的部分处的下部电极与上部电极之间形成有上述电介质层以外的绝缘体，且在上述电介质层与上述下部电极之间形成有阻挡层。
24.一种无线终端装置，其特征在于：
使用了权利要求20～23的任一项中所述的电子电路部件。
25.一种无线基站装置，其特征在于：
使用了权利要求20～23的任一项中所述的电子电路部件。
26.一种无线测量装置，其特征在于：
使用了权利要求20～23的任一项中所述的电子电路部件。
CNB028127293A 2001-07-12 2002-07-12 薄膜电容器和电子电路部件 Expired - Fee Related CN100431069C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP211535/2001 2001-07-12
JP2001211535 2001-07-12

Publications (2)

Publication Number Publication Date
CN1520599A true CN1520599A (zh) 2004-08-11
CN100431069C CN100431069C (zh) 2008-11-05

Family

ID=19046831

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028127293A Expired - Fee Related CN100431069C (zh) 2001-07-12 2002-07-12 薄膜电容器和电子电路部件

Country Status (5)

Country Link
US (1) US7294905B2 (zh)
JP (1) JP3838239B2 (zh)
CN (1) CN100431069C (zh)
TW (1) TW563142B (zh)
WO (1) WO2003007320A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992108A (zh) * 2005-12-27 2007-07-04 Tdk株式会社 薄膜器件及其制造方法
CN109599391A (zh) * 2017-09-29 2019-04-09 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20070121274A1 (en) * 2005-07-12 2007-05-31 Talvacchio John J Small volume thin film and high energy density crystal capacitors
JP4301454B2 (ja) * 2005-11-11 2009-07-22 Ｔｄｋ株式会社 薄膜デバイスおよびその製造方法
US8208239B2 (en) * 2009-05-20 2012-06-26 Delphi Technologies, Inc. Contact method to allow benign failure in ceramic capacitor having self-clearing feature
TWI412114B (zh) * 2009-12-31 2013-10-11 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
US8760840B2 (en) * 2010-04-14 2014-06-24 Tdk Corporation Electrochemical device and manufacturing method thereof, circuit board and housing tray
US11677378B2 (en) * 2017-11-29 2023-06-13 Murata Manufacturing Co., Ltd. Elastic wave device
JP6725095B2 (ja) * 2018-06-21 2020-07-15 大日本印刷株式会社 配線基板および半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3568010A (en) * 1969-02-14 1971-03-02 Nasa Thin film capacitive bolometer and temperature sensor
US3969197A (en) * 1974-02-08 1976-07-13 Texas Instruments Incorporated Method for fabricating a thin film capacitor
JPS5688312A (en) * 1979-12-21 1981-07-17 Mitsumi Electric Co Ltd Moisture resistant condenser
US4585901A (en) * 1984-02-13 1986-04-29 Pennwalt Corporation EMI/RFI vapor deposited composite shielding panel
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JP2827570B2 (ja) 1991-05-14 1998-11-25 三菱電機株式会社 液晶ディスプレイ
JPH07283077A (ja) 1994-04-11 1995-10-27 Ngk Spark Plug Co Ltd 薄膜コンデンサ
DE19539093A1 (de) * 1995-10-20 1997-04-24 Hoechst Ag Metallisierte Polyolefinfolie
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
JP3257587B2 (ja) * 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
KR100654927B1 (ko) * 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
US6285542B1 (en) * 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
JP3838827B2 (ja) * 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
US6890629B2 (en) * 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
JP4467816B2 (ja) * 2001-02-27 2010-05-26 株式会社日立製作所 低誘電正接樹脂組成物、硬化性フィルム、硬化物およびそれを用いた電気部品とその製法
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
TW552686B (en) * 2001-07-12 2003-09-11 Hitachi Ltd Electronic circuit component
TW560017B (en) * 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
US6620673B1 (en) * 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992108A (zh) * 2005-12-27 2007-07-04 Tdk株式会社 薄膜器件及其制造方法
CN1992108B (zh) * 2005-12-27 2013-03-27 Tdk株式会社 薄膜器件及其制造方法
CN109599391A (zh) * 2017-09-29 2019-04-09 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US10741488B2 (en) 2017-09-29 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
US11145593B2 (en) 2017-09-29 2021-10-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
CN109599391B (zh) * 2017-09-29 2023-04-04 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
JP3838239B2 (ja) 2006-10-25
US20040195567A1 (en) 2004-10-07
JPWO2003007320A1 (ja) 2004-11-04
TW563142B (en) 2003-11-21
US7294905B2 (en) 2007-11-13
CN100431069C (zh) 2008-11-05
WO2003007320A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
CN1520599A (zh) 薄膜电容器和电子电路部件
CN1176567C (zh) 制造多层布线板的方法
CN1139122C (zh) 半导体器件及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1855451A (zh) 半导体装置及其制造方法
CN1812089A (zh) 半导体装置及其制造方法、电路基板、以及电子仪器
CN1619731A (zh) 内装电容器模块和其制造方法及用于它的电容器
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1942502A (zh) 环氧树脂组合物
CN1671268A (zh) 柔性基板、多层柔性基板及它们的制造方法
CN1722370A (zh) 半导体装置的制造方法
CN1535101A (zh) 转移板和使用它的布线板及其制造方法
CN1476670A (zh) 弹性表面波装置及其制造方法及电子电路装置
CN1765161A (zh) 刚挠性电路板
CN1639815A (zh) 层叠式电子部件
CN1625788A (zh) 电子器件及其制造方法
CN1637963A (zh) 线圈和叠层线圈导体及其制法和使用它们的电子元器件
CN1191619C (zh) 电路装置及其制造方法
CN1994033A (zh) 印刷电路板、其制造方法及半导体装置
CN1943029A (zh) 半导体器件及其制造方法
CN1377219A (zh) 电路装置的制造方法
CN1211835C (zh) 缓冲垫的形成方法及半导体器件的制造方法
CN1294756A (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1104832C (zh) 独立导体电路电镀的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20100712