CN109599391A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN109599391A
CN109599391A CN201811106664.0A CN201811106664A CN109599391A CN 109599391 A CN109599391 A CN 109599391A CN 201811106664 A CN201811106664 A CN 201811106664A CN 109599391 A CN109599391 A CN 109599391A
Authority
CN
China
Prior art keywords
conductive layer
conductive
layer
electrode
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811106664.0A
Other languages
English (en)
Other versions
CN109599391B (zh
Inventor
周仲彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109599391A publication Critical patent/CN109599391A/zh
Application granted granted Critical
Publication of CN109599391B publication Critical patent/CN109599391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例涉及一种半导体结构及其制造方法。本发明实施例的一种半导体结构包含电容器，所述电容器包含第一电极和安置于所述第一电极上方且与所述第一电极电绝缘的第二电极。所述半导体结构还包含延伸穿过所述第一电极且接触所述第一电极的平坦表面的第一导电通路。所述半导体结构进一步包含延伸穿过所述第二电极且接触所述第二电极的平坦表面的第二导电通路。

Description

半导体结构及其制造方法
技术领域
本发明实施例涉及一种半导体结构及其制造方法。
背景技术
在现代半导体装置和系统中，组件的集成和小型化在以越来越快速度推进。在无线应用中，集成程序所遭遇的增长挑战是电容器的安置。归因于电路的空间约束，与集成电路相关联的常规电容器通常被设计成具有有限性能和容量。因此，期望改进集成式天线结构。
发明内容
根据本发明的一实施例，一种半导体结构包括：电容器，其包括第一电极和安置于所述第一电极上方且与所述第一电极电绝缘的第二电极；第一导电通路，其延伸穿过所述第一电极且接触所述第一电极的平坦表面；和第二导电通路，其延伸穿过所述第二电极且接触所述第二电极的平坦表面。
根据本发明的一实施例，一种半导体结构包括：第一导电层；第二导电层，其位于所述第一导电层上方；第一介电层，其位于所述第一导电层与所述第二导电层之间，其中所述第一导电层至少部分与所述第二导电层重叠且通过所述第一介电层与所述第二导电层电绝缘；第二介电层，其位于所述第二导电层上方；和第一导电结构，其包括延伸穿过所述第二导电层、所述第一介电层和所述第二介电层且终止于所述第一导电层的平坦表面上的导电通路。
根据本发明的一实施例，一种制造半导体结构的方法包括：提供衬底；使第一导电层形成于衬底上方；使第一介电层沉积于所述第一导电层上方；使第二导电层形成于所述第一介电层上方；使第二介电层形成于所述第二导电层上方；形成穿过所述第一导电层、所述第二导电层、所述第一介电层和所述第二介电层的多个通路，所述多个通路中的至少一个暴露所述第一导电层的平坦表面；和使导电结构形成于所述多个通路中。
附图说明
从结合附图阅读的以下详细描述最佳理解本揭露的方面。应注意，根据业界常规做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
图1到7是根据一些实施例的用于制造半导体装置的方法的中间结构的横截面图。
图7A是根据一些实施例的制造半导体装置的段的横截面图的一放大图。
图8到10是根据一些实施例的用于制造半导体装置的方法的中间结构的横截面图。
图11是根据一些实施例的图10中的半导体装置的示意性俯视图。
图12到18是根据一些实施例的用于制造半导体装置的方法的中间结构的横截面图。
图19是根据一些实施例的图18中的半导体装置的示意性俯视图。
具体实施方式
以下揭露提供用于实施所提供标的的不同特征的许多不同实施例或实例。下文将描述组件和布置的具体实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，“使第一构件形成于第二构件上方或第二构件上”可包含其中形成直接接触的所述第一构件和所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件和所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号和/或字母。此重复旨在简化和清楚且其本身不指示所讨论的各种实施例和/或配置之间的关系。
此外，为了方便描述，可在本文中使用空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”等等)来描述一元件或构件与另一(些)元件或构件的关系，如图中所绘示。除图中所描绘的定向之外，空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或呈其它定向)且还可据此解译本文中所使用的空间相对描述词。
本揭露提供根据各种实施例的具有集成式电容器结构的半导体结构和其制造方法。随着半导体产业不断研发先进装置，电容器的设计和制造面临新挑战。这是因为电容器的电容性能主要取决于由电容器的电极(或导电板)占据的面积。然而，此约束势必与减小当前先进半导体装置的占据面积的趋势竞争。在本揭露中，提出一种电容器结构，其中沿水平方向形成平行电极且绝缘膜安置于所述电极之间。另外，沿垂直方向形成一或多个导电通路以导电地耦合到所述电极。所述电极可延伸超过所述导电通路以获得较大电极面积。所述导电通路可延伸穿过所述电极。此外，所述电极和所述导电通路经形成使得所述电极与所述导电通路之间的接触面积增大。可维持或增强所述电容器结构的电容性能，同时减小接触电阻。
本发明实施例还讨论一种用于形成所提出电容器结构的改进制造方法。通过用于形成所述电极的适当图案化方案，可通过单一蚀刻操作来形成所述电容器结构的多个不同通路。可避免多个蚀刻操作用于形成不同通路。另外，可通过将蚀刻操作限制为单一蚀刻操作来保护所述电容器结构和所述装置的剩余部分免受损害。因此，相应地降低制造成本和时间。
图1到5是根据一些实施例的用于制造半导体装置100的方法的中间结构的横截面图。参考图1，接收或提供衬底102。衬底102(还称为裸片衬底)包含例如硅的半导体材料。在一实施例中，衬底102可包含例如硅锗、碳化硅、砷化镓等等的其它半导体材料。衬底102可为p型半导电衬底(受体型)或n型半导电衬底(供体型)。替代地，衬底102可包含：另一元素半导体，例如锗；化合物半导体，其包含碳化硅、镓砷、磷化镓、磷化铟、砷化铟或锑化铟；合金半导体，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP；或其组合。在另一替代例中，衬底102可为绝缘体上半导体(SOI)。在其它替代例中，半导体衬底102可包含掺杂外延层、梯度半导体层或覆于不同类型的另一半导体层上的半导体层，例如硅锗层上的硅层。
各种电组件可形成于衬底102的前表面(前侧)102A上。电组件的实例包含例如晶体管和二极管的有源装置和例如电容器、电感器和电阻器的无源装置。电组件还可包含例如导线或导电通路的导电构件和使导电构件电绝缘的绝缘构件。在一些实施例中，衬底102在前表面102A上包括用于将衬底102的电组件导电地耦合到外部电路或装置的一或多个连接端子(图中未展示)。
重布层(RDL)104形成于衬底102上方。RDL 104经配置以电连接其上覆组件。另外，RDL 104经配置以使其上覆组件与衬底102的电组件电耦合。RDL 104可包含多个金属层(例如被视为RDL 104的金属层的集合的单一层107或一部分106)。金属层中的每一个可包含导线且通过金属通路电耦合到相邻上覆或下伏金属层。例如，若干间隔金属线105安置于部分106中且通过对应金属通路103互连。此外，金属线105和金属通路103与其它组件电绝缘。可由例如金属间电介质(IMD)的绝缘材料达成绝缘。在以下描述中，以子层107为例详细说明RDL 104的形成。
当完成部分106时，将IMD 114沉积于下伏部分106上。IMD 114的介电材料可由例如未掺杂硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、低介电常数材料等等的氧化物形成。低介电常数材料可具有低于3.8的介电常数(即，k值)，但IMD 114的介电材料可接近3.8。在一些实施例中，低介电常数材料的k值低于约3.0，且可低于约2.5。根据一些实施例，介电层包括聚合物材料。在一实施例中，IMD可由包含(例如)以下各者的各种介电材料形成：氧化物(例如氧化锗)、氮化物、氮氧化物(例如氮氧化镓磷)、二氧化硅(SiO2)、含氮氧化物(例如含氮SiO2)、掺氮氧化物(例如植入N2的SiO2)、氮氧化硅(SixOyNz)、聚合物材料等等。可通过首先通过适合程序(例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋涂式涂覆等等)形成毯覆式介电材料来形成IMD 114。接着，使光致抗蚀剂剂(图中未单独展示)形成于毯覆式材料上方。对光致抗蚀剂层执行例如光刻和蚀刻方法的图案化操作以形成凹槽。
随后，将导电材料沉积到凹槽中以形成导线112A、112B和112C。导线112A、112B和112C的材料包含(例如)钛、钽、氮化钛、氮化钽、铜、铜合金、镍、锡、金和其组合。在一些实施例中，导线112A、112B和112C包括具有不同导电子层的分层结构。例如，在沉积导电材料112A、112B和112C之前，首先使晶种层(或胶质层)108A、108B或108C形成于相应凹槽的底部和侧壁上。晶种层108A、108B和108C可由例如钛、氮化钛等等的导电材料形成。可使用CVD、PVD、ALD、电镀、溅渡等等来形成导线112A、112B、112C或晶种层108A、108B和108C。
在一实施例中，RDL 104可在层107上方包含更多层。在大部分电路设计中，更接近衬底102的RDL 104的下部分中的层(例如部分106)可具有比RDL 104的上部分中的另一层(例如层107上方的层)大的线密度。电容器结构可在并入到RDL 104中时形成于RDL 104的上部分中，使得可在导线之间分配较大空间。图2到10绘示层107上方的RDL 104中的电容器结构的形成。
参考图2，使第一保护层116和第二保护层118形成于层107上方。在一些实施例中，第一保护层116和第二保护层118可由各种介电材料形成且可为(例如)氧化物(例如氧化锗)、氮化物、氮氧化物(例如氮氧化镓磷)、二氧化硅(SiO2)、含氮氧化物(例如含氮SiO2)、掺氮氧化物(例如植入N2的SiO2)、氮氧化硅(SixOyNz)、聚合物材料等等。在一替代实施例中，第一保护层116和第二保护层118包含例如聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、环氧树脂等等的聚合材料。在所描绘的实例中，第一保护层116由氮化硅形成且第二保护层118由USG形成。第一保护层116和第二保护层118可使用CVD、PVD、旋涂式涂覆或其它适合操作形成。在一实施例中，第一保护层116具有700埃到800埃之间的厚度，例如750埃。在一实施例中，第二保护层118具有1000埃到5000埃之间的厚度，例如3000埃。
接着，使经图案化第一导电层122形成于第二保护层118上方，如图3中所绘示。在一实施例中，第一导电层122用作电容器结构的电极或导电板(例如下文将讨论的导电层122和132)。在一些实施例中，第一导电层122具有如板、片或带的形状。第一导电层122可由铜、银、铝、金、钨、钛、氮化钛、钽、氮化钽或其组合组成。可通过首先将导电材料沉积于第二保护层118上方来形成第一导电层122。执行图案化操作以塑形第一导电层122。在图案化操作期间，形成凹槽123，其暴露对应于导线112A的第二保护层118的一部分。在一些实施例中，第一导电层122的厚度介于约200埃到约500埃之间，例如400埃。在一些实施例中，凹槽123处的第一导电层122的侧壁(由圆圈109指示)可形成为直角或具有坡度。
图4展示第一绝缘膜124的形成。第一绝缘膜124用作电容器结构的一对电极之间的电绝缘材料。来说一般来说，第一绝缘膜124的较大介电常数对应于第一绝缘膜124所需的较小厚度。在一些实施例中，第一绝缘膜124的厚度介于约30埃到约100埃之间，例如60埃。在一实施例中，第一绝缘膜124覆盖第二保护层118和导电层122。在一实施例中，第一绝缘膜124覆盖第一导电层122的侧壁。第一绝缘膜124还可加衬于凹槽123中。
第一绝缘膜124可由例如以下各者的介电材料形成：氧化硅、氮化硅、氮氧化硅、金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐、硅酸锆、铝酸锆等等。在一些实施例中，第一绝缘膜124可由高介电常数材料形成。在一些实施例中，第一绝缘膜124可由以下各者形成：Al2O3、HfO2、ZrO2、HfOxNy、ZrOxNy、HfSixOy、ZrSixOy、HfSixOyNz、ZrSixOyNz、TiO2、Ta2O5、La2O3、CeO2、Bi4Si2O12、WO3、Y2O3、LaAlO3、Ba1-xSrxTiO3、PbTiO3、BaTiO3(BTO)、SrTiO3(STO)、BaSrTiO3(BST)、PbZrO3、钛酸锶铅(PST)、铌酸锌铅(PZN)、钛酸锆铅(PZT)、铌酸镁铅(PMN)、氧化钇稳定氧化锆(YSZ)、ZnO/Ag/ZnO(ZAZ)、其组合等等。在本发明实施例中，第一绝缘膜124包含ZAZ，其具有大于IMD 114、第一保护层116或第二保护层118的介电常数的介电常数。可使用CVD、PVD、ALD或其它适合沉积操作来形成第一绝缘膜124。
接着，使经图案化第二导电层132形成于第一绝缘膜124和第一导电层122上方，如图5中所绘示。在一实施例中，第二导电层132用作电容器结构的第二电极或导电板。在一些实施例中，第二导电层132具有如板、片或带的形状。第二导电层132可由铜、银、铝、金、钨、钛、氮化钛、钽、氮化钽或其组合组成。在一些实施例中，第二导电层132的厚度介于约200埃到约500埃之间，例如400埃。第二导电层132的形成方法可类似于第一导电层122的形成方法。在第二导电层132的图案化操作期间，形成凹槽133，其暴露对应于导线112B的第一绝缘膜124的一部分。在一些实施例中，(例如)在凹槽123和133周围的位置处通过图案化第二导电层132暴露第一绝缘膜124的一部分。在一些实施例中，第二导电层132依保形方式覆盖第一导电层122，同时通过凹槽133暴露第一绝缘膜124的一部分。当从横截面视角观看时，第二导电层132从第一导电层122上方的第一端部分朝向相邻于导线112C的第二端部分延伸。阶梯/隅角101形成于第二导电层132中。隅角101可具有基本上直角或坡度。
在图5中所展示的操作之后，形成第二绝缘膜134，如图6中所展示。第二绝缘膜134用作本揭露中的电容器结构的另一对电极(例如下文将讨论的导电层132与142)之间的电绝缘材料。第二绝缘膜134的制造方法和材料可类似于第一绝缘膜124的制造方法和材料。在一些实施例中，第二绝缘膜134的厚度介于约30埃到约100埃之间，例如60埃。在一实施例中，第二绝缘膜134覆盖导电层122和132和第一绝缘膜124。在一实施例中，第二绝缘膜134覆盖第二导电层132的侧壁。在一些实施例中，第二绝缘膜134覆盖凹槽123处的第一导电层122的侧壁的至少一部分。如果绝缘膜124和134具有基本上相等沉积厚度，那么在使第二绝缘膜134形成于第一绝缘膜124上方之后，凹槽123或133的底部处的绝缘材料的厚度加倍。
接着，使图案化第三导电层142形成于第二绝缘膜134和第二导电层132上方，如图7中所绘示。在一实施例中，第三导电层142用作电容器结构的又一电极。在一实施例中，第三导电层142可导电地耦合到第一导电层122，使得两个导电层有效用作电容器结构的单一电极。在一些实施例中，第三导电层142具有如板、片或带的形状。第三导电层142可由铜、银、铝、金、钨、钛、氮化钛、钽、氮化钽或其组合组成。在一些实施例中，第三导电层142的厚度介于约200埃到约500埃之间，例如400埃。
第三导电层142的形成方法可类似于导电层122或132的形成方法。在第三导电层142的图案化操作期间，形成凹槽143，其暴露覆于凹槽123上的第二绝缘膜134的一部分。在一些实施例中，从俯视观点看，凹槽143具有大于凹槽123的面积的面积。在一些实施例中，从横截面观点看，凹槽143具有大于凹槽123的宽度的宽度。在一些实施例中，(例如)在导线112B和112C上方的位置处通过图案化第三导电层142暴露第二绝缘膜134的一部分。在一些实施例中，第一导电层122在凹槽143处具有延伸超过第三导电层142的端部分的端部分。覆盖第一导电层122的第二绝缘膜134的一部分通过第三导电层142暴露且用作凹槽143的底部的一部分。在一些实施例中，第三导电层142依保形方式部分覆盖第二导电层132且从直接位于第二导电层132上方的第一端部分朝向导线112A上方的第二端部分延伸。阶梯/隅角201形成于第三导电层142中。隅角201可具有基本上直角或坡度。
图7A是根据一些实施例的形成第三导电层142的中间阶段期间的图7中的隅角109的横截面图的放大图。图7A绘示其中第三导电层142通过毯覆式沉积形成于第一绝缘膜124和第二绝缘膜134上方且未经图案化的制造阶段。由于第一导电层122具有面向凹槽123的倾斜侧壁122S，所以所沉积的第三导电层142在侧壁122S上方的部分处同样具有倾斜配置。通过图案化操作去除凹槽123周围的第三导电层142的部分，借此形成图7中展示的图案化第三导电层142。侧壁122S上方的第三导电层142的沉积厚度与侧壁122S处的坡度紧密相关。如果侧壁122S的角度不够(例如，侧壁122S可展现大体上直角)，那么恰好位于第一导电层122的侧壁122S上方的第三导电层142的厚度H1会远大于水平部分处所形成的厚度H2。当采用蚀刻操作来图案化第三导电层142时，从凹槽123周围的部分去除第三导电层142的厚度。在一实施例中，使用干式蚀刻来执行图案化操作。因此，由于厚度H1因倾斜侧壁122S而接近厚度H2，所以可通过蚀刻操作达成跨厚度H1和H2均匀去除导电材料。恰好位于侧壁122S上方的倾斜侧壁上很少保留或基本上不保留第三导电层142的导电材料的残余物。可获得第三导电层142的优选轮廓控制。在一实施例中，第二导电层132在凹槽133(图中未单独展示)周围具有呈类似于侧壁122S的配置的倾斜侧壁。
参考图8，在图7中的操作之后，将IMD 130沉积于第二绝缘膜134和第三导电层142上方。IMD 130可包括介电材料，例如氧化物、氮化物、氮氧化物、二氧化硅、含氮氧化物、掺氮氧化物、氮氧化硅(SixOyNz)、聚合物等等。在一实施例中，IMD 130具有约5000埃到约6000埃之间的厚度，例如5500埃。IMD 130的材料和制造方法可类似于IMD 114的材料和制造方法。在一实施例中，可采用例如研磨或化学机械平坦化(CMP)操作的平坦化操作来平坦化IMD 130且去除IMD 130的过量材料。
随后，使掩模层138形成于IMD 130上方。掩模层可由光致抗蚀剂材料或介电材料(例如氮化物)形成。首先，将掩模材料沉积于IMD 130上方。接着，对掩模材料执行图案化操作以形成具有开口的掩模层138，所述开口界定将形成于IMD 130中的导电通路的几何形状。在一些实施例中，所述开口对应于导线112A、112B和112C。
图9展示IMD 130中的通路136A、136B和136C的形成。可通过蚀刻操作(例如干式蚀刻、湿式蚀刻或其组合)来形成通路136A、136B和136C。在本发明实施例中，在单一干式蚀刻操作期间形成通路136A、136B和136C。在一些实施例中，在完成通路136A、136B和136C之后去除或蚀刻掩模层138。通路136A、136B和136C延伸穿过IMD 130、绝缘膜124和134以及保护层116和118。通路136A、136B和136C暴露相应导线112A、112B和112C的上表面。
通路136A延伸穿过凹槽143和123。在一些实施例中，通路136A具有阶梯形状。在一些实施例中，通路136A具有从其上端开始朝向接触导线112A的其底端逐渐收缩的阶梯。例如，通路136A在IMD 130的层级处的宽度W11大于通路136A在第三导电层142的层级处的凹槽143处的宽度W12。因此，暴露第三导电层142的上表面142A的一部分。在一实施例中，从横截面观点看，上表面142A具有约100埃到约400埃之间的暴露宽度W11-W12。此外，通路136A在凹槽143的层级处的宽度W12大于通路136A在凹槽123的层级处(即，在第一导电层122的层级处)的宽度W13。因此，暴露第一导电层122的上表面122A的一部分。在一实施例中，从横截面观点看，上表面122A具有约100埃到约400埃之间的暴露宽度W12-W13。
类似地，通路136B延伸穿过凹槽133。在一些实施例中，通路136B具有阶梯形状。在一些实施例中，通路136B具有从其上端开始朝向接触导线112B的其底端逐渐收缩的阶梯。此外，通路136B在IMD 130的层级处的宽度W21大于通路136B在凹槽133的层级处(即，在第二导电层132的层级处)的宽度W22。因此，暴露第二导电层132的上表面132A的一部分。在一实施例中，从横截面观点看，上表面132A具有约100埃到约400埃之间的暴露宽度W21-W22。
形成接触导线112C的通路136C。在一些实施例中，通路136C用作RDL 104的导电通路且不接触电容器结构的导电层122、132和142中的任一个。通路136C可不具有如通路136A和136B的阶梯形状的形状。
在一些实施例中，导电层122、132和142中的若干个可具有倾斜侧壁，使得蚀刻操作可完全去除侧壁上的绝缘材料。在替代实施例中，一些绝缘材料保留于导电层122、132和142的侧壁上。作为一示范性配置，从横截面观点看，通路136A在凹槽143处暴露第三导电层142的侧壁。类似地，从横截面观点看，通路136B在凹槽133处暴露第二导电层132的侧壁。在一些实施例中，第一绝缘膜124的一部分在凹槽123处仍覆盖第一导电层122的侧壁。
参考图8和9，通路136A、136B和136C延伸穿过不同数目个导电层(例如，通路136A延伸穿过导电层122和142，而通路136B延伸穿过第二导电层132，且通路136C不延伸穿过任何导电层)。然而，所形成的凹槽123、133和143允许蚀刻操作蚀刻穿过介电层的基本上相同组合，即，第一保护层116、第二保护层118、绝缘膜124和134以及IMD 130。在蚀刻操作期间不考虑导电层，因此，针对不同通路136A、136B和136C所采用的蚀刻方案和所取得的蚀刻性能是类似的。因此，单一蚀刻操作(例如干式蚀刻)足以用于三个不同通路136A、136B和136C，这节省制造成本和时间。
图10绘示通路136A、136B和136C中的相应导电结构144A、144B和144C的形成。导电结构144A、144B和144C可被视为导电通路。导电结构144A、144B和144C的材料包含(例如)钛、钽、氮化钛、氮化钽、铜、铜合金、镍、锡、金和其组合。在一些实施例中，导电结构144A、144B和144C包括具有不同导电子层的分层结构。例如，在沉积导电填充材料154A、154B和154C之前，首先将晶种层(或胶质层)146A、146B和146C加衬于相应凹槽的底部和侧壁上。晶种层146A、146B或146C可由例如钛、氮化钛等等的导电材料形成。可使用CVD、PVD、ALD、电镀、溅渡等等来形成导电填充材料154A、154B和154C或晶种层146A、146B和146C。第一导电层122和第三导电层142通过导电结构144A彼此导电地耦合且与第二导电层132电绝缘；因此，其可被视为电容器结构的接合电极。第二导电层132导电地耦合到导电结构144B且被视为电容器结构的另一电极。
导电结构144C导电地耦合到导线112C。由导电结构144C和导线112C组成的导电路线可用于逻辑装置而非电容器结构。在一实施例中，在包含形成导电结构144A和144B的操作期间形成导电结构144C。
参考图10，从横截面观点看，导电结构144A、144B或144C展现与导电层122、132和142的侧壁共形的阶梯形状。在一实施例中，导电结构144A、144B或144C具有依循由导电层122、132和142以及绝缘膜134和144形成的阶梯配置的阶梯形状。导电结构144A的阶梯形状使第三导电层142能够通过平坦表面(例如上表面142A)和第三导电层142的侧壁接触导电结构144A。达成较大接触面积且减小接触电阻。类似地，第一导电层122通过平坦表面(例如上表面122A)导电地耦合到导电结构144A。由于上表面122A的接触面积显著大于第一导电层122的侧壁的接触面积，所以可最小化覆盖第一导电层122的侧壁的第一绝缘膜124的不利影响。此外，导电结构144B的阶梯形状使第二导电层132能够通过平坦表面(例如上表面132A)和第二导电层132的侧壁接触导电结构144B。
在本发明实施例中，导电结构144A贯穿第一导电层122和第三导电层142以将其与下伏导线112A导电地耦合。换句话说，第三导电层142通过导线112A导电地耦合到RDL 104的剩余电路。此配置用于电容器电极(例如第三导电层142)形成于RDL 104的上部分处时以在稀疏部署的互连电路之间具有较大电极面积。然而，由于导电层142上方的互连电路是稀疏配置的，所以无法通过其上方的部分有效提供第三导电层142的电连接。因此，导电结构144A的贯穿配置可增强电容器电极的电性能。
导电结构144A、144B和144C包含分别延伸于IMD 130上方的水平部分145A、145B和145C中。从俯视观点看，水平部分145A、145B和145C可具有圆形形状或多边形形状。在一些实施例中，水平部分145A、145B和145C用作半导体装置100的接触衬垫或输入/输出衬垫以与其它装置导电地耦合。在一实施例中，水平部分145A、145B和145C位于半导体装置100的最上层中。
图11是根据一些实施例的图10中的半导体装置100的示意性俯视图。为简洁和清楚起见，图11仅绘示图10中的一些构件(例如导电层122、132和142以及导电结构144A和144B)的俯视图。第二导电层132与导电层122和142部分重叠。导电结构144A或144B具有阶梯形状，且图10中的各阶梯由不同线型和其尺寸绘示。如先前所提及，导电结构144A和144B的阶梯配置使导电结构144A或144B能够从对应导电层142、122和132的上表面142A、122A和132A与对应导电层142、122和132接触。从俯视观点看，各阶梯可具有例如圆形形状、矩形形状或多边形形状的不同形状。通路136A在IMD 130的层级处的面积(对应于宽度W11)大于通路136A在第三导电层142的层级处的凹槽143处的面积(对应于宽度W12)。类似地，通路136A在第三导电层的层级处的面积大于通路136A在凹槽123或第一导电层122处的面积(对应于宽度W13)。另外，通路136B在IMD 130的层级处的面积(对应于宽度W21)大于通路136B在凹槽133或第二导电层132的层级处的面积(对应于宽度W22)。
图11还展示额外导电结构144D，其经形成以依类似于导电结构144A的方式的方式导电地耦合到导电层142和122。可在通路136A的形成期间使通路形成于通路136A相邻处，接着将导电材料沉积到此通路中以形成导电结构144D。另外，依类似于导电结构144B的方式的方式形成导电地耦合到第二导电层132的导电结构144E。在一实施例中，导电结构144A和144D经由导线或导电带导电地耦合以形成合并导电结构。所提出的多个导电通路配置可允许沿水平方向延伸的较大电容器电极面积容纳额外导电结构。此外，通过安置导电地耦合到导电层的额外导电通路(例如导电结构144D或144E)来进一步减小电容器结构与半导体装置100之间的有效接触电阻。
图12到18是根据一些实施例的用于制造半导体装置200的方法的中间结构的横截面图。形成半导体装置200的一些方面类似于形成半导体装置100的方面，因此，为简洁和清楚起见，本文中不再重复。不同图中所使用的相同元件符号指示不同图中的元件符号的类似材料、配置和构件。参考图12，相继形成衬底102和RDL 104的部分106。接着，使层107和保护层116和118依序形成于部分106上方。除导线112A到112C之外，层107还包含导线112D。导线112D的材料和形成方法类似于导线112A的材料和形成方法。
仍参考图12，使导电层222、232和242以及绝缘膜224、234和244交替形成于第二保护层118上方。导电层222、232和242用作电容器电极且分别对应于半导体装置100中的导电层122、132和142。导电层222、232和242的形成方法、几何形状和材料可类似于导电层122、132和142的形成方法、几何形状和材料。然而，不在层222和232的毯覆层形成之后实时执行图案化操作。绝缘膜224和234用作使电容器电极电绝缘的绝缘材料且对应于半导体装置100中的绝缘膜124和134。绝缘膜224、234和244的形成方法、几何形状和材料可类似于绝缘膜124和134的形成方法、几何形状和材料。然而，不在膜形成之后实时执行图案化操作。在一些实施例中，绝缘膜244可由不同于绝缘膜224和234的介电材料(例如氧化硅、氮化硅、氮氧化硅等等)形成。在本发明实施例中，绝缘膜由氮化硅形成。
图13到16绘示导电层222、232和242以及绝缘膜224、234和244的图案化操作。首先，将掩模层282沉积于绝缘膜244上方，如图13中所绘示。掩模层282可包含光致抗蚀剂材料。替代地，掩模层282可包含例如氧化物、氮化物、氮氧化物等等的介电材料。可(例如)将掩模层282旋涂于绝缘膜244的表面上，接着进行图案化操作。据此，使通路236A、236B、236C和236D形成于图案化掩模层282中。在一实施例中，从俯视观点看，通路236A到236D可具有圆形形状。在一些实施例中，从俯视观点看，通路236A到236D可具有例如矩形的多边形形状。接着，执行蚀刻操作以使用作为掩模的掩模层282来去除绝缘膜244和导电层242的部分。蚀刻操作可包含干式蚀刻、湿式蚀刻或其组合。在一些实施例中，图13中所绘示的蚀刻去除绝缘膜244和导电层242。因此，通路236A到236D向下延伸且暴露绝缘膜234的上表面234A的部分，例如通路236A和236C中的上表面234A。由于蚀刻在形成不同通路236A到236D时去除类似层(即，绝缘膜244和导电层242)，所以可易于管理蚀刻操作的可变因数，使得可最小化不同材料的非所要过度蚀刻或蚀刻不足效应。在一些实施例中，可在完成蚀刻操作时去除掩模层282。
图14展示绝缘膜234和244以及导电层232和242的图案化操作。将掩模层284沉积于绝缘膜244上方。掩模层284可包含类似于掩模层282的材料的材料。可(例如)将掩模层284旋涂于绝缘膜244的表面上，接着进行图案化操作。掩模层284覆盖通路236A中的绝缘膜244的部分，同时使通路236B、236C和236D保持敞开。此外，使新通路236E形成于通路236B与236C之间。在一些实施例中，掩模层284中的通路236B、236C或236D的通路宽度小于其在掩模层282中的对应通路宽度。接着，执行蚀刻操作以使用作为掩模的掩模层284来去除绝缘膜234和导电层232的部分。蚀刻操作可包含干式蚀刻、湿式蚀刻或其组合。图14中所绘示的蚀刻从通路236B、236C和236D去除绝缘膜234和导电层232。据此，通过通路236B、236C和236D暴露绝缘膜224的上表面224A的部分。类似地，蚀刻从通路236E去除绝缘膜244和导电层242。因此，通过通路236E暴露绝缘膜234的上表面234A的一部分。获得通路236B、236C、236D和236E的阶梯形状，例如二阶梯式形状。在一些实施例中，可在完成图14中的蚀刻操作时去除掩模层284。
图15展示绝缘膜224和234以及导电层222和232的图案化操作。将掩模层286沉积于绝缘膜244上方。掩模层286可包含类似于掩模层282或284的材料的材料。可(例如)将掩模层286旋涂于绝缘膜244的表面上，接着进行图案化操作。掩模层286覆盖通路236A，同时使通路236B、236C、236D和236E保持敞开。在一些实施例中，通路236B到236E中的每一个在掩模层286中的通路宽度小于其在掩模层284中的对应通路宽度。接着，执行蚀刻操作以使用作为掩模的掩模层286来去除绝缘膜224和导电层222的部分。蚀刻操作可包含干式蚀刻、湿式蚀刻或其组合。图15中所绘示的蚀刻从通路236B、236C和236D去除绝缘膜224和导电层222。据此，通过通路236B、236C和236D暴露第二保护层118的上表面118A的部分。类似地，蚀刻从通路236E去除绝缘膜234和导电层232。因此，通过通路236E暴露绝缘膜224的上表面224A的一部分。获得通路236B到236E的阶梯形状，例如三阶梯式形状。在一些实施例中，可在完成图15中的蚀刻操作时去除掩模层286。
在一些实施例中，可合并图14和15中所展示的蚀刻操作。蚀刻可使用单一掩模层来去除绝缘膜234、导电层232、绝缘膜224和导电层222以形成通路236B到236D。类似地，蚀刻可使用单一掩模层来去除绝缘膜244、导电层242、绝缘膜234和导电层232以形成通路236E。因此，通路236B、236C、236D和236E可展现不同于图15中所展示的阶梯形状的阶梯形状，即二阶梯式形状。由于用于形成这些二阶梯式通路的待蚀刻层的组合对于不同通路来说是类似的，所以可易于管理蚀刻操作的变量，使得仍可实现最小化过度蚀刻或蚀刻不足效应的益处。
在其中合并图14和15中的蚀刻操作的实施例中，总共仅需要两个蚀刻步骤来形成半导体装置200的通路236A到236E。相比来说，参考图3到7，半导体装置100的导电层122、132和142中的每一个的形成需要相应图案化操作。因此，半导体装置200的制造操作的益处在于需要少一个蚀刻步骤。可进一步降低蚀刻和伴随表面清洁操作期间的处理成本和时间以及微粒污染的可能性。另外，半导体装置200的上述处理优点在使配置具有更多导电层方面更为明显。例如，在六层配置中，形成穿过半导体装置100和200的导电层的导电通路分别需要6个和3个图案化操作。
参考图16，对导电层222、232和242执行蚀刻操作。在一些实施例中，蚀刻是干式蚀刻、湿式蚀刻或其组合。在一实施例中，利用各向同性蚀刻来横向侵蚀通路236A到236E的侧壁。在一实施例中，蚀刻操作可采用例如Cl2等等的蚀刻气体。在蚀刻操作期间，使绝缘膜224、234和244保持基本上未蚀刻。在一实施例中，导电层与绝缘膜的蚀刻比介于约2.0到约20.0之间。通路236A到236E周围的导电层222、232和242的蚀刻侧壁可包含弯曲形状。
在一些实施例中，对导电层222、232和242的蚀刻侧壁执行钝化处理。在一实施例中，将例如N2O的反应气体用于氧化导电层222、232或242在其侧壁处的厚度。据此，形成图16中标记为222B、232B或242B的氧化膜(例如氧化钛膜)来覆盖通路236A到236E中的导电层222、232和242的未氧化侧壁。这些氧化膜有助于防止导电层222、232和242与相邻构件之间的意外短路或泄漏电流。
参考图17，使一IMD 230形成于绝缘膜244上方。IMD 230可覆盖绝缘膜244且填充通路236A到236E。IMD 230的材料和形成方法可类似于IMD 130的材料和形成方法。随后，执行蚀刻操作以在IMD 230中形成分别对应于通路236A到236E的位置的通路238A到238E。此外，通过蚀刻操作来在通路238B周围形成额外通路238F和238G。蚀刻操作可包含干式蚀刻和湿式蚀刻操作。通路238A到238E中的每一个具有小于对应通路236A到236E的宽度的通路宽度。蚀刻去除保护层118和116，使得导线112A到112D分别通过通路238D、238B、238F和238C暴露。此外，蚀刻分别从通路238E、238A和238G去除绝缘膜224、234和244，使得导电层222、232和242的相应上部分(例如222A、232A和242A)被暴露。
随后，使导电结构250、260和270形成于通路238A到238G中，如图18中所展示。首先，将导电材料沉积于IMD 230上方和通路238A到238G中。配置和材料可类似于参考图10所描述和绘示的导电结构144A、144B和144C。执行图案化操作以蚀刻导电材料，且因此获得导电结构250、260和270。在一实施例中，导电结构250、260或270可(例如)通过包含类似于半导体装置100的晶种层146A、146B或146C的晶种层来具有分层结构。导电结构250具有导电地耦合垂直部分252和254的水平部分。使垂直部分252和254形成为穿过IMD 230、第一保护层116或第二保护层118的导电通路。导电结构250将导电层232与导线112A导电地耦合，其中导电层232被视为电容器电极中的一个。现有方案仅经由导电层的侧壁将导电层与导电通路耦合。由于导电通路252从导电层232的上表面接触导电层232，所以可获得较大接触面积，其减小电容器结构的接触电阻。
导电结构260包含IMD 230上方的水平部分261，其通过垂直部分(导电通路)264和268将导电层222与导电层242导电地耦合。导电层222和242通过导电耦合来被共同视为电容器结构的另一电极。另外，导电结构260通过导电通路266和262导电地耦合到导线112B和112D。由于导电通路264和268从导电层222和242的上表面接触导电层222和242，所以获得较大接触面积，此减小电容器结构的接触电阻。
导电结构270包含垂直部分(导电通路)272上方的水平部分271，其导电地耦合到导线112C。由导电通路272和导线112C组成的导电路线可用于逻辑装置而非电容器结构。在一实施例中，在形成导电结构250和260的操作期间形成导电通路272。
导电结构250、260和270的水平部分251、261和271延伸于IMD 230上方。在一实施例中，从俯视观点看，水平部分251、261和271可具有圆形形状或多边形形状。在一些实施例中，水平部分251、261和271用作半导体装置200的接触衬垫或输入/输出衬垫以与其它装置导电地耦合。在一实施例中，水平部分251、261和271位于半导体装置200的最上层中。
图19是根据一些实施例的图18中的半导体装置200的示意性俯视图。图18中的半导体结构200的横截面图是沿图19中的截面线AA取得的。从俯视观点看，导电通路252、254、262、264、266、268和272具有(例如)圆形形状。导电通路中的每一个可具有锥形侧壁。导电通路中的若干个可具有表示不同通路层级处的不同通路宽度的同心圆。例如，导电通路254具有分别表示导线112A、导电层222和导电层242处的不同通路宽度(从下到上标记)的三个逐渐增大的同心圆。在所描绘的实施例中，半导体装置200进一步包含用于导电结构250的导电通路352和354、用于导电结构260的导电通路362、364和366和用于导电结构270的导电通路368和372。额外导电通路可有助于增大电容器结构与RDL 104的导电接触面积且进一步减小接触电阻。
参考图10，导电层122、132和142延伸到有限区域中。这是因为：导电层122和142经图案化以促进导电通路144B的形成，且第二导电层132经图案化以促进导电通路144A的形成。因此，与导电层122、132和142的整个电极面积相比，第一电极(由导电层122和142组成)与第二电极(由第二导电层132组成)之间的重叠区域是有限的。相比来说，如图18中所展示，导电通路252、254、262、264、266、268和272与对应导电层222、232和242之间可存在间隙。使用IMD 130来填充间隙。这些间隙可允许导电层222、232和242较少受限制地水平延伸。换句话说，除导电通路254、262、264、266、268和272的位置之外，导电层222、232和242几乎彼此完全重叠。据此，增加第一电极(由导电层222和242组成)与第二电极(由第二导电层232组成)之间的电容耦合。因此，可获得半导体装置200的优选电容性能。
本揭露提供一种半导体结构，其包含电容器，所述电容器包含第一电极和安置于所述第一电极上方且与所述第一电极电绝缘的第二电极。所述半导体结构还包含延伸穿过所述第一电极且接触所述第一电极的平坦表面的第一导电通路。所述半导体结构进一步包含延伸穿过所述第二电极且接触所述第二电极的平坦表面的第二导电通路。
本揭露提供一种半导体结构。所述半导体结构包含第一导电层和所述第一导电层上方的第二导电层。所述第一导电层与所述第二导电层部分重叠且与所述第二导电层电绝缘。所述半导体结构进一步包含所述第一导电层与所述第二导电层之间的第一介电层和所述第二导电层上方的第二介电层。所述第一导电层至少部分与所述第二导电层重叠，同时通过所述第一介电层与所述第二导电层电绝缘。所述半导体结构还包含具有导电通路的第一导电结构，所述导电通路延伸穿过所述第二导电层、所述第一介电层和所述第二介电层且终止于所述第一导电层的平坦表面上。
本揭露提供一种制造一半导体结构的方法，其包含：提供衬底；使第一导电层形成于衬底上方；使第一介电层沉积于所述第一导电层上方；使第二导电层形成于所述第一介电层上方；使第二介电层形成于所述第二导电层上方；形成穿过所述第一导电层、所述第二导电层、所述第一介电层和所述第二介电层的多个通路，所述多个通路中的至少一个暴露所述第一导电层的一上表面；和使一导电结构形成于所述多个通路中。
前文已概述若干实施例的特征，使得所属领域的一般技术者可较佳理解本揭露的方面。所属领域的一般技术者应了解，其可容易地将本揭露用作用于设计或修改其它程序和结构的基础以实施相同目的和/或达成本文中所引入的实施例的相同优点。所属领域的一般技术者还应意识到，这些等效构造不应背离本揭露的精神和范围，且其可在不背离本揭露的精神和范围的情况下对本文作出各种改变、置换和变更。
符号说明
100 半导体装置
101 阶梯/隅角
102 衬底
102A 前表面
103 金属通路
104 重布层(RDL)
105 金属线
106 部分
107 层
108A 晶种层
108B 晶种层
108C 晶种层
109 隅角
112A 导线/导电材料
112B 导线/导电材料
112C 导线/导电材料
112D 导线
114 金属间电介质(IMD)
116 第一保护层
118 第二保护层
118A 上表面
122 第一导电层
122A 上表面
122S 倾斜侧壁
123 凹槽
124 第一绝缘膜
130 IMD
132 第二导电层
132A 上表面
133 凹槽
134 第二绝缘膜
136A 通路
136B 通路
136C 通路
138 掩模层
142 第三导电层
142A 上表面
143 凹槽
144A 导电结构
144B 导电结构
144C 导电结构
144D 导电结构
144E 导电结构
145A 水平部分
145B 水平部分
145C 水平部分
146A 晶种层
146B 晶种层
146C 晶种层
154A 导电填充材料
154B 导电填充材料
154C 导电填充材料
200 半导体装置
201 阶梯/隅角
222 导电层
222A 上部分
222B 氧化膜
224 绝缘膜
224A 上表面
230 IMD
232 导电层
232A 上部分
232B 氧化膜
234 绝缘膜
234A 上表面
234A 上表面
236A到236E 通路
238A到238G 通路
242 导电层
242A 上部分
242B 氧化膜
244 绝缘膜
250 导电结构
251 水平部分
252 垂直部分/导电通路
254 垂直部分/导电通路
260 导电结构
261 水平部分
262 导电通路
264 垂直部分/导电通路
266 导电通路
268 垂直部分/导电通路
270 导电结构
271 水平部分
272 垂直部分/导电通路
282 掩模层
284 掩模层
286 掩模层
352 导电通路
354 导电通路
362 导电通路
364 导电通路
366 导电通路
368 导电通路
372 导电通路
H1 厚度
H2 厚度
W11 宽度
W12 宽度
W13 宽度
W21 宽度
W22 宽度

Claims (10)

1.一种半导体结构，其包括：
电容器，其包括第一电极和安置于所述第一电极上方且与所述第一电极电绝缘的第二电极；
第一导电通路，其延伸穿过所述第一电极且接触所述第一电极的平坦表面；和
第二导电通路，其延伸穿过所述第二电极且接触所述第二电极的平坦表面。
2.根据权利要求1所述的半导体结构，其进一步包括使所述第一电极与所述第二电极电绝缘的第一介电层。
3.根据权利要求2所述的半导体结构，其进一步包括覆盖所述第一电极、所述第二电极和所述第一介电层的第二介电层。
4.根据权利要求1所述的半导体结构，其进一步包括通过所述第一导电通路导电地耦合到所述第一电极且与所述第二电极电绝缘的导电层。
5.根据权利要求4所述的半导体结构，其中所述第一导电通路进一步接触所述导电层的平坦表面。
6.根据权利要求1所述的半导体结构，其中所述第二导电通路包括导电地耦合到所述第二电极的侧壁。
7.一种半导体结构，其包括：
第一导电层；
第二导电层，其位于所述第一导电层上方；
第一介电层，其位于所述第一导电层与所述第二导电层之间，其中所述第一导电层至少部分与所述第二导电层重叠，同时通过所述第一介电层与所述第二导电层电绝缘；
第二介电层，其位于所述第二导电层上方；和
第一导电结构，其包括延伸穿过所述第二导电层、所述第一介电层和所述第二介电层且终止于所述第一导电层的平坦表面上的导电通路。
8.根据权利要求7所述的半导体结构，其进一步包括覆盖所述第一导电层的侧壁的氧化膜。
9.根据权利要求7所述的半导体结构，其进一步包括所述第二导电层上方的第三导电层，其中所述第一导电结构进一步包括安置于所述第二介电层上方且通过所述导电通路将所述第一导电层与所述第三导电层导电地耦合的水平部分。
10.一种制造半导体结构的方法，所述方法包括：
提供衬底；
使第一导电层形成于衬底上方；
将第一介电层沉积于所述第一导电层上方；
使第二导电层形成于所述第一介电层上方；
使第二介电层形成于所述第二导电层上方；
形成穿过所述第一导电层、所述第二导电层、所述第一介电层和所述第二介电层的多个通路，所述多个通路中的至少一个暴露所述第一导电层的平坦表面；和
使导电结构形成于所述多个通路中。
CN201811106664.0A 2017-09-29 2018-09-21 半导体结构及其制造方法 Active CN109599391B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762566000P 2017-09-29 2017-09-29
US62/566,000 2017-09-29
US15/901,342 2018-02-21
US15/901,342 US10741488B2 (en) 2017-09-29 2018-02-21 Semiconductor device with integrated capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN109599391A true CN109599391A (zh) 2019-04-09
CN109599391B CN109599391B (zh) 2023-04-04

Family

ID=65898117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811106664.0A Active CN109599391B (zh) 2017-09-29 2018-09-21 半导体结构及其制造方法

Country Status (4)

Country Link
US (2) US10741488B2 (zh)
KR (2) KR20190038354A (zh)
CN (1) CN109599391B (zh)
TW (1) TWI697089B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804411B2 (en) * 2017-11-29 2020-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
US10734474B2 (en) * 2018-07-30 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and methods of fabrication thereof
US10804230B2 (en) * 2018-10-17 2020-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of manufacturing the same
DE102020113457A1 (de) * 2019-08-27 2021-03-04 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung mit mikroelektromechanischen systemvorrichtungen mit verbesserter gleichförmigkeit des hohlraumdrucks
US11491510B2 (en) 2019-08-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having microelectromechanical systems devices with improved cavity pressure uniformity
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
US11935826B2 (en) * 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates
US11715755B2 (en) 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774326A (en) * 1995-08-25 1998-06-30 General Electric Company Multilayer capacitors using amorphous hydrogenated carbon
CN1520599A (zh) * 2001-07-12 2004-08-11 株式会社日立制作所 薄膜电容器和电子电路部件
CN1988083A (zh) * 2005-12-20 2007-06-27 富士通株式会社 薄膜电容器及其制造方法、电子器件和电路板
CN101989621A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
US20110070718A1 (en) * 2006-06-08 2011-03-24 Kim Yoon-Hae Semiconductor device and method of fabricating the same
US20120286395A1 (en) * 2009-03-04 2012-11-15 Kevin John Fischer Embedded capacitor device and methods of fabrication
US20130258545A1 (en) * 2012-03-27 2013-10-03 Tdk Corporation Thin film capacitor
CN103456601A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 用于中介片的电容器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221266A (ja) 1994-02-08 1995-08-18 Mitsubishi Electric Corp Ｍｉｍキャパシタ及びその製造方法，並びに半導体装置の製造方法
US5538592A (en) * 1994-07-22 1996-07-23 International Business Machines Corporation Non-random sub-lithography vertical stack capacitor
KR100553679B1 (ko) * 2002-03-21 2006-02-24 삼성전자주식회사 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
US7217981B2 (en) 2005-01-06 2007-05-15 International Business Machines Corporation Tunable temperature coefficient of resistance resistors and method of fabricating same
JP2012164714A (ja) 2011-02-03 2012-08-30 Rohm Co Ltd 半導体装置の製造方法および半導体装置
US9627312B2 (en) * 2011-10-01 2017-04-18 Intel Corporation On-chip capacitors and methods of assembling same
JP2013115285A (ja) 2011-11-30 2013-06-10 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20130334657A1 (en) 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Planar interdigitated capacitor structures and methods of forming the same
US9153504B2 (en) 2013-10-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal insulator metal capacitor and method for making the same
CN105226044B (zh) 2014-05-29 2018-12-18 联华电子股份有限公司 集成电路及形成集成电路的方法
US9871095B2 (en) 2016-03-17 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Stacked capacitor with enhanced capacitance and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774326A (en) * 1995-08-25 1998-06-30 General Electric Company Multilayer capacitors using amorphous hydrogenated carbon
CN1520599A (zh) * 2001-07-12 2004-08-11 株式会社日立制作所 薄膜电容器和电子电路部件
CN1988083A (zh) * 2005-12-20 2007-06-27 富士通株式会社 薄膜电容器及其制造方法、电子器件和电路板
US20110070718A1 (en) * 2006-06-08 2011-03-24 Kim Yoon-Hae Semiconductor device and method of fabricating the same
US20120286395A1 (en) * 2009-03-04 2012-11-15 Kevin John Fischer Embedded capacitor device and methods of fabrication
CN101989621A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
US20130258545A1 (en) * 2012-03-27 2013-10-03 Tdk Corporation Thin film capacitor
CN103456601A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 用于中介片的电容器及其制造方法

Also Published As

Publication number Publication date
CN109599391B (zh) 2023-04-04
TW201916301A (zh) 2019-04-16
US20200335437A1 (en) 2020-10-22
KR102443816B1 (ko) 2022-09-15
US10741488B2 (en) 2020-08-11
TWI697089B (zh) 2020-06-21
US11145593B2 (en) 2021-10-12
KR20190038354A (ko) 2019-04-08
US20190103352A1 (en) 2019-04-04
KR20210120953A (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
CN109599391A (zh) 半导体结构及其制造方法
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
US7476922B2 (en) Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same
US7338879B2 (en) Method of fabricating a semiconductor device having dual stacked MIM capacitor
US20060084275A1 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
KR100835409B1 (ko) 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법
US9202861B1 (en) Structure of capacitor
US6838352B1 (en) Damascene trench capacitor for mixed-signal/RF IC applications
DE102018122563A1 (de) Halbleitervorrichtung mit einem integrierten kondensator und verfahren zum herstellen von dieser
KR20150094290A (ko) 직류-직류 변환기 및 그 형성 방법
JP2005268551A (ja) 半導体装置およびその製造方法
CN112382633A (zh) 三维铁电存储器及其制造方法
JP2003031815A (ja) ２重層ペロブスカイト酸化物電極を有する電界効果トランジスタ構造及びその形成方法
US6281134B1 (en) Method for combining logic circuit and capacitor
KR100556535B1 (ko) 반도체 소자의 캐패시터 제조 방법
US12002860B2 (en) Semiconductor device and fabrication method thereof
US11670579B2 (en) Semiconductor structure and method of manufacturing the same
US20240170584A1 (en) Semiconductor structure having deep trench capacitor and method of manufacturing thereof
CN117412605B (zh) 沟槽式半导体存储器件及其制备方法
US20040157165A1 (en) Methods for forming an air gap in a semiconductor metal line manufacturing process
US10777420B1 (en) Etching back method
KR100807513B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR100943485B1 (ko) 반도체소자의 제조방법
JP2010040775A (ja) 半導体装置及びその製造方法
TWI492365B (zh) 一種金屬－絕緣體－金屬電容結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant