CN1469464A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1469464A
CN1469464A CNA031410499A CN03141049A CN1469464A CN 1469464 A CN1469464 A CN 1469464A CN A031410499 A CNA031410499 A CN A031410499A CN 03141049 A CN03141049 A CN 03141049A CN 1469464 A CN1469464 A CN 1469464A
Authority
CN
China
Prior art keywords
wiring
cap layer
semiconductor device
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031410499A
Other languages
English (en)
Inventor
β
松尾美惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1469464A publication Critical patent/CN1469464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件，包括：衬底；在所述衬底上形成预定图形的布线，并提供有用于外部连接的焊盘部分；形成在所述衬底上以覆盖所述布线的层间绝缘膜，并提供有接触所述布线的焊盘部分的接触孔；以及形成在所述层间绝缘膜上的帽盖层，借助形成在所述层间绝缘膜中的接触孔与所述布线的所述焊盘部分电连接；其中所述帽盖层的一个端部设置在所述接触孔，所述帽盖层由所述接触孔在与所述布线图形不同的方向中延伸。

Description

半导体器件
相关申请的交叉参考
本申请基于并要求2002年6月8日申请的在先日本专利申请No.2002-176880的优先权；其内容在这里作为参考引入。
技术领域
本发明涉及半导体器件，特别涉及具有Cu多层布线以及改进了用于线键合的焊盘电极结构的半导体器件。
背景技术
通常，具有Cu布线的LSI的焊盘电极通常提供有用于保护Cu焊盘的Al帽盖层。这样做的原因是与Al相比，Cu具有较低的腐蚀性和耐氧化性。特别是，在使用线键合的产品中，由于很难直接键合到Cu，因此通常使用Al帽盖层。
然而，即使以此方式形成Al帽盖层，由于对其进行的探测(probing)造成表面粗糙或剥离，由此产生了多种问题，例如线键合成品率变低或由于露出Cu焊盘造成布线腐蚀。此外，根据产品的种类，在进行线键合之前可以在Al帽盖层上进行很多次探测，由此使以上提到的问题更为显著。
如上所述，即使Al帽盖层形成在Cu焊盘的表面上，如常规的做法，由于机械应力，仍然存在由探测造成的问题，例如线键合成品率变低或键合线被腐蚀。
为了解决以上提到的问题，提出了一种图1中截面图所示的结构。这里，Cu焊盘和Al帽盖层没有叠置，绝缘膜(层间绝缘膜)置于两者中间，由此减小了探测和线键合的影响。
更具体地，如图1所示，层间绝缘膜42形成在衬底40上，在衬底40内预先形成有Cu布线41和Cu布线41的焊盘部分41a。Al帽盖层44形成在该绝缘膜42上。多个接触孔43形成在该绝缘膜42上，绝缘膜42位于焊盘部分41a上，Al帽盖层44借助这些接触孔43与Cu焊盘部分41a电连接。在该结构中，由于绝缘膜42设置在Al帽盖层44下，因此现在抑制了由于探测表面粗糙或Al帽盖层剥离造成的线键合成品率变低，也抑制了由于露出Cu焊盘产生布线腐蚀。
然而，当接触孔43设置在焊盘的开口下时，如图1的结构所示，层间绝缘膜42使帽盖层44和布线焊盘41a之间隔开。由此，存在通过以上提到的探测引起的机械应力毁坏了绝缘膜42的问题。一旦该绝缘膜42损坏，产生了也会损坏下面Cu布线41的可能性。
发明内容
根据本发明一个实施例的半导体器件，包括：
衬底；
在所述衬底上形成预定图形的布线，并提供有用于外部连接的焊盘部分；
形成在所述衬底上以覆盖所述布线的层间绝缘膜，并提供有接触所述布线的焊盘部分的接触孔；以及
形成在所述层间绝缘膜上的帽盖层，借助形成在所述层间绝缘膜中的接触孔与所述布线的所述焊盘部分电连接；
其中所述布线和所述帽盖层由所述接触孔沿彼此相反的方向延伸。
根据本发明另一实施例的半导体器件，包括：
衬底；
在所述衬底上形成预定图形的布线，并提供有用于外部连接的焊盘部分；
形成在所述衬底上以覆盖所述布线的层间绝缘膜，并提供有接触所述布线的焊盘部分的接触孔；以及
形成在所述层间绝缘膜上的帽盖层，借助形成在所述层间绝缘膜中的接触孔与所述布线的所述焊盘部分电连接；
其中所述帽盖层的一个端部设置在所述接触孔，所述帽盖层由所述接触孔沿与所述布线图形不同的方向延伸。
根据本发明又一实施例的半导体器件，包括：
衬底；
形成在所述衬底上的n层(ply)(n为整数2或更大)布线，所述n层布线的一对相邻层借助用于布线的接触孔相互电连接；以及
借助用于焊盘的接触孔与最上层(第n层)布线电连接的帽盖层；
其中最上层的所述布线和所述帽盖层由用于焊盘的所述接触孔沿彼此相反的方向延伸，设置在所述n层布线上部的各层构形为第i层(i≤n)和第(i-1)层由用于布线的所述接触孔沿彼此相反的方向延伸。
附图简介
图1示出了半导体器件的焊盘电极的结构剖面图，其中绝缘膜置于Cu焊盘部分和Al帽盖层之间；
图2示出了图1的半导体器件的接触部分的结构透视图；
图3示出了图1的半导体器件的接触部分的电流密度的状态图；
图4示出了根据本发明的第一实施例的半导体器件的焊盘电极结构的剖面图；
图5示出了在图4的半导体器件中电流流向图；
图6示出了根据本发明的第一实施例的半导体器件的接触部分的结构透视图；
图7示出了根据本发明的第一实施例的半导体器件的接触部分的电流密度的状态图；
图8示出了根据本发明的第二实施例的半导体器件的焊盘电极结构的剖面图；以及
图9示出了在图8的半导体器件中电流流向图。
发明的详细说明
本发明人进行研究发现对于图1所示的结构，除了绝缘膜毁坏之外，还存在电流聚集的问题。图2和3示出了通过使用有限元法分析电流密度分布的结果。具体地，图2示出了在有限元分析中使用的接触部分的配置模型的透视图。另一方面，图3示意性地示出了在一个接触部分电流的分布。如图3所示，在接触部分的一个侧壁产生电流聚集，最大电流密度高达5.891mA/μm2。
具体地，对于图1所示的结构，当考虑电流的流动方向时，在接触的内壁部分产生电流的聚集，此处为最短路径，由此增加了由于电迁移布线可靠性降低的可能性。
另一方面，根据本发明的各实施例，由于布线和帽盖层由接触孔沿彼此相反的方向延伸，因此帽盖层→焊盘部分→接触部分处的布线的电流路径可以分散，由此减轻了在接触孔的侧壁部分电流的集中。此外，由于布线层没有设置在不包括接触孔部分的帽盖层下，因此现在可以提高接触的表面对如探测和线键合等的机械毁坏工艺的耐受性，由此还可以提高接触表面电迁移的可靠性。
接下来，参考附图详细地介绍本发明的各实施例。
(第一实施例)
图4示出了根据本发明的第一实施例的半导体器件的焊盘电极结构的剖面图。
参考图4，参考数字10表示半导体衬底，其上提供有如MOS晶体管(未示出)的各种器件以及布线结构，其中Cu布线11埋置在衬底10的表面区中。此外，设计成接触帽盖层的部分Cu布线11由Cu焊盘11a构成，焊盘11a从Cu布线11延伸出。顺便提及，通过称做镶嵌工艺形成Cu布线11，在镶嵌工艺中槽首先形成在淀积在衬底上的绝缘膜中，然后，Cu埋置在该槽内，根据需要插入阻挡金属，随后抛光所得表面以平坦表面形成Cu布线11。
例如由SiO2形成的层间绝缘膜12淀积在衬底10上以及布线11上，接触孔13形成在层间绝缘膜12的一部分上。这里，接触孔13提供在与Cu布线11的Cu焊盘部分11a的右端附近重合的位置处。顺便提及，接触孔13的数量不必限定为一个，也可以为两个或更多，可以沿Cu焊盘部分11a的右端部设置。
在接触孔13内以及层间绝缘膜12上，设置用含少量Cu的Al-Cu(0.5at％)覆盖的Al焊盘(帽盖层)14。该帽盖层14借助接触孔13与Cu焊盘部分11a电连接。在本实施例中，以接触孔13设置在帽盖层14左端部附近的方式形成帽盖层14。即，Cu布线11和帽盖层14由接触孔13沿彼此相反的方向延伸。
顺便提及，不是以用于外部连接的的焊盘图形部分通过连接布线延伸并且它的延伸端借助接触孔13与布线11电连接的方式构成帽盖层14，而是以帽盖层14的焊盘图形部分借助接触孔13与布线11的布线焊盘部分11a直接连接同时不使用连接布线的方式构成帽盖层14。以此方式构成帽盖层14的原因在于如果帽盖层14的焊盘图形部分通过连接布线延伸，那么电流的聚集会发生在帽盖层14中形成的该窄连接布线中。
在Al帽盖层14上淀积由SiN/SiO2制成的钝化绝缘膜15，钝化绝缘膜15具有能够对Al帽盖层14进行线键合的焊盘开口16。此外，聚酰亚胺膜(未示出)淀积在该钝化绝缘膜15上。
顺便提及，虽然可以可选地选择这些层和膜的每一个的膜厚度，但本实施例中的膜厚度例如设置为Cu布线11厚度1μm，层间绝缘膜12厚度0.5μm，Al帽盖层14厚度1μm。此外，虽然仅示出了一个焊盘电极，当然可以形成有多个焊盘电极，例如一个用于电源，一个用于接地，一个用于信号线等。也可以将本实施例的结构应用到所有这些焊盘电极，或者将本实施例的结构仅应用到允许穿过大电流的一些焊盘电极，例如用于电源的焊盘电极和用于接地的焊盘电极。
当以此方式构成焊盘电极时，由通过焊盘开口16线键合并与外部器件电连接的电极(Al帽盖层14)提供的电流可以穿过Al帽盖层14和Cu焊盘部分11a之间的接触流到Cu布线11，如图5中的箭头所示。即，由Al帽盖层14提供的电流总是可以单向地流向衬底10的主表面，同时不产生接触上侧中流动的电流方向与它的下侧相反的现象。类似地，由Cu布线11流到Al帽盖层14的电流方向总是可以单向地流向衬底10的主表面，同时不产生接触上侧中流动的电流方向与它的下侧相反的现象。
图6和7示出了通过使用有限元法分析电流分布的结果。具体地，图6示出了在有限元分析中使用的接触部分的配置模型的透视图。具体地，帽盖层14的一个端部叠加在Cu焊盘部分11a的一个端部上，Cu焊盘部分11a通过多个接触孔13与Al帽盖层14电连接。另一方面，图7示出了在图6所示的一个接触部分电流分布的示意性剖面图。
如图7所示，与图3相比，接触侧壁处的电流浓度最小，它的最大电流密度降低到3.039mA/μm2。即，与图3中所示的例子相比，本实施例中的最大电流密度能够减少约48％。换句话说，可以流过一个焊盘的电流密度可以增加48％，由此可以将本实施例应用到较高技术规格的产品。
如上所述，根据本实施例，由于Cu布线11和帽盖层14由接触孔13沿彼此相反的方向延伸，帽盖层14→焊盘部分11a→布线11的电流方向总是单向地朝向衬底10主表面。类似地，布线11→焊盘部分118→帽盖层14也总是单向地朝向衬底10主表面。由此，现在可以减轻接触孔13侧壁部分处电流的聚集。此外，由于没有Cu布线设置在帽盖层14的键合部分下面，即使在层间绝缘膜12中发生由于线键合造成的损伤，严重影响布线11的可能性很小。因此，现在可以提高焊盘电极结构的可靠性。
(第二实施例)
图8示出了根据本发明第二实施例的半导体器件的焊盘电极结构的剖面图。顺便提及，与图4的相同部分用相同的参考数字表示，以省略了详细的介绍。
在第一实施例中，为了减轻更可能产生电迁移的Al帽盖层14的接触部分处的电流聚集，使Al帽盖层→最上层Cu布线的电流方向以及最上层Cu布线→Al帽盖层的电流方向成为单向。然而，在第二实施例中，控制Al帽盖层14→最上层Cu布线→较低Cu布线的电流方向，以及较低Cu布线→最上层Cu布线→Al帽盖层14的电流方向以减轻Cu布线层之间接触部分处的电流的聚集。即，根据产品或各焊盘的种类，由键合线提供的电流穿过最上层Cu布线提供到较低Cu布线，同时基本上没有被分开。同样在该情况中，构形上层Cu布线和下层Cu布线以便不引起在接触上侧中的电流方向与下侧中的相反的现象。
更具体地，如图8所示，Cu布线11嵌在衬底10上，层间绝缘膜32和Cu布线31以非分支图形设置其上。顺便提及，对于Cu布线11，可以通过镶嵌工艺形成Cu布线31。此外，需要在将通过Al键合焊盘(帽盖层)14提供的电流由对应的键合线提供到下层Cu布线11的位置处形成图形，该图形可以使曾被分开的部分再次重新结合。Cu布线11和31通过形成在层间绝缘膜32中的接触孔33电连接。在层间绝缘膜32和Cu布线31上，和以上提到的第一实施例中一样，淀积由SiO2形成的层间绝缘膜12，在该层间绝缘膜12的一部分上形成接触孔13。
以与第一实施例所示的相同方式，帽盖层14形成在层间绝缘膜12上，并通过接触孔13与Cu布线31电连接。钝化绝缘膜15淀积在帽盖层14上，使到帽盖层14的线键合可以实现的焊盘开口16形成在该钝化绝缘膜15中。
此时，接触孔13形成在Cu布线31的右端部的附近中，以它的左端部与接触孔13重合设置的方式形成Al帽盖层14。即，Cu布线31和Al帽盖层14由接触孔13沿彼此相反的方向延伸。此外，形成接触孔33以与Cu布线11的右端部重合，以它的左端部与接触孔33重合的方式形成Cu布线31。即，Cu布线11和Cu布线31由接触孔33沿彼此相反的方向延伸。
当以此方式构成焊盘电极时，如图9所示，从帽盖层14流到下层布线11的电流在图中向左，即：帽盖层14→最上层Cu布线31，即使在最上层Cu布线31→下层Cu布线11的情况下，以上提到的电流方向在图中也向左。即，电流的方向总是允许单向地流向衬底10的主表面。即使在下层Cu布线11→最上层Cu布线31和最上层Cu布线31→帽盖层14的情况中，电流的方向总是单向的。因此，现在可以减轻了在接触孔13和33的侧壁处电流的聚集。
顺便提及，当最上层Cu布线31由在上接触孔13和下接触孔33之间的中间部分处弯曲的图形形成，当然最上层Cu布线31→下层Cu布线11和下层Cu布线11→最上层Cu布线31的电流方向设置为对应于最上层Cu布线31的图形的方向。
按与Cu布线31的情况相同的方式，即使在Cu布线11的情况中，已由Cu布线31提供的电流可以流到下层布线(未示出)，同时基本上没有通过Cu布线11分流。同样在该情况中，可以构成下层布线以使从Cu布线11到下层布线的电流流动方向在图中变成向左。然而，如果Cu布线11形成它的中间部分被分开的图形，由此由Cu布线31提供的电流被Cu布线11分开并分布成多个下层布线，因此对通过多个Cu布线11的这些下层布线的电流流动方向没有特别的限制。
此外，如图8所示，由于布线层11和31没有设置在帽盖层14下，即使由于线键合在层间绝缘膜12中产生损伤，严重影响布线层11和31的可能性很小。因此，现在可以得到与第一实施例相同的效果。此外，当本实施例中陈述的结构应用到所提供的电流还没有被分开的下层布线时，可以减轻不仅帽盖层处而且多层布线处的电流聚集，由此可以进一步提高多层布线结构的可能性。
(修改例)
顺便提及，本发明不限于以上提到的实施例。例如，这里使用的材料不是仅限于Cu，并且可以由含Cu作为主要成分的材料形成。此外，主要含Ag的材料可以代替Cu。此外，对于用于帽盖层的材料，这里使用的材料不是仅限于Al，并且可以由含Al作为主要成分的材料形成。此外，用于帽盖层的材料不是仅限于Al。即，用于帽盖层的材料可以由任何种类的材料构成，只要与构成布线的材料相比它的抗氧化性和耐腐蚀性较高就可以。布线可以是形成在衬底的主表面上并且随后制成图形的普通布线。
此外，如图4所示，虽然优选以它的一端与接触孔重合并且它的图形在与布线图形相反的方向中从接触孔延伸的方式形成帽盖层，但从接触孔延伸的帽盖层的方向可以不是相反，而是与布线图形不同。例如，即使帽盖层构形为在与布线图形相差90度的方向中从接触孔延伸，也可以避免由于线键合造成的布线损伤并且与常规的焊盘电极结构相比可以减轻电流的聚集。
此外，在以上提到的第二实施例中，虽然不包括帽盖层的布线由2层结构形成，但它可以由不少于三层的结构形成。此时，不是多层布线层中所有的相邻上层布线和下层布线都需要由接触孔沿彼此相反的方向延伸，但至少多层布线的上部分的布线可以构成得由接触孔沿彼此相反的方向延伸。例如，第二布线由3层布线结构的分支图形形成时，第二布线和第三布线可以由接触孔沿彼此相反的方向延伸以便减轻电流的聚集。然而，对于第二布线和第一布线，它们的图形可以可选并且可以自由地设计，这是由于穿过这些层的电流量已减小。
可以在本发明的精神内对本发明做各种修改。
如上详细介绍的，根据本发明的各实施例，由于布线和帽盖层由用于电连接布线焊盘和帽盖层使用的接触孔沿彼此相反的方向延伸，因此可以防止由例如探测产生的机械应力造成的布线焊盘的退化，并且可以减轻流过布线的电流聚集，由此可以得到可靠性和性能方面优良的半导体器件。
对于本领域的技术人员来说显然可以有附加的优点和修改。因此，广义上本发明不限于这里显示和介绍的具体细节和代表性的实施例。因此，可以进行各种修改同时不脱离附带的权利要求书和它们的等效物限定的总的创造性概念的精神或范围。

Claims (21)

1.一种半导体器件，包括：
衬底；
在所述衬底上形成预定图形的布线，并提供有用于外部连接的焊盘部分；
形成在所述衬底上以覆盖所述布线的层间绝缘膜，并提供有接触所述布线的焊盘部分的接触孔；以及
形成在所述层间绝缘膜上的帽盖层，借助形成在所述层间绝缘膜中的接触孔与所述布线的所述焊盘部分电连接；
其中所述布线和所述帽盖层由所述接触孔彼此相反地延伸。
2.根据权利要求1的半导体器件，其中所述帽盖层提供有与外部器件电连接的焊盘图形，所述焊盘图形直接连接所述布线的所述焊盘部分，同时没有插入连接布线。
3.根据权利要求1的半导体器件，其中所述帽盖层的材料与所述布线的不同。
4.根据权利要求3的半导体器件，其中所述帽盖层的材料比所述布线的材料抗氧化性和耐腐蚀性高。
5.根据权利要求3的半导体器件，其中所述布线的材料由Cu、Ag或含有Cu或Ag作为主要成分的金属形成。
6.根据权利要求3的半导体器件，其中所述帽盖层的材料由Al或含Al作为主要成分的金属形成。
7.根据权利要求1的半导体器件，其中所述帽盖层提供有键合部分，并且所述布线形成在不包括形成所述键合部分的预定区域中所述帽盖层的下面。
8.一种半导体器件，包括：
衬底；
在所述衬底上形成预定图形的布线，并提供有用于外部连接的焊盘部分；
形成在所述衬底上以覆盖所述布线的层间绝缘膜，并提供有接触所述布线的焊盘部分的接触孔；以及
形成在所述层间绝缘膜上的帽盖层，借助形成在所述层间绝缘膜中的接触孔与所述布线的所述焊盘部分电连接；
其中所述帽盖层的一个端部设置在所述接触孔，所述帽盖层由所述接触孔在与所述布线图形不同的方向中延伸。
9.根据权利要求8的半导体器件，其中所述帽盖层提供有与外部器件电连接的焊盘图形，所述焊盘图形直接连接所述布线的所述焊盘部分，同时没有插入连接布线。
10.根据权利要求8的半导体器件，其中所述帽盖层的材料与所述布线的不同。
11.根据权利要求10的半导体器件，其中所述帽盖层的材料比所述布线的材料抗氧化性和耐腐蚀性高。
12.根据权利要求10的半导体器件，其中所述布线的材料由Cu、Ag或含有Cu或Ag作为主要成分的金属形成。
13.根据权利要求10的半导体器件，其中所述帽盖层的材料由Al或含Al作为主要成分的金属形成。
14.根据权利要求8的半导体器件，其中所述帽盖层提供有键合部分，并且所述布线形成在不包括形成所述键合部分的预定区域中所述帽盖层的下面。
15.一种半导体器件，包括：
衬底；
形成在所述衬底上的n层(ply)(n为整数2或更大)布线，所述n层布线的一对相邻层借助用于布线的接触孔相互电连接；以及
借助用于焊盘的接触孔与最上层(第n层)电连接的帽盖层；
其中最上层的所述布线和所述帽盖层由用于焊盘的所述接触孔沿彼此相反向的方向延伸，设置在所述n层布线上部的各层构形为第i层(i≤n)和第(i-1)层由用于布线的所述接触孔沿彼此相反的方向延伸。
16.根据权利要求15的半导体器件，其中所述帽盖层提供有与外部器件电连接的焊盘图形，所述焊盘图形直接连接最上层的所述布线的所述焊盘部分，同时没有插入连接布线。
17.根据权利要求15的半导体器件，其中所述帽盖层的材料与所述布线的不同。
18.根据权利要求17的半导体器件，其中所述帽盖层的材料比所述布线的材料抗氧化性和耐腐蚀性高。
19.根据权利要求17的半导体器件，其中所述布线的材料由Cu、Ag或含有Cu或Ag作为主要成分的金属形成。
20.根据权利要求17的半导体器件，其中所述帽盖层的材料由Al或含Al作为主要成分的金属形成。
21.根据权利要求15的半导体器件，其中所述帽盖层提供有键合部分，并且最上层的所述布线形成在不包括形成所述键合部分的预定区域中所述帽盖层的下面。
CNA031410499A 2002-06-18 2003-06-17 半导体器件 Pending CN1469464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP176880/2002 2002-06-18
JP2002176880A JP3612310B2 (ja) 2002-06-18 2002-06-18 半導体装置

Publications (1)

Publication Number Publication Date
CN1469464A true CN1469464A (zh) 2004-01-21

Family

ID=29728127

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031410499A Pending CN1469464A (zh) 2002-06-18 2003-06-17 半导体器件

Country Status (4)

Country Link
US (1) US7019398B2 (zh)
JP (1) JP3612310B2 (zh)
CN (1) CN1469464A (zh)
TW (1) TWI232482B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380646C (zh) * 2004-04-27 2008-04-09 三洋电机株式会社 半导体装置及其制造方法
CN100382263C (zh) * 2004-03-05 2008-04-16 沈育浓 具有多层布线结构的半导体晶片装置及其封装方法
CN100456463C (zh) * 2005-06-02 2009-01-28 精工爱普生株式会社 半导体装置及其制造方法
CN103915399A (zh) * 2013-01-07 2014-07-09 株式会社电装 半导体器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
US8319343B2 (en) 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
JP2007311432A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010177248A (ja) * 2009-01-27 2010-08-12 Anritsu Corp 半導体装置及びその製造方法
US8970046B2 (en) 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
KR101933015B1 (ko) * 2012-04-19 2018-12-27 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
US9230852B2 (en) * 2013-02-25 2016-01-05 Texas Instruments Incorporated Integrated circuit (IC) having electrically conductive corrosion protecting cap over bond pads
JP6621679B2 (ja) * 2016-02-15 2019-12-18 旭化成エレクトロニクス株式会社 オーディオ信号処理装置およびオーディオ信号処理装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961859B2 (ja) 1990-10-01 1999-10-12 松下電器産業株式会社 多層セラミック基板
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
KR100267105B1 (ko) 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
JPH11317408A (ja) 1998-05-06 1999-11-16 Oki Electric Ind Co Ltd 配線構造
JP2001015516A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
JP2002016065A (ja) 2000-06-29 2002-01-18 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382263C (zh) * 2004-03-05 2008-04-16 沈育浓 具有多层布线结构的半导体晶片装置及其封装方法
CN100380646C (zh) * 2004-04-27 2008-04-09 三洋电机株式会社 半导体装置及其制造方法
CN100456463C (zh) * 2005-06-02 2009-01-28 精工爱普生株式会社 半导体装置及其制造方法
CN103915399A (zh) * 2013-01-07 2014-07-09 株式会社电装 半导体器件
CN103915399B (zh) * 2013-01-07 2017-10-17 株式会社电装 半导体器件

Also Published As

Publication number Publication date
JP3612310B2 (ja) 2005-01-19
US7019398B2 (en) 2006-03-28
TW200409173A (en) 2004-06-01
US20030230803A1 (en) 2003-12-18
TWI232482B (en) 2005-05-11
JP2004022869A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
CN1309070C (zh) 半导体器件及其制造方法
US7701063B2 (en) Semiconductor device
CN1231960C (zh) 能够抑制电流在焊盘里集中的半导体器件及其制造方法
CN1469464A (zh) 半导体器件
CN1219318C (zh) 低介电常数电介质集成电路用破裂挡板和氧势垒
CN1835235A (zh) 半导体器件和mim电容器
CN1848417A (zh) 接合垫结构及其形成方法
CN1534777A (zh) 具有保护环的半导体器件
CN1722429A (zh) 半导体器件
CN1670955A (zh) 半导体器件
CN1095197C (zh) 半导体晶片
JP2005223245A (ja) 半導体装置
US7893536B2 (en) Semiconductor device
CN1541053A (zh) 布线基体和电子部分封装结构
CN1291495C (zh) 半导体器件
US7202565B2 (en) Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same
US20230197650A1 (en) Semiconductor device
CN1893059A (zh) 半导体器件
US8044482B2 (en) Semiconductor device
CN1061785C (zh) 用于集成电路的多层互连及其制造方法
US7081681B2 (en) Semiconductor integrated circuit device for preventing warping of an insulating film therein
CN1645606A (zh) 有源区键合兼容高电流的结构
CN1459872A (zh) 半导体集成装置及其制造方法
US20100327434A1 (en) Semiconductor device and method of manufacturing the same
CN1253939C (zh) 半导体基底上的接合垫结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication