CN1461495A - 布线方法和利用该方法的器件布置方法、以及图象显示装置的制造方法 - Google Patents

布线方法和利用该方法的器件布置方法、以及图象显示装置的制造方法 Download PDF

Info

Publication number
CN1461495A
CN1461495A CN02801266A CN02801266A CN1461495A CN 1461495 A CN1461495 A CN 1461495A CN 02801266 A CN02801266 A CN 02801266A CN 02801266 A CN02801266 A CN 02801266A CN 1461495 A CN1461495 A CN 1461495A
Authority
CN
China
Prior art keywords
substrate
retaining element
temporary transient
distribution
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02801266A
Other languages
English (en)
Other versions
CN1222991C (zh
Inventor
柳泽喜行
岩渕寿章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1461495A publication Critical patent/CN1461495A/zh
Application granted granted Critical
Publication of CN1222991C publication Critical patent/CN1222991C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

可以实现容易地形成过孔，并且实现了满意的过孔形状以消除连接故障。绝缘层形成在第一配线层上，并且在绝缘层形成有开口之后，形成第二配线层。在形成开口过程中，激光束以其焦点偏移的方式照射绝缘层，偏移激光束的焦点导致开口的锥角加宽，并且横向侧壁成为倾斜表面，并且当配线层形成于其上时，它也可靠地粘结到横向侧壁上。

Description

布线方法和利用该方法的器件布置方法、 以及图象显示装置的制造方法
技术领域
本发明涉及一种在多层配线衬底中形成配线的方法，并尤其涉及对形成用于内层(inter-layer)连接的开口部分的方法的改进。此外，本发明涉及一种布置器件的方法以及通过利用形成配线的方法来制造图象显示系统的方法。
背景技术
例如，在以矩阵形式排列发光器件以组装图象显示系统的情况下，如在液晶显示系统(LCD)和等离子显示面板(PDP)的情况下那样将器件直接形成在衬底上，或者如在发光二极管显示器(LED显示器)的情况下那样排列单独的LED封装都已经技术成熟了。例如，在诸如LCD和PDP的图象显示系统的情况下，器件不能分隔开，因此，通常习惯是从制造工序开始就以与图象显示系统的象素间距相等的间隔形成各器件。
另一方面，在LED显示器的情况下，习惯是在切割之后取出LED芯片，并通过引线接合法或经由倒装片的块连接(bump connection)将LED芯片单独连接到外部电极上，由此封装。在这种情况下，LED芯片在封装之前或之后以图象显示系统的象素间距排列，并且在形成各器件时，象素间距与各器件的间距相互独立。
由于作为发光器件的LED(发光二极管)非常昂贵，利用LED的图象显示系统的成本可以通过从单独一片晶片中制造多个LED芯片来降低。即，当迄今已经大约为300平方微米的LED芯片形成为数十个平方微米的芯片，并且将各LED芯片连接以制造图象显示系统时，可以降低图象显示系统的价格。
鉴于以上方面，已经具有如下的技术，即，其中各器件以高度集成制造，并且通过传送等各器件在较宽的区域内移动，同时间隔开更宽，以构成相对大尺寸的显示系统，如图象显示系统。例如，已经公知了如在美国专利US5438241中所述的薄膜传送方法以及日本专利公开第Hei11-142878号中所述的制造显示晶体管阵列面板的方法的技术。在美国专利第US5438241中，公开了一种传送方法，通过这种方法，密集地形成在衬底上的器件粗略地重新排列，其中，各器件被传送到粘结剂涂覆的可伸展并可收缩的衬底上，此后，可伸展并可收缩的衬底在x方向和y方向伸展，同时监控各器件的间隔和位置。然后，在经伸展的衬底上的各器件传送到所需的液晶面板上。在日本专利公开第Hei11-142878号中描述的技术中，第一衬底上构成液晶显示部分的薄膜晶体管整个传送到第二衬底上，并然后，薄膜晶体管选择性地从第二衬底传送到与象素间距相对应的第三衬底上。
在通过如上所述的传送技术制造图象显示系统的情况下，优选地是将各器件处理成芯片组成部分，以便实现高效传送和高精度传送。为了将各器件处理成芯片组成部分，将器件嵌入绝缘材料(例如，树脂)中，然后以器件为基底切割所形成的个体可满足要求。
当器件处理成芯片组成部分时，需要形成开口部分(所谓的过孔(viahole))以用于在绝缘材料中相应于器件的电极建立电连接。也需要形成过孔来用于在最终传送之后实现衬底上设置的配线层和器件电极之间的内层连接。过孔的形成不仅在传送技术中，而且在需要内层连接的其他多层配线衬底情况下都是必须的，并且，如何形成过孔是确保多层配线衬底可靠性的关键。
传统上，作为在多层配线衬底中形成过孔的技术，一直进行机械加工。在机械加工过程中，易于产生所谓的毛刺，并因此机械加工不适于精加工。另外，机械加工引发应变产生，并可以导致施加了不需要的应力。除此之外，作为形成微小过孔的方法，也可以考虑诸如蚀刻的技术，但是这些技术需要非常复杂的步骤，并在生产率方面是不利的。尤其是在由不同材料构成的多层主体的情况下，需要通过改变蚀刻剂来多次蚀刻，这带来工序数量增多并且生产成本增高。此外，在形成过孔的过程中，过孔的形状也是重要因素。例如，在过孔成形为其侧壁几乎垂直直立的情况下，在形成由金属材料构成的配线层时，金属将不容易粘结到侧壁上，这导致导电缺陷或故障。
发明内容
已经鉴于上述现有技术的情况提出了本发明。于是，本发明的目的是提供一种形成配线的方法，通过该方法，可以轻易地形成过孔，可以实现优良的过孔形状，并且可以防止导电的缺陷或故障。并且本发明的目的是提供一种布置器件的方法以及通过采用该方法来制造图象显示系统的方法。
为了实现上述目的，根据本发明，提供了一种形成配线的方法，其包括以下步骤：在第一配线层上形成绝缘层，并在绝缘层中形成开口部分，且形成第二配线层，其中绝缘层用聚焦位置交错的激光束照射，由此形成开口部分。
通过利用激光束形成开口部分，可以形成微小开口部分，并且确保了在形成开口部分时防止产生变形以及施加不需要的应力。另外，该过程比蚀刻简单。此外，由于激光束的聚焦部分交错，开口部分的侧壁变成倾斜表面，从而在其上形成配线层时，也可以在开口部分的侧壁上进行牢固粘结。
此外，根据本发明，提供了一种布置器件的方法，用于将第一衬底上布置的多个器件排列到第二衬底上，该方法包括：第一传送步骤，即，将器件从第一衬底传送到暂时固定元件上，以便各器件比它们曾经在第一衬底上排列的间隔更宽、并将器件固定在暂时固定元件上；以及第二传送步骤，即，将固定于暂时固定元件上的各器件传送到第二衬底上，同时将各器件间隔开更宽，其中，内层绝缘层用聚焦位置交错的激光束照射，由此形成开口部分，并形成用于内层连接的配线。根据此布置方法，各器件的传送得以有效并可靠地进行，同时实现了良好的内层连接，并且用于增大各器件间隔的扩大传送得以平顺进行。
此外，根据本发明，提供了一种制造图象显示系统的方法，该图象显示系统包括以矩阵形式排列的发光器件，该方法包括：第一传送步骤，即，将发光器件从第一衬底传送到暂时固定元件上，以便发光器件比它们曾经布置在第一衬底上的间隔更宽，并且将发光器件固定在暂时固定元件上；第二传送步骤，即，将固定于暂时固定元件上的发光器件传送到第二衬底上，同时使发光器件的间隔开更宽；以及配线形成步骤，即，形成用于连接每个发光器件的配线，其中，内层绝缘层用聚焦位置交错的激光束照射，由此形成开口部分，并且形成用于内层连接的配线。
根据制造图象显示系统的方法，通过上述布置方法，发光器件以矩阵形式排列，以构成图象显示部分。因此，通过精细加工成密集状态，即，以高度集成制造的发光器件可以高效地予以重新排列，同时间隔开更宽，并且极大提高了生产率。另外，实现了良好的内层连接，并且可靠地实现了发光器件和第二衬底上的配线层之间的导电。
附图说明
图1是示出在多层配线衬底的内层连接中的开口部分形成步骤的全剖面图；
图2是示出激光束强度分布方式的特性曲线；
图3是示出在多层配线衬底的内层连接中的第二配线层形成步骤的全剖面图；
图4是示出通过激光束精确聚焦(just focusing)形成的开口部分的形状的全剖面图；
图5是示出在由激光束精确聚焦而形成的开口部分中形成的配线层的状态的全剖面图；
图6是示出布置器件的方法的示意图；
图7是树脂模制芯片的全透视图；
图8是树脂模制芯片的全平面图；
图9A和9B是示出发光器件的一个示例的视图，其中图9A是剖面图，而图9B是平面图；
图10是示出第一传送步骤的全剖面图；
图11是示出电极焊点形成步骤的全剖面图；
图12是示出在传送到第二暂时固定元件上之后的电极焊点形成步骤以及切割步骤的全剖面图；
图13是示出吸取步骤的全剖面图；
图14是示出第二传送步骤的全剖面图；
图15是示出绝缘层形成步骤的全剖面图；
图16是示出过孔形成步骤的全剖面图；以及
图17是示出配线形成步骤的全剖面图。
具体实施方式
现在，参照附图详细描述通过应用本发明的形成配线的方法、布置器件的方法、以及图象显示系统的制造方法。
首先，将以多层配线衬底中的内层连接作为示例描述根据本发明的形成配线的方法。
多层配线衬底中的内层连接基本上通过如下步骤导电，即，在作用为内层绝缘膜的绝缘层中形成开口部分(过孔)的步骤、以及形成用于内层连接的配线层的步骤。图1说明了开口部分形成步骤，其中，绝缘层3覆盖衬底1上形成的第一配线层2而形成，而绝缘层3用激光束照射，以形成过孔4。在此，绝缘层3可以利用可紫外线固化的粘结剂(UV粘结剂)、诸如环氧基树脂和聚酰亚氨树脂的热固性树脂、诸如聚烯烃和聚酯的热塑性树脂等形成。因此，作为用于形成过孔4的激光束，优选地是受激准分子激光器等。
通常，以用于形成过孔4的激光束照射，以至于激光束的聚焦位置与绝缘层3的表面重合，即，以如图4所示的精确聚焦进行。在这种情况下，如此形成的过孔4的形状几乎是垂直的，并且侧壁4a的倾角θ大约为5到7度。在这种状态下，当第二配线层5通过诸如金属气相淀积和电镀的技术形成时，金属几乎不粘结到过孔4的侧壁4a上。例如，在第二配线层5通过金属气相淀积形成的情况下，发生金属不粘结到几乎垂直的侧壁4a上的现象，这是由于气相淀积的特征属性所造成的。类似地，在第二配线层5通过电镀形成的情况下，形状几乎垂直的过孔4导致电镀溶液不容易进入过孔4中，从而电镀膜不形成在侧壁4a上。结果，第二配线层5如图5所示那样分离，从而在第二配线层5和第一配线层2之间不能实现导电。
鉴于以上问题，根据本发明，用于照射的激光束不以精确聚焦方式使用，而是，通过将聚焦位置(激光聚焦位置)F与绝缘层3的表面(所谓的散焦)交错开进行激光穿过加工(laser via processing)。一般，激光束具有在光束径向上的强度分布。如图2所示，该强度分布可以通过散焦予以拓宽。在用具有这种拓宽的强度分布的激光束照射时，激光穿过加工在激光束直径中心位置处由于光束强度较高而快速进行，而在光束直径四周由于光束强度较低而缓慢进行。结果，形成过孔4的锥角，即，侧壁4a的倾角θ扩大。
当第二配线层5的形成在这种状态下进行时，金属气相淀积特性和电镀特性都得以提高，从而过孔4的侧壁4a也覆盖有第二配线层5，如图3所示，并且第二配线层5和第一配线层2之间的导电可以可靠地实现。在第二配线层5通过经金属气相淀积或电镀所形成金属材料薄膜而形成的情况下，在此所用的金属材料的示例包括铜、铝、金等。
在通过散焦进行激光穿过加工时，过孔4侧壁4a的倾角θ优选地不小于20度。当侧壁4a的倾角θ小于20度时，金属气相淀积特性和电镀特性会降低，并且形成在过孔4的侧壁4a上的金属薄膜的覆盖状态将退化，导致导电缺陷或故障。作为如此扩大的带有锥角的过孔4形状的示例，在绝缘层3的厚度为20到30μm情况下，在绝缘层3表面处的直径为30到70μm，而在底面处的直径为15到30μm。
为了确保过孔4的侧壁4a的倾角θ不小于20度，激光束的散焦量D优选地不小于0.1mm。即，激光束焦点F的位置优选地与绝缘层3的表面交错开不小于0.1mm。例如，当散焦量D为0.1mm时，形成侧壁4a的倾角θ为24度的过孔4。更优选地是，散焦量D不小于1mm。
虽然已经如上所述描述了作为基础的配线形成方法，下面将描述通过两阶段放大传送方法布置器件的方法以及制造图象显示系统的方法，作为配线形成方法的应用。在本实施例中，两阶段放大传送如下进行，即，首先以高集成度形成在第一衬底上的器件传送到暂时固定元件上，以便各器件间隔开比它们在第一衬底上布置的更宽，并然后将固定在暂时固定元件上的各器件传送到第二衬底上，同时间隔得更宽。虽然传送在本实施例中于两个阶段中进行，但是可以根据各器件的间隔开的程度，传送可以在三个或多个阶段内进行。
图6是示出两阶段放大传送方法的基本步骤。首先，器件12，例如是发光器件密集地形成在第一衬底10上，如图6中的6a所示。通过密集地形成器件，有可能增大每个衬底上形成的器件的数量，并从而降低制造成本。第一衬底10可以为任何其上可以形成器件的各种衬底，例如，半导体晶片、玻璃衬底、石英玻璃衬底、蓝宝石衬底、塑料衬底等。器件12可以直接形成在第一衬底10上，或者可以在形成于另一衬底上之后布置到第一衬底10上。
接着，如图6中的6b所示，器件12从第一衬底10传送到暂时固定元件11上，该元件11在图中以虚线示出，并且器件12固定到暂时固定器件11上。在此，相邻的各器件12分隔开，并且各器件12如图所示以矩阵形式排列。即，器件12如此传送以至于它们在x方向间隔更宽，并且传送成它们也在与x方向垂直的y方向上间隔更宽。各器件间隔开的间隔没有特别限定，并例如可以通过考虑在后续步骤中的树脂部分的形成或者电极焊点的形成来确定。在从第一衬底10传送到暂时固定元件11上时，所有第一衬底10上的器件可以在间隔开的同时传送。在这种情况下，暂时固定元件11的尺寸不小于以矩阵形式排列的器件12的(分别在x方向和y方向的)数量乘以各器件12间隔开的间隔可以满足。另外，也有可能确保第一衬底10上的一些器件在间隔开的同时传送到暂时固定元件11上。
在如上所述的第一传送步骤之后，存在于暂时固定元件11上的各器件12间隔开，如图6中的6c所示，基于每个器件12，进行如下操作，即用树脂覆盖器件的周围，并形成电极焊点。进行用树脂覆盖各器件的周围，以便于电极焊点的形成、便于在后续的第二传送过程中的操纵、以及为了类似的目的。电极焊点以相对大的尺寸形成，以便在最终的布线中不会产生配线故障和失败，最终的布线在随后的第二传送步骤之后，如下面将描述的。顺便地说，电极焊点在图6中的6c中未示出。每个器件12的周围覆盖有树脂13，由此形成树脂模制的芯片14。虽然在平面图中如图所示器件12大致位于树脂模制芯片14的中间，但是它可以位于靠近树脂模制芯片13的一侧和角落。
接着，如图6中的6d所示，进行第二传送步骤。在第二传送步骤中，在暂时固定元件11上以矩阵形式排列的器件12传送到第二衬底15上，同时基于每个树脂模制芯片14间隔更宽。
在第二传送步骤中，相邻的器件12也基于每个树脂模制芯片14间隔开，并且以矩阵形式排列，如图所示。即，各器件12如此传送以至于各器件在x方向上间隔更宽，并且传送成在与x方向正交的y方向上也间隔更宽。在由第二传送步骤所布置的各器件的位置为对应于诸如图象显示系统的最终产品的象素的位置的情况下，由第二传送步骤排列的各器件12的间距等于各器件12最初间距的大致整数倍。在此，大致整数倍的值E由E＝n×m表示，其中，n是从第一衬底10到暂时固定元件11上传送时所出现的间距放大比，而m是从暂时固定元件11到第二衬底15上传送时所出现的间距放大比。放大比n和m可以是整数，也可以不是整数，只要n和m的结合成E为整数(例如，n＝2.4而m＝5)即可。
配线施加到每个器件12上，而各器件12基于每个树脂模制芯片14在第二衬底15上间隔开。此时，通过利用最初形成的电极焊点等，尽可能抑制连接中的缺陷或失败的同时进行布线。在例如器件12为诸如发光二极管的发光器件的情况下，布线包括通向p电极和n电极的配线；而在液晶控制装置的情况下，布线包括诸如选择信号线、电压线和取向电极膜的配线。
在图6所示的两阶段放大传送方法中，电极焊点的形成和用树脂固结可以通过利用第一传送时形成的空间进行，而布线在第二传送之后进行；布线在尽可能抑制连接中的缺陷或故障的同时利用最初形成的电极焊点等进行。因此，可以提高图象显示系统的产量。另外，在根据本实施例的两阶段放大传送中，具有两个使各器件间隔开更宽的步骤。通过进行多个扩大传送的步骤以用于将器件间隔更宽，减小了传送的实际次数。即，例如，在从第一衬底10、10a到暂时固定元件11、11a传送时所出现的间距放大比为2(n＝2)，并且从暂时固定元件11、11a到第二衬底15上传送时所出现的间距放大比为2(m＝2)，如果向放大区域内传送进行一次传送，则最终放大比为2×2＝4倍，并需要进行16(4的平方)次传送，即，16次对齐第一衬底。另一方面，在根据本实施例的两阶段放大传送方法中，进行8次传送或对齐就足够了，该8次是第一传送步骤中等于放大比2的平方的4次和第二传送步骤中等于放大比2的平方的4次的简单和。即，在传送中想要相同放大比的情况下，传送次数当然可以减少2nm次，这是由于(n+m)2＝n2+2nm+m2。因此，制造步骤的时间和成本可以减少与这个传送次数相当的量，当放大比较大时，这尤其是有利的。
虽然在图6所示的两阶段放大传送中器件12例如为发光器件，但是器件12不局限于发光二极管，而是可以为任何其他器件，例如，从液晶控制器件、光电转换器件、压电器件、薄膜晶体管器件、薄膜二极管器件、电阻器件、开关器件、微型磁性器件、微型光学器件、其一部分及其组合等构成的组中选出的器件。
在上述传送过程中，发光二极管处理成树脂模制芯片，并分别从暂时固定元件传送到第二衬底上。树脂模制芯片将在下面参照图7和8加以描述。
树脂模制芯片20是通过用树脂22固结间隔更宽的每个器件21的周围而获得。树脂模制芯片20可以用于将器件21从暂时固定元件传送到第二衬底上的情况中。树脂模制芯片20大致为平板形状，并且其主表面大致为正方形形状。树脂模制芯片20的形状为用树脂22固结所获得的主体的形状；具体地说，施加未固化的树脂，以便包含每个器件21，在树脂固化之后，边缘部分通过切割等切除，获得树脂模制芯片20。顺便地说，树脂模制芯片20在暂时固定元件一侧上的表面可以设置有如上所述的凹陷部分，并且可以控制下面将描述的传送步骤中的散布方向。
电极焊点23和24分别形成在大致平板形的树脂22的表面侧和背侧上。电极焊点23和24的形成是通过在整个表面上形成诸如用于电极焊点23、24材料的金属层和多晶硅层的导电层来实现的，并通过光刻技术将导电层构图成所需的电极形状。电极焊点23和24如此形成为分别连接到作为发光器件的器件21的p电极和n电极上，并且如果需要的话，树脂22设置有过孔等。
在此，虽然在本实施例中电极焊点23和24分别形成在树脂模制芯片20的表面侧和背侧上，而电极焊点23和24可以形成在一侧上。例如，在薄膜晶体管的情况下，具有三个电极，即源极、栅极和漏极，从而可以形成三个或多个电极焊点。电极焊点23和24的位置在平面图中相交错，以确保其触点在配线最终形成时设置在上侧上，并同时防止触点彼此重叠。电极焊点23和24的形状不局限于正方形，而可以为其他形状。
通过如上所述构造这种树脂模制芯片20，器件21的周围覆盖有树脂22，电极焊点23和24可以以高精度通过整平而形成，并且与器件21相比，电极焊点23和24可以延伸到更宽区域上，由此便于在后续第二传送步骤的利用吸取夹具进行传送过程中对其加以操纵。如下面将描述的，在后续第二传送步骤之后，进行最终布线，从而通过利用相对大尺寸的电极焊点23和24布线，可以防止配线中的缺陷或故障。
接着，图9A和9B示出作为用在根据本实施例的两阶段放大传送方法中的器件的一个示例的发光器件的结构。图9A是该器件的剖面图，而图9B是该器件的平面图。发光器件为GaN基发光二极管，并例如通过晶体在蓝宝石衬底上生长而形成。这种GaN基发光二极管特征在于用激光通过衬底照射导致激光烧蚀，而伴随GaN中的氮的汽化现象在蓝宝石衬底和GaN基生长层之间的交界处产生薄膜剥落，由此利于器件的分离。
首先，至于该结构，六边金字塔形的GaN层32通过在由GaN基半导体层构成的底层生长层31上选择性生长而形成。未示出的绝缘膜存在于底层生长层31上，并且六边金字塔形的GaN层32通过MOCVD方法等形成在绝缘膜的开口部分处。GaN层32是在生长时所用的蓝宝石衬底的主表面为C-平面的情况下覆盖有S-平面(1-101平面)的金字塔形生长层，并且为硅掺杂区域。GaN层32的倾斜S-平面部分分别作用为具有双异质结构(double hetero structure)的包层。作为有源层的InGaN层33形成为覆盖GaN层32的倾斜的S-平面，而镁掺杂的GaN层34形成在其外侧上。镁掺杂的GaN层34也作用为包层。
如上所述的这种发光二极管设置有p电极35和n电极36。P电极35由金属材料的气相淀积而形成，该金属材料诸如是镁掺杂的GaN层34上形成的Ni/Pt/Au或Ni(Pd)/Pt/Au。n电极36通过诸如Ti/Al/Pt/Au的金属材料的气相淀积形成在绝缘膜的上述开口部分(未示出)中。在n电极从底层生长层31的背面取出的情况下，n电极36的形成不需要在底层生长层31的表面侧上进行。
具有这种结构的GaN基发光二极管为也能够发出蓝光的装置，蓝光可以从蓝宝石衬底尤其是通过激光烧蚀相对容易地释放，或者通过用激光束选择性照射而实现选择性释放。GaN基发光二极管可以具有如下结构，即，其中有源层形成为平板形状或条带形状，并可以具有在其上端部带有C-平面的金字塔结构。另外，也可以采用其他氮化物基的发光器件或混合物半导体器件。
接着，将参照图10到17描述如图6所示的布置发光器件的方法的具体技术。在此，发光器件为如图9A和9B所示的GaN基发光二极管。
首先，如图10所示，多个发光二极管42以矩阵形式形成在第一衬底41的主表面上。发光二极管42的尺寸可以大约为20μm，作为用于构成第一衬底41的材料，使用对于辐射发光二极管42所用的激光波长具有高透射率的材料，如蓝宝石衬底。发光二极管42已经各自设置有p电极，但是还没有设置最终配线，并且已经形成了用于分隔器件的沟槽42g，从而单个的发光二极管42处于可分隔的状态。例如，通过反应性离子束蚀刻进行沟槽42g的形成。这种第一衬底41与暂时固定元件43相对，并且如图10所示地进行选择性传送。
释放层44和粘结层45在暂时固定元件43与第一衬底41相对的表面上形成为双层。在此，作为暂时固定元件43的示例，可以使用玻璃衬底、石英玻璃衬底、塑料衬底等。作为暂时固定元件43上的释放层44的示例，可以使用氟涂层、硅树脂、可水溶的粘结剂(例如聚乙烯醇：PVA)、聚酰亚氨等。作为暂时固定元件43的粘结层45，可以使用任意的紫外线(UV)可固化型粘结剂层、热固性粘结剂层和热塑性粘结剂层。作为一个示例，石英玻璃衬底用作暂时固定元件43，4μm厚的聚酰亚氨薄膜形成为释放层44，而此后UV可固化型的粘结剂形成为大约20μm厚，作为粘结层45。
暂时固定元件43的粘结层45调节成固化区域45s和未固化区域45y混和存在，并且也定位成要被选择性传送的发光二极管42位于未固化区域45y内。可以进行调节，以确保固化区域45s和未固化区域45y混和存在，例如，通过用曝光装置以UV光在200μm的间距下选择性地照射UV可固化型粘结剂，以确保发光二极管42的传送区域未固化，而其他区域固化。在这种对齐之后，在传送目标位置的发光二极管42用激光从第一衬底41的背面照射，而这些发光二极管42通过利用激光烧蚀而从第一衬底41上脱落。由于GaN基的发光二极管42在其本身和蓝宝石交界处分解成金属Ga和氮，发光二极管42可以相对容易地脱离。作为用于照射的激光，使用受激准分子激光器，高次谐波YAG激光器等。
通过利用激光烧蚀释放，与选择性照射有关的发光二极管42在GaN层和第一衬底41交界处分离，并且得以传送，以便p电极部分刺入相对侧上的粘结层45内。至于位于没有用激光照射的区域内的其他发光二极管42，粘结层45的相应部分为固化区域s，在此未进行以激光的照射，因此发光二极管42没有传送到暂时固定元件43的侧面上。虽然在图10中只有一个发光二极管42被激光选择性照射，发光二极管42类似于在分隔开n间距大小的区域内用激光照射。通过这种选择性传送，发光二极管42以比它们曾经布置在第一衬底41上的间隔更宽的状态布置在暂时固定元件43上。
在发光二极管42固定在暂时固定元件43的粘结层45上的状态下，发光二极管42的背面为n电极侧(阴极侧)，而发光二极管42的背面失去树脂(粘结剂)并被净化。因此，当电极焊点46如图11所示形成时，电极焊点46电连接到发光二极管42的背面上。
作为净化粘结层45的示例，粘结剂树脂通过氧气等离子体蚀刻，随之通过用UV臭氧辐射而净化。当GaN基的发光二极管从蓝宝石衬底构成的第一衬底41上由激光释放时，Ga淀积在释放表面上，并因此需要蚀刻所淀积的Ga；蚀刻是利用含水的NaOH溶液或稀释的硝酸进行。此后，构图电极焊点46。此时，阴极侧上的电极焊点可以大约为60平方微米。作为电极焊点46，使用诸如透明电极(ITO、ZnO基的等)或Ti/Al/Pt/Au的材料。在透明电极情况下，光的发射不会受到阻挡，即使发光二极管的背面大部分由透明电极覆盖，从而较大的电极可以以粗略的构图精度形成，从而利于构图工序。
在形成电极焊点46之后，固化的粘结层45基于每个发光二极管42而通过切割过程切割，以获得与发光二极管42相对应的树脂模制芯片。在此，切割过程例如通过利用激光束的激光切割而进行。切割的切割宽度取决于在图象显示系统的象素中的覆盖有粘结层45的发光二极管42的尺寸。在需要以不超过20μm的宽度切割的情况下，优选地是利用激光束进行激光切割工艺。作为激光束，可以使用受激准分子激光器、高次谐波YAG激光器、二氧化碳激光器等。自然，切割过程也可以通过机械加工进行。
图12示出发光二极管42已经从暂时固定元件43传送到第二暂时固定元件47上的状态，已经在阳极(p电极)侧形成了过孔50，此后，阳极侧上的电极焊点49形成，并且树脂构成的粘结层45得以切割。作为切割的结果，形成了器件分隔沟槽51，由此发光二极管42基于每个器件得以分隔。器件分隔沟槽51由多条在平面表面图案中沿着交叉方向延伸的平行线构成，以便分隔每个以矩阵形式布置的发光二极管42。在器件分隔沟槽51的底部，暴露出第二暂时固定元件47的表面。第二暂时固定元件47的一个示例为所谓的切割片，其包括涂覆有UV压敏粘结剂的塑料衬底，在用紫外线照射时，其粘着强度降低。
作为该方法的示例，粘结层45表面用氧气等离子体蚀刻，直到暴露出发光二极管42的表面为止。过孔50的形成也通过利用受激准分子激光器、高次谐波YAG激光器、二氧化碳激光器等进行。此时，过孔以大约3到7μm的直径开口。在阳极侧上的电极焊点由Ni/Pt/Au等形成。在形成过孔50时，优选地是散焦激光束，以便扩大锥角，如上面已经描述的。通过扩大过孔50的锥角，在阳极侧上的金属气相淀积特性和电镀特性都可得以改善，并且可以抑制导电中的缺陷或故障。
切割过程如上所述通过利用激光束切割而进行。切割宽度取决于图象显示系统的象素中的覆盖有粘结层45的发光二极管42的尺寸，该粘结层45由树脂构成。作为示例，以大约40μm的宽度开沟槽的过程由受激准分子激光器进行，以形成芯片形状。
接着，利用机械装置，发光二极管42从第二暂时固定元件47上释放。此时，释放层48形成在第二暂时固定元件47上。例如，可以利用氟涂层、硅树脂、可水溶的粘结剂(例如PVA)、聚酰亚氨等形成释放层48。例如用YAG三阶谐波激光器照射从第二暂时固定元件47的设置有释放层48的背面进行。由此，例如在聚酰亚氨用作释放层48的情况下，在聚酰亚氨和石英衬底之间的交界处由于聚酰亚氨的烧蚀而产生剥离，由此每个发光二极管42可以由机械装置轻易地从第二暂时固定元件47上释放。
图13是示出布置在第二暂时固定元件47上的发光二极管42通过吸取装置53拾取的状态的视图。此时，吸取孔55以矩阵形式在图象显示系统的象素间距下开口，并且多个发光二极管42可以在一个冲程中共同吸取。此时，开口直径例如大约为φ100μm，并且孔按矩阵形式以600μm的间距开口，从而，一个冲程可以吸取大约300个发光二极管42。此时，吸取孔55的组成元件可以是通过Ni电铸产生的那种，或通过蚀刻钻孔的诸如不锈钢(SUS)的金属板52，而吸取腔54形成在金属板52的吸取孔55的深度侧。通过诸如在吸取腔54内提供负压的控制，可以吸取发光二极管42。在这个阶段，发光二极管42覆盖有树脂，并且其上表面大致被平坦化，以便通过吸取装置53可以容易地进行选择性吸取。
图14是示出发光二极管42传送到第二衬底60上的状态的视图。在配合第二衬底60时，第二衬底60预先涂覆有粘结层56，而粘结层56在发光二极管42之下的部分固化，由此发光二极管42可以在附着到第二衬底60上的状态下排列。在配装时，吸取装置53的吸取腔54设置成高压，由此吸取装置53和发光二极管42之间由吸力形成的连接得以解脱。粘结层56可以由UV可固化型粘结剂、热固性粘结剂、热塑性粘结剂等形成。发光二极管42的排列位置比它们曾经布置在暂时固定元件43上的以及在第二暂时固定元件47上的都间隔更宽。在这种情况下，固化粘结层56的树脂的能量从第二衬底60的背面提供。在UV可固化型粘结剂情况下，只有发光二极管42之下的部分由UV照射装置固化，并且在热固性粘结剂情况下由激光固化；而在热塑性粘结剂情况下，粘结剂类似地通过激光照射而熔化，并且粘结起作用。
另外，也作用为遮光板的电极层57设置在第二衬底60上，并尤其是，黑色铬层58形成在电极层57屏蔽侧的表面上，即，在图象显示系统的观察者一侧上。由此，可以提高图象的对比度，并提高黑色铬层58的能量吸收系数，从而在用激光器73选择性照射时导致粘结层56快速固化。在UV可固化型粘结剂情况下，在传送时用UV射线照射大约为1000mJ/cm2。
图15是示出RGB三色发光二极管42、61和62布置在第二衬底60上，并覆盖有绝缘层59的状态的视图。当通过直接利用图13和14中所用的吸取装置53来简单地交错排列发光二极管到相应颜色的位置上而将发光二极管安装到第二衬底60上时，有可能在形成恒定的象素间距同时形成三色图象。作为绝缘层59，可以使用透明的环氧基粘结剂、UV可固化型粘结剂、聚酰亚胺等。三色发光二极管42、61和62不必具有相同形状。在图15中，红色发光二极管61具有其中不存在六边金字塔型GaN层的结构，并且与其他发光二极管42和62的形状不同。在这个阶段，发光二极管42、61和62已经覆盖有树脂，而成为树脂模制芯片，从而它们可以以相同方式处理，而与器件结构的不同无关。
接着，如图16所示，对应于第二衬底60上的发光二极管42的电极焊点46和49以及电极层57，形成用于电连接它们的开口部分(过孔)65、66、67、68、69和70。利用激光束也进行开口部分的形成。在这种情况下，同样优选地是以与上述内层连接中的激光穿过加工相同的方式，散焦激光束，以便扩大开口部分65、66、67、68、69和70的锥角。
此时形成的开口部分，即过孔由于发光二极管42、61和62的电极焊点46和49的面积较大而可能形状较大；过孔的位置精度可以比过孔直接形成在发光二极管中的情况粗略。对于尺寸大约为60平方微米的电极焊点46和49，过孔的尺寸可以是大约为φ20μm。过孔H的深度为三种，一种用于与配线衬底连接，一种用于与阳极连接，而一种用于与阴极连接。在形成过孔H过程中，深度例如通过改变激光的脉冲数来控制，由此过孔以最佳深度开口。
图17是示出配线形成步骤的视图，该图示出了如下状态，即在绝缘层59内形成开口部分65、66、67、68、69和70之后，形成用于在发光二极管42、61和62的阳极及阴极电极焊点与第二衬底60的配线电极层57之间连接的配线63、64和71。
此后，保护层形成在配线上，以完成图象显示系统的面板。此时，保护层可以由诸如透明环氧粘结剂材料以与图10中的绝缘层59相同的方式形成。保护层是热固的，并由此配线完全被保护层覆盖。此后，驱动器IC在面板的端部连接到配线上，由此制造了驱动面板。
在如上所述的布置发光器件的方法中，在发光二极管42固定于暂时固定元件43上时，各器件的间隔已经扩大，从而可以通过利用拓宽的间隔设置相对大尺寸的电极焊点46和49等。由于布线是通过利用相对大的电极焊点46和49进行，因此，配线可以容易形成，即使在最终系统的尺寸远远大于器件尺寸的情况下也是如此。另外，在根据本实施例的布置发光器件的方法中，发光二极管42的周围覆盖有固化的粘结层45，该粘结层45被平整化，由此电极焊点46和49可以以高精度形成，并且电极焊点46和49可以延伸到比器件更宽的区域上，从而便于在随后的第二传送步骤中利用吸取夹具进行传送的情况下进行操纵。
如从上面描述中清楚理解到的，根据本发明的配线形成方法，可以轻易地形成开口部分(过孔)，并且如此形成的过孔的锥角可以扩大，导致可以形成不存在导电缺陷或故障的配线。因此，内层连接可以在多层配线衬底中可靠实现。
另外，根据本发明的器件布置方法，器件的传送可以在保持配线形成方法的优点的同时有效并可靠地进行，并且可以平顺地进行器件间隔更宽的扩大传送。类似的，根据本发明的制造图象显示系统的方法，通过以密集状态，即以高度集成微型加工形成的发光器件可以重新布置，同时有效地将它们间隔更宽，并因此，可以以高生产率制造高精度的图象显示系统。

Claims (10)

1.一种形成配线的方法，包括以下步骤：
在第一配线层上形成绝缘层；以及
在所述绝缘层内形成开口部分，此后形成第二配线层，
其中，所述绝缘层用聚焦位置交错的激光束照射，由此形成所述开口部分。
2.如权利要求1所述的形成配线的方法，其中，用所述激光束照射的进行使得所述开口部分的侧壁表面相对于垂直方向倾斜不小于20度。
3.如权利要求1所述的形成配线的方法，其中，辐射的进行使得所述激光束的聚焦位置与所述绝缘层的表面交错不小于0.1mm。
4.如权利要求1所述的形成配线的方法，其中，所述绝缘层由树脂材料构成。
5.如权利要求1所述的形成配线的方法，其中，所述第二配线层通过气相淀积或电镀形成。
6.一种布置器件的方法，用于将第一衬底上布置的多个器件布置到第二衬底上，包括：
第一传送步骤，将所述器件从所述第一衬底传送到暂时固定元件上，以便所述器件比它们曾经布置在所述第一衬底上的间隔更宽，并且将所述器件固定在所述暂时固定元件上；以及
第二传送步骤，将固定在所述暂时固定元件上的所述器件传送到所述第二衬底上，同时使所述器件间隔开更宽，
其中，内层绝缘层以聚焦位置交错的激光束照射，由此形成开口部分，并形成用于内层连接的配线。
7.如权利要求6所述的布置器件的方法，其中，在所述第一传送步骤中所述各器件间隔开的间隔大致为布置在所述第一衬底上的所述器件的间距的整数倍，而在所述第二传送步骤中所述器件间隔开的间隔大致为在所述第一传送步骤中布置在所述暂时固定元件上的所述器件的间距的整数倍。
8.如权利要求6所述的布置器件的方法，其中，所述器件为利用氮化物半导体的半导体器件。
9.如权利要求6所述的布置器件的方法，其中，所述器件为从发光器件、液晶控制器件、光电转换器件、压电器件、薄膜晶体管器件、薄膜二极管器件、电阻器件、开关器件、微型磁性器件、以及微型光学器件、或者其一部分构成的组中选出的器件。
10.一种制造图象显示系统的方法，该图象显示系统包括以矩阵形式布置的发光器件，该方法包括：
第一传送步骤，将所述发光器件从第一衬底传送到暂时固定元件上，从而所述发光器件比它们曾经布置在所述第一衬底上的间隔更宽，并将所述发光器件固定在所述暂时固定元件上；
第二传送步骤，将固定在所述暂时固定元件上的所述发光器件传送到第二衬底上，同时使所述发光器件间隔更宽；以及
配线形成步骤，形成连接到每个所述发光器件的配线，
其中，内层绝缘层由聚焦位置交错的激光束照射，由此形成开口部分，并且形成用于内层连接的配线。
CNB028012666A 2001-04-18 2002-04-12 器件布置方法以及图象显示装置的制造方法 Expired - Fee Related CN1222991C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP120119/2001 2001-04-18
JP2001120119A JP2002313914A (ja) 2001-04-18 2001-04-18 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN1461495A true CN1461495A (zh) 2003-12-10
CN1222991C CN1222991C (zh) 2005-10-12

Family

ID=18970221

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028012666A Expired - Fee Related CN1222991C (zh) 2001-04-18 2002-04-12 器件布置方法以及图象显示装置的制造方法

Country Status (7)

Country Link
US (4) US6933208B2 (zh)
EP (1) EP1306899A1 (zh)
JP (1) JP2002313914A (zh)
KR (1) KR20030029059A (zh)
CN (1) CN1222991C (zh)
TW (1) TW550733B (zh)
WO (1) WO2002086964A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348450A (zh) * 2011-01-05 2013-10-09 伊雷克托科学工业股份有限公司 用于在衬底中形成孔径的装置和方法
CN104538537A (zh) * 2014-11-18 2015-04-22 庄家铭 一种侧壁与背部导通的发光二极管及其制作工艺
CN105849870A (zh) * 2013-12-25 2016-08-10 佳能安内华股份有限公司 基板加工方法及半导体装置的制造方法
CN106416437A (zh) * 2014-06-03 2017-02-15 三菱瓦斯化学株式会社 形成细导通孔的印刷电路板用树脂层叠体、树脂绝缘层有细导通孔的多层印刷电路板和制法
CN108022732A (zh) * 2016-10-28 2018-05-11 三星电机株式会社 电感器、主体及制造电感器的方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TWI248244B (en) 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
JP4326889B2 (ja) 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
US20050191777A1 (en) * 2003-09-22 2005-09-01 National Chung-Hsing University Method for producing light emitting diode with plated substrate
DE102004061865A1 (de) * 2004-09-29 2006-03-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
WO2006061589A1 (en) * 2004-12-06 2006-06-15 Plastic Logic Limited Electronic devices
JP2006203074A (ja) * 2005-01-21 2006-08-03 Sumitomo Bakelite Co Ltd 回路基板の製造方法および回路基板
KR101122925B1 (ko) * 2005-06-16 2012-03-20 엘지전자 주식회사 진공청소기의 헤드
JP5103805B2 (ja) * 2006-06-27 2012-12-19 日亜化学工業株式会社 発光装置及びその製造方法
KR100753423B1 (ko) * 2006-06-30 2007-08-30 주식회사 하이닉스반도체 비아패턴 형성방법
TWI328877B (en) * 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
US8043878B2 (en) * 2006-11-21 2011-10-25 Epistar Corporation Method for manufacturing high efficiency light-emitting diodes
KR101339768B1 (ko) * 2007-08-30 2013-12-11 삼성전자주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP4582210B2 (ja) * 2008-06-20 2010-11-17 ソニー株式会社 半導体レーザ、半導体レーザの製造方法、光ディスク装置および光ピックアップ
JP2010040894A (ja) * 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
TWI529963B (zh) 2011-07-25 2016-04-11 廣鎵光電股份有限公司 發光元件結構
US20150021622A1 (en) * 2012-03-09 2015-01-22 Panasonic Corporation Light-emitting element and method for manufacturing same
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法
DE102013110733A1 (de) 2013-09-27 2015-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR102128968B1 (ko) * 2013-10-15 2020-07-02 삼성디스플레이 주식회사 금속 마스크 및 금속 마스크 제조 방법
DE102013221788B4 (de) * 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
US20160133486A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
CN105870265A (zh) 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
US11171259B2 (en) * 2017-09-26 2021-11-09 Lg Chem, Ltd. Electrode substrate for transparent light-emitting diode display and method for manufacturing same
DE102017129326B4 (de) * 2017-12-08 2022-04-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Halbleiterlichtquellen

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965430A (en) * 1989-09-18 1990-10-23 Dow Corning Wright Corp. Method of laser machining molds with microtextured surfaces
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
WO1996005477A1 (en) * 1994-08-11 1996-02-22 Cyberoptics Corporation High precision semiconductor component alignment systems
JPH08241894A (ja) 1995-03-03 1996-09-17 Fujitsu Ltd レーザ・アブレーション加工方法
JP3115987B2 (ja) * 1995-09-14 2000-12-11 松下電工株式会社 多層配線板の製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JPH11261190A (ja) 1998-03-13 1999-09-24 Sumitomo Metal Ind Ltd プリント配線基板の製造方法
JP4078715B2 (ja) 1998-06-02 2008-04-23 三菱瓦斯化学株式会社 信頼性に優れたビア孔の形成方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348450A (zh) * 2011-01-05 2013-10-09 伊雷克托科学工业股份有限公司 用于在衬底中形成孔径的装置和方法
CN103348450B (zh) * 2011-01-05 2016-08-10 伊雷克托科学工业股份有限公司 用于在衬底中形成孔径的装置和方法
CN105849870A (zh) * 2013-12-25 2016-08-10 佳能安内华股份有限公司 基板加工方法及半导体装置的制造方法
CN105849870B (zh) * 2013-12-25 2018-09-28 佳能安内华股份有限公司 基板加工方法及半导体装置的制造方法
CN106416437A (zh) * 2014-06-03 2017-02-15 三菱瓦斯化学株式会社 形成细导通孔的印刷电路板用树脂层叠体、树脂绝缘层有细导通孔的多层印刷电路板和制法
CN104538537A (zh) * 2014-11-18 2015-04-22 庄家铭 一种侧壁与背部导通的发光二极管及其制作工艺
CN108022732A (zh) * 2016-10-28 2018-05-11 三星电机株式会社 电感器、主体及制造电感器的方法
US10811182B2 (en) 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same

Also Published As

Publication number Publication date
CN1222991C (zh) 2005-10-12
WO2002086964A1 (fr) 2002-10-31
EP1306899A1 (en) 2003-05-02
JP2002313914A (ja) 2002-10-25
US20050158989A1 (en) 2005-07-21
US20050181597A1 (en) 2005-08-18
US6984542B2 (en) 2006-01-10
KR20030029059A (ko) 2003-04-11
US7011994B2 (en) 2006-03-14
US7179695B2 (en) 2007-02-20
US20040038519A1 (en) 2004-02-26
US20060154444A1 (en) 2006-07-13
TW550733B (en) 2003-09-01
US6933208B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
CN1222991C (zh) 器件布置方法以及图象显示装置的制造方法
US7723764B2 (en) Device mounting substrate and image display device
US6881599B2 (en) Transferring semiconductor crystal from a substrate to a resin
US7297985B2 (en) Display device and display unit using the same
CN1698077A (zh) 器件转移方法和显示器装置
US20050188536A1 (en) Color image display unit
JP2002311858A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2002314052A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003069085A (ja) 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003216072A (ja) 画像表示装置及びその製造方法
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法
JP2003059555A (ja) 回路素子のボンディング方法及び電気回路装置の製造方法
JP2003031853A (ja) 画像表示装置及びその製造方法
JP2002313981A (ja) チップ部品の作製方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003029670A (ja) 表示パネル及び画像表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee