CN105849870B - 基板加工方法及半导体装置的制造方法 - Google Patents

基板加工方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN105849870B
CN105849870B CN201480070783.9A CN201480070783A CN105849870B CN 105849870 B CN105849870 B CN 105849870B CN 201480070783 A CN201480070783 A CN 201480070783A CN 105849870 B CN105849870 B CN 105849870B
Authority
CN
China
Prior art keywords
substrate
base plate
plate processing
processing method
recess portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480070783.9A
Other languages
English (en)
Other versions
CN105849870A (zh
Inventor
赤坂洋
池田真義
木村和弘
神谷保志
豊里智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN105849870A publication Critical patent/CN105849870A/zh
Application granted granted Critical
Publication of CN105849870B publication Critical patent/CN105849870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的目的在于提供基板加工方法及半导体装置的制造方法，利用本发明，能够将材料充分地埋入构成通孔、导通孔等的凹部内，同时还沿着凹部的底部、侧壁部及上端部留存沉积膜。根据本发明的一个实施方式的基板加工方法包括：第一照射步骤，用于利用粒子束从相对于基板面内方向成第一角度的方向照射已经形成于基板的凹部的开口部的沉积膜，并且去除沉积膜的厚度方向上的一部分；和在第一照射步骤之后的第二照射步骤，用于从比第一角度接近垂直于基板面内方向的第二角度的方向进行照射粒子束，并且去除残留的沉积膜的厚度方向上的一部分。

Description

基板加工方法及半导体装置的制造方法
技术领域
本发明涉及基板加工方法及半导体装置的制造方法。
背景技术
使形成有层叠膜的基板经受蚀刻处理以在基板上形成诸如通孔和导通孔等的凹部。将导电性材料等埋入如上所述地形成的凹部中以使位于层叠膜的上下位置的配线层彼此连接，或使形成于配线层的导电图案和形成于半导体基板的元件连接。
为了使元件高密度化，制备填充有导电性材料的微细凹部。然而，在此情况下，导电性材料可能不会充分地埋入微细凹部中，在某些情况下可能会产生空气孔(也称为空隙)并产生断路。专利文献1公开了通过将金属充分埋入绝缘膜上的凹部内并且抑制金属的空隙和断路的产生，以高成品率制造半导体装置的方法。具体地，专利文献1公开了如下方法：利用离子束沿倾斜于基板的方向照射形成于绝缘膜的凹部，并且通过蚀刻去除凹部的上部周围的绝缘膜的端部。结果，使端部的角光滑，这使得随后容易向凹部内埋入金属。
现有技术文献
专利文献
专利文献1：日本特开2000-307002号公报
发明内容
近年来，随着半导体装置的微细化，半导体装置的配线结构也变得微细化。微细的配线结构具有如下问题：特别是由于对配线材料施加了电压时的电迁移(electromigration)，配线材料扩散到层间绝缘膜中，由此在某些情况下引起断路。作为抑制由电迁移引起的断路的方法，一般已知在基板上的层间绝缘膜和配线材料之间形成诸如氮化钛等的具有阻隔性的导电膜的方法。
另一方面，在专利文献1公开的方法中，并未考虑具有阻隔性的导电膜。如果在基板上形成具有阻隔性的导电膜之后适用专利文献1的方法，则存在导电膜被离子束去除并且使凹部的内壁面露出的风险。为了抑制电迁移，需要在露出的内壁面上重新沉积具有阻隔性的导电膜。另外，专利文献1的方法还具有如下问题：由于重新进行了导电膜的沉积，所以沉积于凹部的底部的导电膜变厚并且使配线不能具有充分低的电阻。
鉴于上述技术问题作出了本发明，本发明的目的是提供基板加工方法及半导体装置的制造方法，其能够在凹部的底部、侧壁部及上端部留存沉积膜的情况下将材料充分埋入形成通孔、导通孔等的凹部内。
本发明的第一方面是一种基板加工方法，所述基板加工方法对在表面形成有凹部的基板进行加工，在所述基板中，所述凹部的开口部形成有沉积膜，所述基板加工方法包括：第一照射步骤，其中，利用粒子束沿与垂直于所述基板的面内方向的方向形成第一角度的方向照射形成于所述开口部的所述沉积膜，以去除所述沉积膜的厚度方向上的一部分；和第二照射步骤，其中，在所述第一照射步骤之后，利用所述粒子束沿比所述第一角度更加接近垂直于所述基板的面内方向、并且与垂直于所述基板的面内方向的方向形成第二角度的方向照射形成于所述开口部的所述沉积膜，以去除残留的所述沉积膜的厚度方向上的一部分。
本发明的第二方面是一种半导体装置的制造方法，所述半导体装置包括基板，所述基板的表面具有凹部，在所述基板中，在所述凹部的开口部形成有沉积膜，所述半导体装置的制造方法包括：第一照射步骤，其中，利用粒子束沿与垂直于所述基板的面内方向的方向形成第一角度的方向照射形成于所述开口部的所述沉积膜，以去除所述沉积膜的厚度方向上的一部分；和第二照射步骤，其中，在所述第一照射步骤之后，利用所述粒子束沿比所述第一角度更加接近垂直于所述基板的面内方向、并且与垂直于所述基板的面内方向的方向形成第二角度的方向照射形成于所述开口部的所述沉积膜，以去除残留的所述沉积膜的厚度方向上的一部分。
在本发明的基板加工方法及半导体装置的制造方法中，执行利用粒子束沿相对于基板形成第一角度的方向照射沉积膜的第一照射步骤，然后执行利用粒子束沿形成更接近垂直于基板的第二角度的方向照射沉积膜的第二照射步骤。因此，能够有效地去除形成于凹部的开口部的沉积膜，同时防止去除形成于凹部的底部、侧壁部和上端部的沉积膜。
附图说明
图1是本发明的一个实施方式中的基板加工装置的示意性构造图。
图2A是适用本发明的一个实施方式中的基板加工方法之前的基板的截面图。
图2B是适用本发明的一个实施方式中的基板加工方法之前的基板的截面图。
图3A是进行本发明的一个实施方式中的各照射步骤之后的基板的截面图。
图3B是进行本发明的一个实施方式中的各照射步骤之后的基板的截面图。
图3C是进行本发明的一个实施方式中的各照射步骤之后的基板的截面图。
图4是示出本发明的一个实施方式中的基板加工方法的流程的图。
图5是示出经受了本发明的一个实施方式中的基板加工方法的基板的截面照片的图。
图6是示出经受了本发明的一个实施方式中的基板加工方法的基板的截面照片的图。
图7是示出经受了本发明的一个实施方式中的基板加工方法的基板的截面照片的图。
图8是通过本发明的一个实施方式中的半导体装置的制造方法制造的半导体装置的截面图。
图9A是示出本发明的一个实施方式中的半导体装置的制造方法中半导体装置的制造过程的截面图。
图9B是示出本发明的一个实施方式中的半导体装置的制造方法中半导体装置的制造过程的截面图。
图9C是示出本发明的一个实施方式中的半导体装置的制造方法中半导体装置的制造过程的截面图。
图10是本发明的一个实施方式中的半导体装置的制造方法中制造的半导体装置的截面图。
图11A是示出本发明的一个实施方式中的半导体装置的制造方法中的半导体装置的制造过程的截面图。
图11B是示出本发明的一个实施方式中的半导体装置的制造方法中的半导体装置的制造过程的截面图。
图12是本发明的一个实施方式中的基板加工装置的示意性构造图。
图13是示出本发明的一个实施方式中的基板加工方法的流程的图。
具体实施方式
尽管以下参照附图说明本发明的实施方式，但本发明不限于实施方式。注意，在以下说明的附图中，采用相同的附图标记表示具有相同功能的部件，并在某些情况下省略其重复说明。
本发明能够优选地适用于如下的基板加工方法：该基板加工方法包括通过将导电性材料埋入凹部中形成通孔、导通孔或接触用配线的处理以及用于晶体管的栅电极形成处理等。本发明还能够优选地适用于包括上述任何处理的半导体装置的制造方法。
(第一实施方式)
图1是本实施方式的基板加工装置900的示意性构造图。基板加工装置900具有离子产生室902和处理室901。作为用于形成等离子体的等离子体形成部件的离子产生室902包括：钟罩(bell jar)904(放电容器)，其形成离子产生室902的至少一部分；和气体导入部905，其用于将气体导入离子产生室902中。在钟罩904周围安装有天线906，天线906包括用于在钟罩904中产生感应磁场的导电构件。另外，电力供给部907和电磁线圈908安装于钟罩904外。电力供给部907包括向天线906供给高频率电力(源电力)的放电用电源和整合器。钟罩904是保持离子产生室902和处理室901内部的真空的室外壁的一部分，还是收纳通过放电产生的等离子体的容器。通过从气体导入部905向离子产生室902中供给气体并且从电力供给部907向天线906供给高频率电力，在钟罩904内部和离子产生室902内部形成等离子体。
处理室901包括基板保持件910和真空泵903。基板保持件910具有用于保持作为处理的对象物的基板100的基板保持面912。另外，真空泵903被构造成排出离子产生室902和处理室901内部的气体并保持离子产生室902和处理室901内部的真空。未图示的ESC(静电卡盘(Electrostatic Chuck))电极连接至基板保持件910。ESC电极用于借助于静电吸附对载置于基板保持件910的基板100进行固定。基板保持件910仅需要具有固定基板的功能，而不一定是利用通过ESC电极实现的静电吸附的保持件。例如，能够使用诸如使用夹持卡盘的方法等的各种基板固定方法。基板保持件910被构造成能够通过使用未图示的驱动单元使基板100相对于离子束的入射方向倾斜并且使基板100沿面内方向转动。
具有用于引出离子的离子通过孔的电极组件909设置于离子产生室902和处理室901之间的边界处。电极组件909包括彼此平行配置的三个平板状电极915、916和917，在各平板状电极915、916和917中形成待成为离子通过孔的孔部。在各平板状电极915、916和917，多个离子通过孔沿纵横方向配置成格子图案。多个离子通过孔形成于平板状电极915、916和917的相同位置。因此，在平板状电极915、916和917堆叠的状态下，平板状电极915、916和917中的离子通过孔彼此对准，并且离子能够通过平板状电极915、916和917的离子通过孔在离子产生室902和处理室901之间行进。
电极组件909具有从离子产生室902侧朝向处理室901侧依次设置的第一电极915、第二电极916和第三电极917。具体地，第一电极915配置为最靠近离子产生室、即离子源，第二电极916配置为与第一电极915相邻并且比第一电极915靠近处理室901。另外，第三电极917配置为最靠近处理室901。独立的电压源分别连接至第一电极915和第二电极916。向第一电极915施加正电压，而向第二电极916施加负电压。这在第一电极915和第二电极916之间产生用于使离子加速的电位差。第三电极917电接地。通过控制第二电极916和第三电极917之间的电位差，能够借助于静电透镜效果将离子束的直径控制在一定的数值范围内。
对使用基板加工装置900的离子束照射的动作进行说明。首先，将包括诸如氩(Ar)等的惰性气体的处理气体从气体导入部905导入离子产生室902内。接下来，通过从电力供给部907向天线906供给高频率电力使离子产生室902内的处理气体离子化，由此产生包括离子的等离子体，从而准备了离子源。当通过设置于电极组件909的许多离子通过孔时，离子产生室902中形成的包括在等离子体中的离子通过第一电极915和第二电极916之间提供的电位差加速。然后离子作为离子束被引出至处理室901。在被引出至处理室901之后，离子束被未图示的设置于处理室901的中和器中和并且落到基板100上。
图2A和图2B是基板100在适用本实施方式中的基板加工方法之前的截面图。如图2A所示，基板100包括基材101和设置在基材101上的构件102。多个凹部103(凹槽)形成于构件102。
基材101和构件102能够由任何材料制成。例如，基材101为由硅等制成的半导体基板或由玻璃等制成的绝缘体基板，构件102为诸如层间绝缘膜等的绝缘膜或者为形成于某些配线层的层间绝缘膜。在凹部103设置于基材101的情况下，构件102对应于基材101在厚度方向上的形成凹部103的部分。凹部103形成于构件102的表面并且是通过沿厚度方向去除构件102形成的。凹部103在构件102的表面具有开口部103a。能够通过使用例如离子束蚀刻或反应性离子蚀刻等的任何方法进行凹部103的形成。
如图2B所示，在凹部103形成于构件102之后，在构件102的表面和凹部103的包括凹部103的底部、侧壁部和上端部的内壁面形成沉积膜104。沉积膜104包括在构件102的表面上的上沉积膜104a、在凹部103的侧壁部上的侧壁沉积膜104b和在凹部103的底部上的底部沉积膜104c。沉积膜104是包括金属元素、半导体和任意其它材料的薄膜，沉积膜104例如是Al膜、Ti膜或TiN膜。可以通过使用例如化学气相沉积法(CVD)或溅射等的任何方法进行沉积膜104的形成。
通常，在沉积膜104的形成中，膜的材料趋向于沉积在凹部103的开口部103a附近。因此，形成了突出部104aa(也称作横罩(overhang))，在突出部104aa处，上沉积膜104a从凹部103的开口部103a的侧壁部向内侧方向(即、沿朝向由凹部103的侧壁部围成的空间侧的方向)突出。结果，开口部103a变小。如果随后的埋入金属材料的步骤在该状态下进行，则突出部104aa变成为障碍并且金属材料不会被充分埋入凹部103中。因此，容易在凹部103中形成空隙。该现象特别在近年来的具有微细化图案的基板100的加工中成为问题。将本实施方式中的基板加工方法适用于这样的基板100能够有效地减少突出部104aa的突出量，并且能够抑制在将金属材料埋入凹部103时产生空隙。
本实施方式中的基板加工方法包括第一照射步骤、第二照射步骤和第三照射步骤。在各照射步骤中，利用离子束在不同条件下照射基板100。离子束可以是包括中性粒子的粒子束。图3A是进行第一照射步骤之后的基板100的截面图。在第一照射步骤中，利用离子束IB1沿成第一角度θ1的方向照射基板100的形成有凹部103的表面。第一角度θ1被定义为到垂直于基板100的面内方向S的方向V(即、基板100的厚度方向)的角度。第一角度θ1优选在大于40度且小于90度的范围内，更优选地，在大于或等于60度且小于或等于80度的范围内。以这样的角度利用离子束IB1照射时，底部沉积膜104c的照射量小。因此，能够在不大幅度去除底部沉积膜104c的情况下减少突出部104aa在垂直于基板100的面内方向S的方向V上的厚度。
图3B是进行第二照射步骤之后的基板100的截面图。在第二照射步骤中，利用离子束IB2沿成第二角度θ2的方向照射基板100的形成有凹部103的表面，第二角度θ2小于第一角度θ1。第二角度θ2被定义为到垂直于基板100的面内方向S的方向V(即、基板100的厚度方向)的角度。换言之，第二角度θ2的方向比第一角度θ1接近垂直于基板面内方向。第二角度θ2优选为在大于或等于0度且小于45度的范围内，更优选地，在大于或等于0度且小于或等于20度的范围内。在第二照射步骤中，由于以接近垂直于基板100的面内方向S的角度进行IB2的照射，所以能够大幅度去除突出部104aa，但是同时底部沉积膜104c也减少。然而，由于突出部104aa在垂直于基板100的面内方向S的方向上的厚度已经通过第一照射步骤而减少，所以在第一照射步骤之后残留的突出部104aa的在平行于基板100的面内方向S的方向上的厚度能够在短时间内充分减少。结果，能够抑制底部沉积膜104c的减少量。
图3C是进行第三照射步骤之后的基板100的截面图。在第三照射步骤中，利用离子束IB3沿成第三角度θ3的方向照射基板100的形成有凹部103的表面，第三角度θ3大于第二角度θ2。第三角度θ3被定义为到垂直于基板100的面内方向S的方向V(即、基板100的厚度方向)的角度。换言之，第三角度θ3的方向比第二角度θ2接近平行于基板面内方向。第三角度θ3优选在大于40度且小于90度的范围内，更优选地，在大于或等于60度且小于或等于80度的范围内。通过离子束IB3能够充分地减少突出部104aa的朝向凹部103内侧方向的突出量。
在执行了第一照射步骤至第三照射步骤之后，通过溅射将诸如铜或钨等的金属材料埋入凹部103内。由于通过第一照射步骤至第三照射步骤减少了突出部104aa的朝向凹部103内侧方向的突出量，所以能够抑制由于埋入金属材料而在凹部103内产生空孔。
如果仅以接近平行于基板100的面内方向S的第一角度θ1执行利用离子束的照射，则除了突出部104aa之外，开口部103a附近的侧壁沉积膜104b也被大幅度去除。因此，凹部103的侧壁部可能会在突出部104aa的朝向凹部103内侧方向的突出量被充分减少之前露出。另外，如果仅以接近垂直于基板100的面内方向S的第二角度θ2执行利用离子束的照射，则除了突出部104aa之外，底部沉积膜104c也被大幅度去除。因此，凹部103的底部可能会在突出部104aa的朝向凹部103内侧方向的突出量被充分减少之前露出。同时，在本实施方式的基板加工方法中，执行以接近平行于基板100的面内方向S的第一角度θ1进行的离子束照射作为第一照射步骤，然后执行以接近垂直于基板100的面内方向S的第二角度θ2进行的离子束照射作为第二照射步骤。因此，能够在抑制去除凹部103的内壁面上的除了突出部104aa以外的沉积膜104(即凹部103的底部、侧壁部和上端部处的沉积膜104)的同时有效地减少突出部104aa的突出量。
此外，能够通过在第二照射步骤之后执行以接近平行于基板100的面内方向S的角度θ3进行的离子束照射作为第三照射步骤进一步减少突出部104aa的突出量。结果，在从基板100的上表面看的情况下，能够增大由突出部104aa形成的孔的内径。
图4是示出本实施方式中的基板加工方法的流程的示例的图。首先，准备如图2中的形成有凹部103和沉积膜104的基板100作为被处理构件，并将其固定于图1中的基板加工装置900的基板保持件910(步骤S1)。接下来，使基板保持件910倾斜以将来自离子产生室902的离子束对基板100的入射角度设置为第一角度θ1(步骤S2)。在该状态下，执行利用来自离子产生室902的离子束进行的对基板100的照射作为第一照射步骤(步骤S3)。在离子束照射过程中，优选通过转动基板保持件910使基板100沿面内方向转动。由此能够在基板100的面内方向上均匀地处理基板100。基板100在步骤S3之后的状态是图3A所示的状态。
接下来，基板保持件910倾斜，以将来自离子产生室902的离子束对基板100的入射角度设置为第二角度θ2(步骤S4)。在角度从第一角度θ1变化至第二角度θ2的过程中，离子束照射可以停止或连续。然后，在入射角度被设置为第二角度θ2的情况下执行利用来自离子产生室902的离子束进行的对基板100的照射作为第二照射步骤(步骤S5)。在离子束照射过程中，优选通过转动基板保持件910使基板100沿面内方向转动。由此能够在基板100的面内方向上均匀地处理基板100。基板100在步骤S5之后的状态是图3B所示的状态。
接下来，基板保持件910倾斜，以将来自离子产生室902的离子束对基板100的入射角度设置为第三角度θ3(步骤S6)。在该状态下，执行利用来自离子产生室902的离子束进行的对基板100的照射作为第三照射步骤(步骤S7)。在离子束照射过程中，优选通过转动基板保持件910使基板100沿面内方向转动。这能够在基板100的面内方向上均匀地执行处理。基板100在步骤S7之后的状态是图3C所示的状态。
虽然将角度θ1、θ2、θ3定义为离子束对基板100的入射角度，但是在基板100未固定于基板保持件910的状态下，角度θ1、θ2、θ3仅需要被定义为离子束对基板保持面912的入射角度。
在本实施方式中，在离子束产生部件(在本实施方式中为离子产生室902及电极组件909)固定的状态下使基板(在本实施方式中为基板保持件910)倾斜以改变离子束的入射角度。然而，可以在基板固定的状态下使离子束产生部件倾斜。另外，可以使离子束产生部件和基板二者都倾斜。
(实施例)
图5和图6是示出经受了第一实施方式中的基板加工方法的基板的截面照片的图。图5和图6的照片是通过电子显微镜拍摄的截面图像，并且出于易视性的考虑进行了黑白反转。在图5所示的样本1中，在第一角度θ1被设置为80度、第二角度θ2被设置为0度、第三角度θ3被设置为70度的情况下执行第一实施方式中的基板加工方法。而在图6所示的样本2中，在第一角度θ1被设置为80度、第二角度θ2被设置为20度、第三角度θ3被设置为70度的情况下执行第一实施方式中的基板加工方法。之后，如图5所示，测量各样本的突出部朝向凹部的内侧方向突出的厚度O、基板的表面上的沉积膜的厚度T、凹部的底部上的沉积膜的厚度B、凹部的侧壁的上部的沉积膜的厚度S1、凹部的侧壁的中央部的厚度S2和凹部的侧壁的下部的厚度S3。表1示出了对样本1的各厚度的测量的结果。表2示出了对样本2的各厚度的测量的结果。表1和表2中各厚度的值表示为各值对照射前的值的比率，没有单位。
[表1]
样本1 第一照射步骤后 第二照射步骤后 第三照射步骤后
O 0.65 0.08 0.04
T 0.55 0.42 0.36
B 0.92 0.82 0.81
S1 0.79 0.96 0.87
S2 1.15 0.95 0.95
S3 1.13 1.25 1.25
[表2]
样本2 第一照射步骤后 第二照射步骤后 第三照射步骤后
O 0.65 0.29 0.06
T 0.55 0.38 0.24
B 0.92 0.93 0.96
S1 0.79 1.13 0.79
S2 1.15 0.65 0.80
S3 1.13 1.29 1.25
如表1和表2所示，通过第一照射步骤至第三照射步骤，突出部朝向凹部的内侧方向突出的厚度O显著减少。然而，凹部的内壁面上的沉积膜的厚度B、S1、S2、S3的变化率均小于突出部的厚度O的变化率。因此，确认了第一实施方式中的基板加工方法能够在留下凹部的底部、侧壁部和上端部上的沉积膜的同时充分地减少突出部的厚度。
第二角度θ2在样本1中被设置为0度而在样本2中被设置为20度，但是在两个样本中均充分地获得了本发明的效果。因此，优选将第二角度θ2设置在大于或等于0度并且小于45度的范围内，更优选地，在大于或等于0度并且小于或等于20度的范围内。
为了确定第一角度θ1的优选范围，还进行了一些实验。图7是示出经受了使用各种第一角度θ1的第一实施方式中的第一照射步骤的基板的截面照片的图。图7的照片是通过电子显微镜获得的截面图像，并且为了观察进行了黑白反转。图7中，在第一角度θ1被设置为0度、20度、40度、60度和80度的情况下执行第一实施方式中的第一照射步骤，然后测量各样本的厚度O、B、S1、S2、S3。表3示出了通过测量各样本的厚度获得的结果。表3中各厚度的值表示为各值对照射前的值的比率，没有单位。
[表3]
0度 20度 40度 60度 80度
O 0.55 0.62 0.62 0.75 0.96
T 0.73 0.71 0.63 0.65 0.85
B 0.88 0.99 0.99 1.01 0.99
S1 1.33 1.21 0.62 0.92 1.04
S2 0.90 0.75 1.05 1.15 1.20
S3 1.21 1.16 1.08 1.04 1.00
如表3所示，在第一角度θ1为0度的样本中凹部的底部上的沉积膜的厚度B大幅度减少，在第一角度θ1为20度的样本中凹部的侧壁的中央部的沉积膜的厚度S2大幅度减少，在第一角度θ1为40度的样本中凹部的上部的沉积膜的厚度S1大幅度减少。而在第一角度θ1为60度和80度的样本中，凹部的内壁面上的沉积膜的厚度B、S1、S2、S3的变化率都小。因此，优选将第一角度θ1设置在大于40度且小于90度的范围内，更优选地，在大于或等于60度且小于或等于80度的范围内。
(第二实施方式)
第一实施方式中的基板加工方法能够优选地适用于在半导体装置的制造方法中在凹部内形成配线的情况。图8是通过本实施方式中的半导体装置的制造方法制造的半导体装置10的截面图。半导体装置10包括基材1、设置于基材1的表面并且在内部包含栅电极2a的金属氧化物半导体场效应晶体管(MOSFET)2、和覆盖基材1的表面和MOSFET 2的层间绝缘膜11。基材1是半导体基板。任意的MOSFET结构都能够用作MOSFET 2。例如，氧化硅能够用作层间绝缘膜11。
通过向基材1中注入不纯物离子，在基材1的与MOSFET 2接触的表面附近形成源极区域1a和漏极区域1b。源极区域1a和漏极区域1b配置成彼此不接触。在源极区域1a和漏极区域1b的上方分别设置通过沿厚度方向去除层间绝缘膜11而形成的凹部12(凹槽)。
覆盖凹部12的内壁面的底层膜13和覆盖底层膜13的阻挡膜31形成于凹部12的内侧(即、在由凹部12的侧壁部围成的空间侧)，阻挡膜31的内侧填充有配线材料32。底层膜13是用于改善层间绝缘膜11(即、凹部12的内壁面)与配线材料32之间的密合性的导电性的膜，并且是例如Ti膜。阻挡膜31是用于通过抑制层间绝缘膜11与配线材料32之间的原子移动而改善阻挡性能的导电性的扩散防止膜，并且是例如TiN膜。配线材料32是用于形成配线的导电性材料，并且是例如Cu或W。
在MOSFET 2及层间绝缘膜11上还依次形成SiN膜21和SiO2膜22。在凹部12上方分别设置通过沿厚度方向去除SiN膜21和SiO2膜22形成的凹部23(凹槽)。在凹部23的内侧(即、在由凹部23的侧壁部围成的空间侧)形成覆盖凹部23的内壁面的TiN膜24，并且在TiN膜24的内侧填充有配线材料25。配线材料25是用于形成配线的导电性材料，并且是例如Cu或W。
图9A至图9C是示出本实施方式中的半导体装置的制造方法中半导体装置10的制造过程的截面图。在本实施方式中的半导体装置10的制造方法中，首先，通过注入不纯物离子在基材1的表面附近形成源极区域1a和漏极区域1b，在与基材1的表面上的源极区域1a和漏极区域1b接触的位置处形成包含栅电极2a的MOSFET 2。然后形成覆盖基材1的表面和MOSFET 2的侧壁的层间绝缘膜11。接下来，通过沿厚度方向去除层间绝缘膜11来在源极区域1a和漏极区域1b上方分别形成凹部12。能够以任意方法形成凹部12。例如，能够如下地形成凹部12：通过使用光致抗蚀剂技术(photoresist technique)形成图案；通过根据图案进行蚀刻去除层间绝缘膜11；然后去除图案。图9A是形成凹部12的半导体装置10的截面图。
接下来，依次形成覆盖层间绝缘膜11的表面和凹部12的内壁面的底层膜13和阻挡膜31。在沉积底层膜13和阻挡膜31时，具有底层膜13和阻挡膜31朝向凹部12的内侧突出的形状的突出部形成于凹部12的上端部。鉴于此，在本实施方式中的半导体装置10的制造方法中，将第一实施方式中的基板加工方法、即图4的流程图所示的基板加工方法适用于如下的第一时刻和第二时刻中的至少一者：第一时刻在形成底层膜13之后、形成阻挡膜31之前，第二时刻在形成阻挡膜31之后、填充配线材料32之前。结果，能够减少形成于凹部12内侧的突出部的突出量并且在随后的步骤中充分埋入配线材料32。另外，由于能够在第一实施方式中的基板加工方法中抑制对形成于凹部12的底部、侧壁部和上端部的底层膜13和阻挡膜31的去除，所以能够维持底层膜13和阻挡膜31的阻挡性。
在第一时刻进行第一实施方式中的基板加工方法是优选的，原因是对底层膜13的突出部的去除能够减少在该去除之后进行的阻挡膜31的形成时的突出部的突出量。另外，在第一时刻和第二时刻均进行第一实施方式中的基板加工方法是更优选的，原因是能够进一步减少突出部的突出量。图9B是底层膜13和阻挡膜31被去除的突出部的半导体装置10的截面图。
接下来，通过研磨(例如，CMP法)去除沉积在凹部12外的层间绝缘膜11的表面上的底层膜13和阻挡膜31，并且通过溅射用配线材料32填充凹部12。图9C是凹部12填充有配线材料32的半导体装置10的截面图。
这之后，虽然未图示，但是通过研磨去除沉积在凹部12外的层间绝缘膜11的表面上的配线材料32，并且在层间绝缘膜11上形成SiN膜21、SiO2膜22、凹部23、TiN膜24和配线材料25。除了上述步骤之外，可以在形成半导体装置10包括的膜和凹部的任何步骤之间执行形成追加膜的形成步骤或者通过蚀刻、研磨等去除特定膜的一部分或全部的步骤。
(第三实施方式)
优选地，第一实施方式中的基板加工方法能够适用于在半导体装置的制造方法中在凹部内形成电极的情况。图10是在本实施方式中的半导体装置的制造方法中制造的半导体装置60的截面图。半导体装置60包括通过后栅极工艺(gate-last process)形成的MOSFET结构。虽然下面说明了使用了P型MOSFET结构的情况，但是在使用N型MOSFET结构的情况下，仅需要将下面说明中的N型和P型相互替换。半导体装置60包括作为P型不纯物区域的基材61。通过向基材61注入不纯物离子，在基材61的表面附近形成作为N型不纯物区域的源极区域61a和漏极区域61b。基材61是半导体基板。在源极区域61a和漏极区域61b的表面附近形成高熔点金属硅化物区域62。
包括SiN膜69、SiO2膜68、SiN膜67的侧壁绝缘膜堆叠于源极区域61a和漏极区域61b。由例如SiN制成的应力内衬膜(stress liner film)64、由例如SiO2制成的绝缘膜65和由例如SiN制成的阻止膜(stopper film)66堆叠于侧壁绝缘膜并覆盖侧壁绝缘膜。另外，设置有通过沿厚度方向去除侧壁绝缘膜、应力内衬膜64、绝缘膜65和阻止膜66形成的凹部63(凹槽)。凹部63的侧壁部由应力内衬膜64、绝缘膜65、阻止膜66和包括SiN膜69、SiO2膜68和SiN膜67的侧壁绝缘膜形成。
在凹部63的底部形成栅极绝缘膜70。例如，氧化铪、氧化铪硅、氮氧化铪硅或氧化锆能够被用作栅极绝缘膜70。另外，形成有覆盖凹部63的侧壁部和栅极绝缘膜70的表面的由例如Ti制成的底层膜71和覆盖底层膜71的由例如TiN制成的阻挡膜72。阻挡膜72的内侧填充有栅电极73。栅电极73是用于形成电极的导电性材料，例如为Cu或W。
图11A和图11B是示出本实施方式中的半导体装置的制造方法中的半导体装置60的制造过程的图。在本实施方式中的半导体装置60的制造方法中，首先，在基材61的表面上形成栅极绝缘膜70。优选在栅极绝缘膜70上设置假栅极(dummy gate)(未图示)以使后面的成膜容易。接下来，通过例如CVD法依次形成SiN膜69、SiO2膜68和SiN膜67，作为覆盖栅极绝缘膜70和假栅极的侧表面的侧壁绝缘膜。
在形成侧壁绝缘膜之后，对侧壁绝缘膜周围的基材61的表面注入不纯物离子，从而形成源极区域61a和漏极区域61b。之后，为了使不纯物活性化，优选进行退火处理(annealing)。接下来，在源极区域61a和漏极区域61b的表面上沉积高熔点金属的薄层，并且进行退火以形成高熔点金属硅化物区域62。然后，通过例如CVD法依次形成应力内衬膜64、绝缘膜65和阻止膜66，以覆盖侧壁绝缘膜、假栅极和高熔点金属硅化物区域62。
然后，通过沿厚度方向去除假栅极(未图示)、应力内衬膜64、绝缘膜65和阻止膜66，在栅极绝缘膜70上形成凹部63。能够通过任意方法形成凹部63。例如，能够如下地形成凹部63：通过使用光致抗蚀剂技术形成图案；通过根据图案进行蚀刻来去除假栅极、应力内衬膜64、绝缘膜65和阻止膜66；然后去除图案。图11A是形成了凹部63的半导体装置60的截面图。
接下来，依次形成覆盖阻止膜66的表面和凹部63的内壁面的底层膜71和阻挡膜72。当沉积底层膜71和阻挡膜72时，具有底层膜71和阻挡膜72朝向凹部63的内侧突出的形状的突出部形成于凹部63的上端部。鉴于此，在本实施方式中的半导体装置60的制造方法中，将第一实施方式中的基板加工方法、即图4的流程图所示的基板加工方法适用于如下的第一时刻和第二时刻中的至少一者：第一时刻在形成底层膜71之后、形成阻挡膜72之前，第二时刻在形成阻挡膜72之后、填充栅电极73之前。结果，能够减少形成于凹部63内侧的突出部的突出量并且在随后的步骤中充分埋入栅电极73。另外，由于能够在第一实施方式中的基板加工方法中抑制对形成于凹部63的底部、侧壁部和上端部的底层膜71和阻挡膜72的去除，所以能够维持底层膜71和阻挡膜72的阻挡性。
在第一时刻进行第一实施方式中的基板加工方法是优选的，原因是对底层膜71的突出部的去除能够减少在该去除之后进行的阻挡膜72的形成时的突出部的突出量。另外，在第一时刻和第二时刻均进行第一实施方式中的基板加工方法是更优选的，原因是能够进一步减少突出部的突出量。图11B是去除了底层膜71和阻挡膜72的突出部的半导体装置60的截面图。
这之后，虽然未图示，但是通过溅射用栅电极73填充凹部63，并且通过研磨去除凹部63外的阻止膜66的表面上沉积的底层膜71、阻挡膜72和栅电极73。前述图10的截面图示出了该状态下的半导体装置60。除了上述步骤之外，可以在形成半导体装置60中包括的膜和凹部的任何步骤之间执行形成追加膜的形成步骤或者通过蚀刻、研磨等去除特定膜的一部分或全部的步骤。
(第四实施方式)
图12是本实施方式中的基板加工装置1000的示意性构造图。相同的构件和具有与第一实施方式中说明的基板加工装置900的构件的功能相同的功能的构件由相同的附图标记表示并将省略其说明。基板加工装置1000与第一实施方式中的基板加工装置900的不同之处在于基板加工装置1000包括快门(shutter)918。快门918包括驱动机构918a和快门部918b。驱动机构918a被构造成能够在如下两个位置之间驱动快门部918b：快门部918b将基板100与来自于离子产生室902的离子束遮蔽开的位置(以下，也称为第一位置)，和快门部918b不将基板100与来自于离子产生室902的离子束遮蔽开的位置(以下，也称为第二位置)。例如，马达、致动器等能够被用作驱动机构918a。
使用图13示出的流程说明使用快门918的本实施方式中的基板加工方法。在本实施方式中的基板加工方法中的步骤S11至步骤S13与第一实施方式中的基板加工方法中的步骤S1至步骤S3相同。注意，步骤S13中的第一照射步骤是在快门部918b设在第二位置时进行的。
在本实施方式中，在步骤S13中的第一照射步骤完成之后，驱动机构918a进行驱动以将快门部918b设到第一位置，由此快门918将基板100与离子束遮蔽开(步骤S14)。然后，在此状态下，使基板保持件910倾斜，以将来自于离子产生室902的离子束对基板100的入射角度设为第二角度θ2(步骤S15)。这之后，再次使驱动机构918a进行驱动以将快门部918b设到第二位置，快门918停止将基板100与离子束遮蔽开(步骤S16)。在快门部918b移动时，用来自于离子产生室902的离子束以被设为第二角度θ2的入射角度照射基板100(步骤S17)。
在步骤S17之后，再次使驱动机构918a进行驱动以将快门部918b设到第一位置(步骤S18)。然后，使基板保持件910倾斜，以将来自于离子产生室902的离子束对基板100的入射角度设为第三角度θ3(步骤S19)。这之后，再次使驱动机构918a进行驱动以将快门部918b设到第二位置，并且快门918停止将基板100与离子束遮蔽开(步骤S20)。在快门部918b移动时，用来自于离子产生室902的离子束以被设为第三角度θ3的入射角度照射基板100(步骤S21)。
执行这些步骤使得快门918在离子束的入射角度从第一角度θ1转变到第二角度θ2的过程中以及从第二角度θ2转变到第三角度θ3的过程中将基板从离子束遮蔽开。结果，能够在维持从离子产生室902引出的离子束的状态下利用离子束仅以第一角度θ1、第二角度θ2和第三角度θ3照射基板100。因此，能够进行更精密的基板加工。另外，由于在基板加工期间维持了离子束的照射、即离子束朝向基板100连续照射，所以与在基板的加工途中暂时停止离子束的照射然后重新开始照射的情况相比，能够抑制在离子束照射停止和离子束照射开始时刻的蚀刻速度的变化和抑制具有低指向性的离子束照射。
注意，在本实施方式中，通过将快门部918b设在离子产生室902与基板100之间使基板100与离子束遮蔽开。可选地，可以通过在离子产生室902与基板100之间产生电场并且改变离子束的行进方向来防止基板100被离子束照射。在本实施方式中，通过使用任意方法防止基板100被如上所述的离子束照射称为对离子束的遮蔽。
本发明不限于上述实施方式，在不背离本发明的主旨的范围内能够适宜地进行各种变化。

Claims (17)

1.一种基板加工方法，所述基板加工方法对在表面形成有凹部的基板进行加工，在所述基板中，所述凹部的开口部形成有沉积膜，所述沉积膜包括在所述基板的表面上的上沉积膜，所述上沉积膜包括在所述凹部的开口部从所述凹部的侧壁部朝向所述凹部的内侧方向突出的突出部，所述基板加工方法包括：
第一照射步骤，其中，利用粒子束沿与垂直于所述基板的面内方向的方向形成第一角度的方向照射所述突出部，以去除所述突出部的厚度方向上的一部分；和
第二照射步骤，其中，在所述第一照射步骤之后，利用所述粒子束沿比所述第一角度更加接近垂直于所述基板的面内方向、并且与垂直于所述基板的面内方向的方向形成第二角度的方向照射所述突出部，以去除残留的所述突出部的厚度方向上的一部分。
2.根据权利要求1所述的基板加工方法，其特征在于，除了所述开口部以外，所述沉积膜还形成于所述凹部的底部和侧壁部。
3.根据权利要求1所述的基板加工方法，其特征在于，所述第一角度在大于40度且小于90度的范围内。
4.根据权利要求3所述的基板加工方法，其特征在于，所述第一角度在大于或等于60度且小于或等于80度的范围内。
5.根据权利要求1所述的基板加工方法，其特征在于，所述第二角度在大于或等于0度且小于45度的范围内。
6.根据权利要求5所述的基板加工方法，其特征在于，所述第二角度在大于或等于0度且小于或等于20度的范围内。
7.根据权利要求1所述的基板加工方法，其特征在于，所述沉积膜包含金属元素。
8.根据权利要求7所述的基板加工方法，其特征在于，所述沉积膜起到扩散防止膜的作用。
9.根据权利要求7所述的基板加工方法，其特征在于，所述沉积膜包含Al和Ti中的至少一者。
10.根据权利要求1所述的基板加工方法，其特征在于，所述基板包括由绝缘体制成的构件，所述凹部形成于所述构件中。
11.根据权利要求1所述的基板加工方法，其特征在于，所述粒子束包括中性粒子。
12.根据权利要求1所述的基板加工方法，其特征在于，
在所述第一照射步骤之后直到所述第二照射步骤开始，连续地朝向所述基板发射所述粒子束；并且
所述基板加工方法还包括：
在所述第一照射步骤之后、在所述基板相对于所述粒子束的角度从所述第一角度改变之前，将所述基板与所述粒子束遮蔽开的步骤；和
在所述基板相对于所述粒子束的角度从所述第一角度改变至所述第二角度之后，停止将所述基板与所述粒子束遮蔽开的步骤。
13.根据权利要求1所述的基板加工方法，其特征在于，所述基板加工方法还包括在所述第二照射步骤之后的第三照射步骤，在所述第三照射步骤中，利用所述粒子束沿比所述第二角度接近平行于所述基板的所述面内方向、并且与垂直于所述基板的所述面内方向的方向形成第三角度的方向对所述突出部进行照射，以去除残留的所述突出部的厚度方向上的一部分。
14.一种半导体装置的制造方法，所述半导体装置包括基板，所述基板的表面具有凹部，在所述基板中，在所述凹部的开口部形成有沉积膜，所述沉积膜包括在所述基板的表面上的上沉积膜，所述上沉积膜包括在所述凹部的开口部从所述凹部的侧壁部朝向所述凹部的内侧方向突出的突出部，所述半导体装置的制造方法包括：
第一照射步骤，其中，利用粒子束沿与垂直于所述基板的面内方向的方向形成第一角度的方向照射所述突出部，以去除所述突出部的厚度方向上的一部分；和
第二照射步骤，其中，在所述第一照射步骤之后，利用所述粒子束沿比所述第一角度更加接近垂直于所述基板的面内方向、并且与垂直于所述基板的面内方向的方向形成第二角度的方向照射所述突出部，以去除残留的所述突出部的厚度方向上的一部分。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，所述半导体装置的制造方法还包括如下步骤：在所述第一照射步骤和所述第二照射步骤之后，形成覆盖所述基板的表面和所述凹部的内壁面的至少一部分的第二沉积膜。
16.一种基板加工方法，所述基板加工方法对在表面具有凹部的基板进行加工，在所述基板中，所述凹部的开口部形成有沉积膜，所述沉积膜包括从所述凹部的侧壁部朝向所述凹部的内侧方向突出的突出部，所述基板加工方法包括：
第一照射步骤，其中，利用粒子束沿与垂直于所述基板的面内方向的方向形成第一角度的方向照射所述突出部，以减少所述突出部的在垂直于所述基板的面内方向的方向上的厚度；和
第二照射步骤，其中，在所述第一照射步骤之后，利用所述粒子束沿比所述第一角度更加接近垂直于所述基板的面内方向、并且与垂直于所述基板的面内方向的方向形成第二角度的方向照射所述突出部，以减少残留的所述突出部的在平行于所述基板的方向上的厚度。
17.一种半导体装置的制造方法，所述半导体装置包括基板，所述基板在表面具有凹部，在所述基板中，在所述凹部的开口部形成有沉积膜，所述沉积膜包括从所述凹部的侧壁部朝向所述凹部的内侧方向突出的突出部，所述半导体装置的制造方法包括：
第一照射步骤，其中，利用粒子束沿与垂直于所述基板的面内方向的方向形成第一角度的方向照射所述突出部，以减少所述突出部的在垂直于所述基板的面内方向的方向上的厚度；和
第二照射步骤，其中，在所述第一照射步骤之后，利用所述粒子束沿比所述第一角度更加接近垂直于所述基板的面内方向、并且与垂直于所述基板的面内方向的方向形成第二角度的方向照射所述突出部，以减少残留的所述突出部的在平行于所述基板的方向上的厚度。
CN201480070783.9A 2013-12-25 2014-08-27 基板加工方法及半导体装置的制造方法 Active CN105849870B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013267453 2013-12-25
JP2013-267453 2013-12-25
PCT/JP2014/004399 WO2015097942A1 (ja) 2013-12-25 2014-08-27 基板加工方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105849870A CN105849870A (zh) 2016-08-10
CN105849870B true CN105849870B (zh) 2018-09-28

Family

ID=53477865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480070783.9A Active CN105849870B (zh) 2013-12-25 2014-08-27 基板加工方法及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9564360B2 (zh)
JP (1) JP6028110B2 (zh)
KR (1) KR101768928B1 (zh)
CN (1) CN105849870B (zh)
TW (1) TW201532220A (zh)
WO (1) WO2015097942A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101768928B1 (ko) 2013-12-25 2017-08-17 캐논 아네르바 가부시키가이샤 기판 가공 방법 및 반도체 장치의 제조 방법
US9418683B2 (en) * 2014-10-29 2016-08-16 International Business Machines Corporation Mass production of multichannel current perpendicular to plane head modules via preferred milling
JP6613207B2 (ja) * 2015-11-13 2019-11-27 東京エレクトロン株式会社 被処理体をエッチングする方法
WO2017082373A1 (ja) * 2015-11-13 2017-05-18 東京エレクトロン株式会社 被処理体をエッチングする方法
JP6748491B2 (ja) * 2016-06-27 2020-09-02 東京エレクトロン株式会社 基板に形成された凹部に銅配線を形成するための前処理を行う方法、及び、処理装置
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
JP6536629B2 (ja) * 2017-06-13 2019-07-03 株式会社デンソー 半導体装置およびその製造方法
WO2019004183A1 (ja) * 2017-06-27 2019-01-03 キヤノンアネルバ株式会社 プラズマ処理装置
JP6458206B1 (ja) 2017-06-27 2019-01-23 キヤノンアネルバ株式会社 プラズマ処理装置
TWI693860B (zh) 2017-06-27 2020-05-11 日商佳能安內華股份有限公司 電漿處理裝置
KR20220031132A (ko) 2017-06-27 2022-03-11 캐논 아네르바 가부시키가이샤 플라스마 처리 장치
WO2019003309A1 (ja) 2017-06-27 2019-01-03 キヤノンアネルバ株式会社 プラズマ処理装置
SG11202009122YA (en) 2018-06-26 2020-10-29 Canon Anelva Corp Plasma processing apparatus, plasma processing method, program, and memory medium
US10879055B2 (en) 2018-07-17 2020-12-29 Varian Semiconductor Equipment Associates, Inc. Techniques, system and apparatus for selective deposition of a layer using angled ions
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US11640909B2 (en) * 2018-12-14 2023-05-02 Applied Materials, Inc. Techniques and apparatus for unidirectional hole elongation using angled ion beams
US10927450B2 (en) * 2018-12-19 2021-02-23 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
JP7382809B2 (ja) * 2019-12-02 2023-11-17 キヤノントッキ株式会社 成膜方法及び成膜装置
JP7471074B2 (ja) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 成膜方法及び成膜装置
US11615958B2 (en) 2020-03-24 2023-03-28 Tokyo Electron Limited Methods to reduce microbridge defects in EUV patterning for microelectronic workpieces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350499A (en) * 1990-09-17 1994-09-27 Matsushita Electric Industrial Co., Ltd. Method of producing microscopic structure
CN1213157A (zh) * 1997-09-30 1999-04-07 西门子公司 用于进行平面化和凹入蚀刻的方法及装置
CN1221210A (zh) * 1997-03-27 1999-06-30 西门子公司 制作具有可变侧壁型面的通孔的方法
CN1461495A (zh) * 2001-04-18 2003-12-10 索尼公司 布线方法和利用该方法的器件布置方法、以及图象显示装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295629A (ja) * 1985-06-25 1986-12-26 Oki Electric Ind Co Ltd コンタクトホ−ルへのバリアメタルの形成方法
JPH0291940A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 半導体装置の製造方法
JPH03268332A (ja) * 1990-03-16 1991-11-29 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08268332A (ja) * 1995-03-29 1996-10-15 Nissan Shatai Co Ltd 車両の骨格結合構造
JP2000307002A (ja) 1999-04-22 2000-11-02 Nec Corp 半導体装置の製造方法
JP2002158211A (ja) 2000-11-20 2002-05-31 Shimadzu Corp イオンビームエッチング装置
US6812147B2 (en) * 2001-10-11 2004-11-02 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
JP2005327873A (ja) * 2004-05-13 2005-11-24 Toshiba Corp 半導体装置及びその製造方法
JP5423042B2 (ja) * 2009-02-25 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
US8435727B2 (en) * 2010-10-01 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US20120306026A1 (en) * 2011-05-31 2012-12-06 International Business Machines Corporation Replacement gate electrode with a tungsten diffusion barrier layer
KR101768928B1 (ko) 2013-12-25 2017-08-17 캐논 아네르바 가부시키가이샤 기판 가공 방법 및 반도체 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350499A (en) * 1990-09-17 1994-09-27 Matsushita Electric Industrial Co., Ltd. Method of producing microscopic structure
CN1221210A (zh) * 1997-03-27 1999-06-30 西门子公司 制作具有可变侧壁型面的通孔的方法
CN1213157A (zh) * 1997-09-30 1999-04-07 西门子公司 用于进行平面化和凹入蚀刻的方法及装置
CN1461495A (zh) * 2001-04-18 2003-12-10 索尼公司 布线方法和利用该方法的器件布置方法、以及图象显示装置的制造方法

Also Published As

Publication number Publication date
CN105849870A (zh) 2016-08-10
US20160268162A1 (en) 2016-09-15
JPWO2015097942A1 (ja) 2017-03-23
TWI562304B (zh) 2016-12-11
WO2015097942A1 (ja) 2015-07-02
US9564360B2 (en) 2017-02-07
KR20160089441A (ko) 2016-07-27
JP6028110B2 (ja) 2016-11-16
TW201532220A (zh) 2015-08-16
KR101768928B1 (ko) 2017-08-17

Similar Documents

Publication Publication Date Title
CN105849870B (zh) 基板加工方法及半导体装置的制造方法
US8992785B2 (en) Method for modifying an etch rate of a material layer using energetic charged particles
TWI506693B (zh) 半導體裝置的製造方法、離子束蝕刻裝置及控制裝置
JP5829357B2 (ja) 磁気メモリ及びその形成方法
KR20090036519A (ko) Ｒｃ 지연을 감소를 위해 유전체층들에 에어갭을 형성하는 방법 및 장치
US7951677B2 (en) Corner rounding in a replacement gate approach based on a sacrificial fill material applied prior to work function metal deposition
KR20090086841A (ko) 기판처리장치 및 기판처리방법
US10658197B2 (en) Method for producing low-permittivity spacers
US20110076844A1 (en) Superior fill conditions in a replacement gate approach by performing a polishing process based on a sacrificial fill material
US7462563B2 (en) Method of forming an etch indicator layer for reducing etch non-uniformities
TW202131406A (zh) 使用電漿處理的金屬膜蝕刻方法
TWI743567B (zh) 記憶體裝置及其製造方法
US20120129347A1 (en) Apparatus and Method For Incorporating Composition Into Substrate Using Neutral Beams
CN107068554B (zh) 用于减少的接口和串联触头电阻的触头集成
US20070284608A1 (en) Reduction of dopant loss in a gate structure
KR102170485B1 (ko) 대체 금속 게이트 트랜지스터
US20110073920A1 (en) Superior fill conditions in a replacement gate approach by corner rounding based on a sacrificial fill material
KR100959640B1 (ko) 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법
KR100919763B1 (ko) 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법
JP4768689B2 (ja) マグネトロン型スパッタリング装置および半導体装置の製造方法
CN110610851A (zh) 一种在tmah工艺中保护晶圆边缘的方法
KR101638464B1 (ko) 전자부품 제조방법 및 전극구조
CN106298484B (zh) Mos晶体管的形成方法
US20150021772A1 (en) Mixed-metal barrier films optimized by high-productivity combinatorial PVD
US20240046966A1 (en) Wordline sidewall contacts in 3d nand structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant