KR100959640B1 - 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법 - Google Patents

중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법 Download PDF

Info

Publication number
KR100959640B1
KR100959640B1 KR1020070135247A KR20070135247A KR100959640B1 KR 100959640 B1 KR100959640 B1 KR 100959640B1 KR 1020070135247 A KR1020070135247 A KR 1020070135247A KR 20070135247 A KR20070135247 A KR 20070135247A KR 100959640 B1 KR100959640 B1 KR 100959640B1
Authority
KR
South Korea
Prior art keywords
substrate
neutral beam
ion
neutral
ion beam
Prior art date
Application number
KR1020070135247A
Other languages
English (en)
Other versions
KR20090067553A (ko
Inventor
염근영
김성우
박병재
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070135247A priority Critical patent/KR100959640B1/ko
Publication of KR20090067553A publication Critical patent/KR20090067553A/ko
Application granted granted Critical
Publication of KR100959640B1 publication Critical patent/KR100959640B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/026Means for avoiding or neutralising unwanted electrical charges on tube components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/04Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/08Ion sources; Ion guns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

중성빔 발생장치로 생성된 중성빔을 낮은 에너지로 산화막 표면을 처리해줌으로써 산화막의 전기적 손상을 최소화하면서 박막 특성을 향상시킬 수 있는 중성빔을 이용하여 기판의 특성향상을 위한 중성빔 표면 조성 혼입(incorporation)장치 및 방법에 관한 것으로, 플라즈마 발생 챔버 내에 장착되고, 이온빔을 생성하기 위한 가스를 주입하는 이온빔 발생 가스 주입구, 상기 이온빔 발생 가스 주입구를 통해 도입된 가스로부터 극성을 갖는 이온빔을 생성하는 이온소스부, 상기 이온소스부의 한쪽 단부에 마련된 그리드 어셈블리, 상기 그리드 어셈블리에 대응하여 마련되어 상기 이온빔을 중성빔으로 전환시키는 반사체 및 상기 중성빔의 진행 경로 상에 피처리 기판을 위치시키는 스테이지를 포함하고, 상기 중성빔으로 상기 피처리 기판의 표면을 개질하는 구성을 마련한다.
상기와 같은 중성빔을 이용한 기판의 표면조성 혼입 장치 및 방법을 이용하는 것에 의해, 기존의 MOSFET 뿐 아니라, SONOS, TANOS 등과 같은 차세대 반도체 소자의 산화막 특성 향상에 전반적으로 사용할 수 있는 장비 및 공정 기술을 향상시킬 수 있다.
이온, 소스, 중성빔, 개질

Description

중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법{Compositions incorporation apparatus of substrate using neutral beam and method thereof}
본 발명은 중성빔을 이용한 기판의 특설 향상을 위한 표면 조성 혼입(incorporation) 장치 및 방법에 관한 것으로, 특히 중성빔 발생장치로 생성된 중성빔을 식각이 거의 이루어지지 않을 정도의 낮은 에너지, 예를 들어 10 eV 이하로 산화막 표면을 처리해줌으로써 산화막의 전기적 손상을 최소화하면서 박막 특성을 향상시킬 수 있는 중성빔을 이용한 기판의 표면 조성 혼입(incorporation) 장치 및 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 메모리 셀 면적이 감소되고 있다. 이는 다수의 셀 트랜지스터를 포함하는 비휘발성 메모리 소자의 집적도 증가에 심각한 장애 요인이 되고 있다.
따라서 MOSFET 구조와 같이 단일의 게이트 전극을 가지면서, 전하를 트랩할 수 있는 SONOS(silicon-oxide-nitride-oxide-silicon)형 비휘발성 메모리 소자가 제안되었다. SONOS형 비휘발성 메모리 소자는 제조가 용이하고, 집적 회로의 주변 영역 또는 로직(logic) 영역과 쉽게 일체화될 수 있다는 장점이 있다.
도 1은 종래기술에 따른 SONOS 소자의 구조를 설명하기 위하여 도시한 단면도이다.
도 1에 도시된 바와 같이, SONOS 소자는 소자 분리막(2)이 형성된 기판(1) 상에 순차적으로 적층된 하부 절연막(3), 전하 저장층(4), 상부 절연막(5) 및 게이트 전극(6)으로 이루어진다. 이때, 하부 절연막(3)과 상부 절연막(5)은 CVD(Chemical Vapor Deposition) SiO2막으로 형성하고, 전하 저장층(4)은 Si3N4막으로 형성한다.
이러한 구조를 갖는 SONOS 소자는 부유 게이트형 메모리 소자인 플래시 메모리 소자와 달리 부유 포획형 메모리 소자로서 하부 절연막(3)과 상부 절연막(5) 사이에 개재된 질화막, 즉 전하 저장층(4)에 전하를 저장하는 방식으로 프로그램을 수행한다.
그러나, 전하 저장층(4)으로 사용되는 질화막 내의 트랩 사이트(trap site)가 작아 전하를 많이 저장시키지 못하는 단점이 있으며, 트랩 사이트에 전하를 저장하는 프로그램 동작 및 전하를 제거시키기 위한 소거 동작을 위한 속도가 감소하는 문제가 있다.
따라서 비활성 메모리 소자의 성능을 극대화하기 위해서는 게이트 전극을 일함수가 큰 금속막 및 전하 차단막으로 사용하고, 유전 상수가 큰(high K) 유전막을 사용하는 CTF(Charge trap flash)가 채용되고 있다.
예를 들어, 게이트 전극으로 TaN을 사용하고, 유전 상수가 큰 유전막으로 알 루미늄 산화막을 사용하는 TANOS(tantalium-aluminium oxide-nitride-oxide-silicon)형 비휘발성 메모리 소자 또는 SANOS(silicon-aluminium oxide-nitride-oxide-silicon)소자가 제안되고 있다.
본 발명의 목적은 차세대 반도체에 적용되는 산화막을 중성빔을 이용한 표면 조성 혼입(incorporation) 공정으로 산화막의 특성이 향상되어 차세대 반도체 소자의 성능을 개선할 수 있는 장치 및 방법을 제공하는 것이다.
즉 본 발명은 산화막이 거의 식각되지 않는 에너지 범위를 사용한다는 점에서 기존의 이온주입 방법과는 차별성이 있다. 이러한 이온 주입장치는 이온화된 도펀츠(dopants)를 고속으로 가속시켜서 웨이퍼 표면에 주입시키는 장치이다. 반도체 제조 공정에서의 이온 주입은 부도체인 웨이퍼에 전기적 특성을 가진 원자 이온을 웨이퍼의 표면을 뚫고 들어갈 만큼 큰 에너지를 갖게 하여 웨이퍼 속으로 주입시키는 것이다
상기 목적을 달성하기 위해 본 발명에 따른 중성빔을 이용한 기판의 표면 조성 혼입 장치로서, 상기 표면 조성 혼입 장치는 플라즈마 발생 챔버 내에 장착되고, 이온빔을 생성하기 위한 가스를 주입하는 이온빔 발생 가스 주입구, 상기 이온빔 발생 가스 주입구를 통해 도입된 가스로부터 극성을 갖는 이온빔을 생성하는 이온소스부, 상기 이온소스부의 한쪽 단부에 마련된 그리드 어셈블리, 및 상기 그리드 어셈블리를 관통하는 이온빔을 중성빔으로 전환하고, 상기 이온빔이 충돌하도록 상기 이온빔의 직진 방향에 대하여 일정한 각도로 기울어진 슬릿(slit) 형상으로 형성된 복수 개의 반사판을 구비하는 반사체를 포함하고, 상기 중성빔은 상기 중성빔의 진행 경로 상에 위치된 피처리 기판의 표면 조성에 혼입하는 것에 의해 상기 피처리 기판의 특성을 개질하는 것을 특징으로 한다.
또 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치에 있어서, 상기 피처리 기판의 특성 개질은 상기 중성빔으로 처리시 산화막의 두께 변화가 거의 없는 5 eV 내지 100 eV의 에너지로 실행되는 것을 특징으로 한다.
또 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치에 있어서, 상기 피처리 기판의 특성 개질은 10 eV의 에너지로 실행되는 것을 특징으로 한다.
또 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치에 있어서, 상기 이온빔 발생 가스 주입구를 통해 도입된 가스는 질소(nitrogen) 계열, 산소(oxygen) 계열, CxFy 계열, 불소(fluorine) 계열 중의 어느 하나인 것을 특징으로 한다.
또 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치에 있어서, 상기 피처리 기판은 SiO2로 이루어진 소자로서, 상기 소자의 게이트 산화막을 중성빔으로 혼입하여 전기적인 특성을 향상시키는 것을 특징으로 한다.
또 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치에 있어서, 상기 피처리 기판은 Al2O3, HfO2, TiO2, ZrO2 ,, Y2O3, Ta2O5 , La2O3와 같은 고유전 물질로 이루어진 소자로서, 상기 소자의 산화막을 중성빔으로 혼입하여 전기적인 특성을 향상시키는 것을 특징으로 한다.
또 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치에 있어서, 상기 피처리 기판은 SONOS(silicon-oxide-nitride-oxide-silicon), TANOS(tantalium-aluminium oxide-nitride-oxide-silicon) 또는 SANOS(silicon-aluminium oxide- nitride-oxide-silicon)소자 중의 어느 하나인 것을 특징으로 한다.
또 상기 목적을 달성하기 위해 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 방법은 이온빔을 생성하기 위한 가스를 주입하는 단계, 주입된 가스로부터 극성을 갖는 이온빔을 생성하는 단계, 상기 이온빔을 중성빔으로 전환시키는 단계, 상기 중성빔을 상기 피처리 기판에 생성된 표면 조성에 혼입하는 것에 의해 상기 피처리 기판의 특성을 개질하는 단계를 포함하며, 상기 피처리 기판의 특성 개질은 상기 중성빔으로 처리시 산화막의 두께 변화가 거의 없는 5 eV 내지 100 eV의 에너지로 실행되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치 및 방법에 의하면, SONOS, TANOS 등과 같은 차세대 반도체 소자에 전반적으로 사용할 수 있는 장비 및 공정 기술을 향상시킬 수 있다는 효과가 얻어진다.
또 본 발명에 따른 중성빔을 이용한 표면조성 혼입 장치 및 방법에 의하면, 중성빔 발생장치로 추출된 이온을 10eV 이하의 낮은 에너지로 반도체 소자의 산화막에 대해 표면 처리함으로써 산화막의 전기적 손상을 최소화할 수 있다는 효과도 얻어진다. 즉 O, N, F 등을 산화막에 혼입(incorporation)시킴에 따라 산화막의 전기적 특성이 향상시킬 수 있다.
또 본 발명에 있어서는 중성빔을 이용하여 산화막의 전기적 특성 향상을 이루고자 하는 것이다. 이때 중성빔을 사용하는 경우, 기존의 플라즈마를 이용한 방 법에서 발생할수 있는 전기적 손상 등을 방지할 수 있어 산화막의 특성향상을 이룰 수 있다. 특히, 반도체소자의 게이트 산화막에 적용시, 기존방법에서 발생될 수 있는 플라즈마 손상(damage)으로 인한 산화막의 전기적 특성 저하를 방지할 수 있다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.
먼저, 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 방법을 실현하기 위한 장치의 구성을 도면에 따라서 설명한다.
도 2는 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치이고, 도 3은 도 2에 도시된 표면 조성 혼입 장치를 플라즈마 발생 챔버 내에 장착한 상태를 나타내는 도면이다.
본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치는 일정한 극성을 갖는 이온빔(101)을 추출하여 가속시킬 수 있는 이온 소스부(100), 이온 소스부(100)의 외주연에 따라 권회되어 마련된 다수의 유도코일(200), 다수의 유도 코일(200)에 전자장을 부가하는 전자석부(300), 이온 소스부(100)의 말단에 위치하며, 이온빔이 통과하는 다수개의 그리드 홀(401)이 각각 형성된 3개의 그리드(400), 그리드(400)와 밀착되어 있으며, 그리드(400) 내의 그리드 홀(401)에 대응하는 복수 개의 반사판(501)이 형성되어 있으며, 그리드 홀(401)을 통과한 이온빔을 반사판(501) 내에 서 반사시켜 중성빔으로 전환시켜 주는 반사체(500) 및 중성빔(102)의 진행경로 상에 피처리 기판인 웨이퍼(1000)을 위치시킬 수 있는 스테이지를 포함한다.
반사체(500)와 스테이지 사이에는 리타딩 그리드가 더 설치되어 중성빔의 방향성 및 가속 에너지를 제어할 수도 있다.
한편, 그리드 홀(401)들의 직경에 비하여 반사판(501)들의 직경이 같거나 더 크도록 구성되는 것이 바람직하다. 또, 그리드(400)는 원통형으로 구성되며 그의 후단부에는 가장자리를 따라 돌출부가 형성되며, 반사체(500)는 원통형으로 구성되며 그의 전단부에는 그리드(400)의 돌출부에 내삽될 수 있는 돌출부가 형성될 수 있다.
한편, 그리드 홀(401)들을 통과하여 직진하는 이온빔(101)이 반사판(501) 내에서 반사되도록, 복수의 반사판(501)들은 이온빔(101)의 직진 방향에 대하여 일정한 각도로 경사져 있으며, 반사판(501)들이 반사체(500) 내에서 반사체의 중심선에 대하여 일정한 각도로 경사져 있거나 반사체(500) 내에서 반사체의 중심선에 대하여 평행하게 형성되어 있으며, 반사체(500)의 외주를 따라 돌출부의 돌출 높이가 일정한 각도로 경사지도록 구성하여도 좋다.
본 발명에 있어서 이온 소스부(100)는 다양한 형태의 이온소스를 사용할 수 있고, 반사체(400)의 재질은 반도체기판, 이산화규소 또는 금속기판 그래파이트(graphite) 기판으로 이루어질 수 있으며, 반사체(400) 내의 반사체 홀(401)의 표면에 입사되는 이온빔의 입사각이 5°내지 15°의 범위가 되도록 구성하면 좋다.
본 발명에 따르면, 이온빔을 발생시킬 수 있는 이온 소스부(100)와 피처리 기판(1000)이 안착되는 스테이지 사이에 이온빔을 적절한 입사각으로 반사시킬 수 있는 반사체(500)를 구비함으로써 간단한 방법에 의하여 손쉽게 중성빔(102)을 얻을 수 있으며, 이를 표면처리용 이온 주입원으로 사용하기 때문에 종래 이온빔에 의해 발생하던 피처리 기판(1000)에 대한 전기적, 물리적 손상이 없이 SONOS, TANOS 등과 같은 차세대 소자에서의 전기적 특성을 향상 및 개선시킬 수 있다.
즉 도 3에 도시된 바와 같은 표면 조성 혼입 장치에 있어서는 플라즈마 발생 챔버와 3장의 그리드와 반사판을 구비한 중성빔 소스 장비에 있어서, 3개의 그리드를 중첩시켜서 이루어지되, 발생 챔버에 인접된 최상부의 첫 번째 그리드에는 (+)전압을 인가하여 가속시키고, 두번째 그리드에는 음(-)전압을 인가하여 빔의 옵틱을 조절하며, 마지막 세번째 그리드 및 반사판은 접지시켜서 추출된 이온빔을 중성빔으로 변환시켜서 전기적 손상을 최소화한다.
또한 본 발명에 있어서 적용가능한 가스는 대표적으로 질소(nitrogen) 계열, 산소(oxygen) 계열, CxFy 계열, 불소(fluorine) 계열 등이 있으며, 피처리 기판으로는 SiO2를 포함하여 Al2O3, HfO2, TiO2, ZrO2 ,, Y2O3, Ta2O5 , La2O3 등과 같은 고유전 물질인 하이 케이(High-k) 물질 등의 기판이 사용되어 진다.
또 본 발명에 따르면, 이온 소스부(100)의 후단에 있는 그리드(400)와 반사체(500)를 밀착시킴으로서 불필요한 방향으로 진행되는 이온빔(101)의 누출을 차단하여 오염발생을 현저히 줄일 수 있으며, 그에 따라 중섬빔(102)의 플럭스가 현저히 증가되고, 반사체가 차지하는 공간면적을 줄일 수 있어서 주입 장치의 소형화와 원가절감을 달성할 수 있다.
또한, 전압인가에 의해 이온빔을 가속시킬 수 있으며, 동시에 이온빔이 통과될 수 있는 복수 개의 그리드 홀이 형성된 그리드 어셈블리에 대해서는 본 출원인의 등록특허 제0380660호 등에 구체적으로 개시되어 있으므로 그 설명은 생략한다.
다음에 도 3에 도시된 표면처리장치에 의해 피처리 기판인 웨이퍼의 표면을 처리하는 방법에 대해 설명한다.
도시하지 않은 이온빔 발생 가스 주입구를 통해 이온빔을 생성하기 위한 가스가 주입된다. 이 이온빔 발생 가스 주입구를 통해 주입된 이온 가스는 이온소스부(100)에서 극성을 갖는 이온빔으로 생성되며, 생성된 이온빔은 그리드(400) 및 반사체(500)에서 중성빔으로 전환된다. 이 중성빔이 피처리 기판인 웨이퍼(1000)으로 주입되어 표면처리를 한다.
도 4는 도 3의 표면 조성 혼입 장치를 이용하여 표면 처리 후, 산화막의 깊이 프로파일(depth profile)의 변화를 SIMS(Secondary Ion Mass Spectrometry)데이터를 이용하여 알아본 결과이다. 즉, Al2O3를 낮은 에너지로 중성빔 처리를 한 후, SIMS를 이용하여 깊이 프로파일을 한 결과, Al2O3를 중성빔 처리를 함으로 인해 Al-F 결합(bonding)이 형성되면서 산화막의 특성이 향상되었음을 알 수 있다.
또 본 발명에 따른 피처리 기판의 특성 개질은 중성빔으로 처리시 산화막의 두께 변화가 거의 없는 1 eV 내지 100 eV의 에너지, 바람직하게는 10 eV의 에너지로 실행된다.
도 5는 식각이 일어나지 않는 10eV이하의 낮은 에너지로 산화막을 중성빔으로 표면 조성 혼입(incorporation)을 한 후 산화막이 포함된 소자의 메모리 특성이 향상됨을 보여주는 결과이다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
도 1은 종래기술에 따른 SONOS 소자의 구조를 설명하기 위하여 도시한 단면도,
도 2는 본 발명에 따른 중성빔을 이용한 표면 조성 혼입 장치를 나타내는 도면,
도 3은 도 2에 도시된 표면 조성 혼입 장치를 플라즈마 발생 챔버 내에 장착한 상태를 나타내는 도면,
도 4는 도 3의 표면 조성 혼입 장치를 이용하여 표면 처리 후, 산화막의 깊이 프로파일의 변화를 SIMS 데이터를 이용하여 알아본 결과를 나타내는 도면.
도 5는 중성빔을 이용한 표면 조성 혼입(incorporation)을 한 후 산화막이 포함된 소자의 메모리 특성이 향상됨을 보여주는 도면.
*도면의 주요 부분에 대한 부호의 설명*
100 : 이온 소스부 101 : 이온빔
200 : 유도 코일 300 : 전자석부
400 : 그리드 401 : 홀
500 : 반사체 102 : 중성빔

Claims (11)

  1. 중성빔을 이용한 기판의 표면 조성 혼입 장치로서,
    상기 표면 조성 혼입 장치는 플라즈마 발생 챔버 내에 장착되고,
    이온빔을 생성하도록 질소(nitrogen) 계열, 산소(oxygen) 계열, CxFy 계열 및 불소(fluorine) 계열 중에서 선택된 적어도 하나의 가스를 주입하는 이온빔 발생 가스 주입구,
    상기 이온빔 발생 가스 주입구를 통해 도입된 가스로부터 극성을 갖는 이온빔을 생성하는 이온소스부,
    상기 이온소스부의 한쪽 단부에 마련된 그리드 어셈블리, 및
    상기 그리드 어셈블리를 관통하는 이온빔을 중성빔으로 전환하고, 상기 이온빔이 충돌하도록 상기 이온빔의 직진 방향에 대하여 일정한 각도로 기울어진 슬릿(slit) 형상으로 형성된 복수 개의 반사판을 구비하는 반사체를 포함하고,
    상기 중성빔은 상기 중성빔의 진행 경로 상에 위치된 피처리 기판의 표면 조성에 혼입하되, 상기 피처리 기판은 SiO2로 이루어진 소자로서, 상기 소자의 게이트 산화막을 중성빔으로 혼입하여 상기 피처리 기판의 전기적 특성을 개질하거나, Al2O3, HfO2, TiO2, ZrO2,, Y2O3, Ta2O5 및 La2O3를 포함하는 물질 중에서 선택된 적어도 하나의 고유전 물질로 이루어진 소자로서, 상기 소자의 산화막을 중성빔으로 혼입하는 것에 의해 상기 피처리 기판의 전기적 특성을 개질하며, 상기 피처리 기판의 특성 개질은 상기 중성빔으로 처리시 산화막의 두께 변화가 없는 1 eV 내지 100 eV의 에너지로 실행되는 것을 특징으로 하는 중성빔을 이용한 표면 조성 혼입 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 피처리 기판의 특성 개질은 10 eV의 에너지로 실행되는 것을 특징으로 하는 중성빔을 이용한 표면 조성 혼입 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서,
    상기 피처리 기판은 SONOS(silicon-oxide-nitride-oxide-silicon), TANOS(tantalium-aluminium oxide-nitride-oxide-silicon) 또는 SANOS(silicon-aluminium oxide-nitride-oxide-silicon)소자 중의 어느 하나인 것을 특징으로 하는 중성빔을 이용한 표면 조성 혼입 장치.
  8. 이온빔을 생성하도록 질소(nitrogen) 계열, 산소(oxygen) 계열, CxFy 계열 및 불소(fluorine) 계열 중에서 선택된 적어도 하나의 가스를 주입하는 단계,
    주입된 가스로부터 극성을 갖는 이온빔을 생성하는 단계,
    상기 이온빔을 중성빔으로 전환시키는 단계,
    상기 중성빔을 피처리 기판에 생성된 표면 조성에 혼입하는 것에 의해 상기 피처리 기판의 전기적 특성을 개질하는 단계를 포함하되, 상기 피처리 기판은 SiO2로 이루어진 소자로서, 상기 소자의 게이트 산화막을 중성빔으로 혼입하여 상기 피처리 기판의 전기적 특성을 개질하거나, Al2O3, HfO2, TiO2, ZrO2,, Y2O3, Ta2O5 및 La2O3를 포함하는 물질 중에서 선택된 적어도 하나의 고유전 물질로 이루어진 소자로서, 상기 소자의 산화막을 중성빔으로 혼입하는 것에 의해 상기 피처리 기판의 전기적 특성을 개질하고, 상기 피처리 기판의 특성 개질은 상기 중성빔으로 처리시 산화막의 두께 변화가 없는 5 eV 내지 100 eV의 에너지로 실행되는 것을 특징으로 하는 중성빔을 이용한 표면 조성 혼입 방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020070135247A 2007-12-21 2007-12-21 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법 KR100959640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070135247A KR100959640B1 (ko) 2007-12-21 2007-12-21 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135247A KR100959640B1 (ko) 2007-12-21 2007-12-21 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090067553A KR20090067553A (ko) 2009-06-25
KR100959640B1 true KR100959640B1 (ko) 2010-05-26

Family

ID=40995257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135247A KR100959640B1 (ko) 2007-12-21 2007-12-21 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100959640B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8682973B2 (en) 2011-10-05 2014-03-25 Microsoft Corporation Multi-user and multi-device collaboration
US9544158B2 (en) 2011-10-05 2017-01-10 Microsoft Technology Licensing, Llc Workspace collaboration via a wall-type computing device
US10198485B2 (en) 2011-10-13 2019-02-05 Microsoft Technology Licensing, Llc Authoring of data visualizations and maps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039840A (ko) * 2000-11-22 2002-05-30 염근영 중성빔을 이용한 반도체소자의 식각방법 및 이를 위한식각장치
KR20060118085A (ko) * 2005-05-16 2006-11-23 (주)에스엔텍 중성빔발생장치를 갖춘 화학기상 증착장치
KR20060118084A (ko) * 2005-05-16 2006-11-23 (주)에스엔텍 중성빔발생장치를 갖춘 물리적기상 증착장치
KR20070016187A (ko) * 2007-01-23 2007-02-07 (주)에스엔텍 중성빔발생장치를 갖춘 물리적기상 증착장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039840A (ko) * 2000-11-22 2002-05-30 염근영 중성빔을 이용한 반도체소자의 식각방법 및 이를 위한식각장치
KR20060118085A (ko) * 2005-05-16 2006-11-23 (주)에스엔텍 중성빔발생장치를 갖춘 화학기상 증착장치
KR20060118084A (ko) * 2005-05-16 2006-11-23 (주)에스엔텍 중성빔발생장치를 갖춘 물리적기상 증착장치
KR20070016187A (ko) * 2007-01-23 2007-02-07 (주)에스엔텍 중성빔발생장치를 갖춘 물리적기상 증착장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8682973B2 (en) 2011-10-05 2014-03-25 Microsoft Corporation Multi-user and multi-device collaboration
US9544158B2 (en) 2011-10-05 2017-01-10 Microsoft Technology Licensing, Llc Workspace collaboration via a wall-type computing device
US10198485B2 (en) 2011-10-13 2019-02-05 Microsoft Technology Licensing, Llc Authoring of data visualizations and maps
US11023482B2 (en) 2011-10-13 2021-06-01 Microsoft Technology Licensing, Llc Authoring of data visualizations and maps

Also Published As

Publication number Publication date
KR20090067553A (ko) 2009-06-25

Similar Documents

Publication Publication Date Title
CN105849870B (zh) 基板加工方法及半导体装置的制造方法
US7947582B2 (en) Material infusion in a trap layer structure using gas cluster ion beam processing
US7365389B1 (en) Memory cell having enhanced high-K dielectric
US8992785B2 (en) Method for modifying an etch rate of a material layer using energetic charged particles
KR101033222B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
US8283265B2 (en) Method to enhance charge trapping
US20120129347A1 (en) Apparatus and Method For Incorporating Composition Into Substrate Using Neutral Beams
WO2004061910A2 (en) Pre-etch implantation damage for the removal of thin film layers
US9379021B2 (en) Method to reduce K value of dielectric layer for advanced FinFET formation
US10280512B2 (en) Apparatus and method for carbon film deposition profile control
TWI723431B (zh) 半導體處理系統與將離子植入到工件中及處理工件及刻蝕工件及在工件上沉積材料的方法
KR100959640B1 (ko) 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법
TWI605497B (zh) 降低用於先進鰭式場效電晶體形成之介電層的k値之方法
US20070284608A1 (en) Reduction of dopant loss in a gate structure
KR100919763B1 (ko) 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법
KR100936995B1 (ko) 박막 형성방법
CN112490127A (zh) 一种用带电粒子修正材料层的刻蚀速率的方法
KR100950478B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
KR102484144B1 (ko) 플래시 메모리 소자의 제조 방법
CN110610851A (zh) 一种在tmah工艺中保护晶圆边缘的方法
KR100875076B1 (ko) Sonos 플래쉬 메모리 소자의 제조방법
KR20080002012A (ko) 플래시 메모리 소자의 제조방법
KR20090067999A (ko) 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee