CN1457226A - 维持接触件之间间隙的方法和装置 - Google Patents

维持接触件之间间隙的方法和装置 Download PDF

Info

Publication number
CN1457226A
CN1457226A CN03130925A CN03130925A CN1457226A CN 1457226 A CN1457226 A CN 1457226A CN 03130925 A CN03130925 A CN 03130925A CN 03130925 A CN03130925 A CN 03130925A CN 1457226 A CN1457226 A CN 1457226A
Authority
CN
China
Prior art keywords
contact
electric
functional block
pad
entity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03130925A
Other languages
English (en)
Other versions
CN100490609C (zh
Inventor
R·F·沃伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1457226A publication Critical patent/CN1457226A/zh
Application granted granted Critical
Publication of CN100490609C publication Critical patent/CN100490609C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Connecting Device With Holders (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

披露了用于控制有待连接的接触焊盘或引脚之间间距的方法和装置。按照本发明的一个方面，电气封装包括实体和接触件。该实体包括例如连线的电路。该接触件设置在该实体上，并包括一个接触实体和一个接触功能块。该接触功能块是基本从该接触实体延伸的凸出部分，并设置成与外部表面接触。在一个实施例中，该外部表面是一个外部接触件，并且该接触功能块设置成使该接触实体与该外部接触件基本隔开。

Description

维持接触件之间间隙的方法和装置
技术领域
本发明一般涉及形成含有电路板和元件的装置，其中这些元件焊接到该电路板上。更特别地，本发明涉及用于改善电路板上的接触件和元件上接触件之间连接的一致性，其中的元件连接到电路板上。
背景技术
许多装置，例如快闪存储卡的非易失存储系统，包括印刷电路板，其中各种电气元件可焊接在该印刷电路板上。这种电路板通常允许元件(例如半导体封装和输入/输出接插件)之间互相连接。通常，通过电路板和元件上的电接触焊盘可实现这种互相连接。图1是电路板和半导体封装的示图，通过接触焊盘使电路板和半导体封装实现电接触。电路板140包括接触焊盘144的一种图案或阵列，在这些接触焊盘上一般覆盖或“印刷”有焊锡膏。接触焊盘144连接到电路板140上的电子线路或连线。半导体封装150包括接触焊盘154的图案或阵列，这些接触焊盘上经常电镀有金或相似的材料。类似于接触焊盘144，接触焊盘154通常连接到与半导体封装150相关的线路或连线。安置这两种接触焊盘144和接触焊盘154，以使信号可分别从电路板140和半导体封装150读出或提供给电路板140和半导体封装150。
当将半导体封装150焊接到电路板140时，将接触焊盘154与接触焊盘144对准。当与接触焊盘154相关的图案和间隔与电路板140的接触焊盘144的图案和间隔相匹配时，才可能使接触焊盘154与接触焊盘144对准。一旦接触焊盘154和接触焊盘144对准时，可加热接触焊盘144上的焊锡膏，当焊锡膏有效地使接触焊盘154熔结到相应的接触焊盘144时，在接触焊盘154和接触焊盘144之间实现了电连接。即，接触焊盘154对准接触焊盘144，并焊接在一起，以使接触焊盘154a与接触焊盘144a实现电连接，并使接触焊盘154b与接触焊盘144b实现电连接。
一般而言，如上所述，基本上用焊锡膏涂复或印刷在接触焊盘154上。图2a是带有接触焊盘的电路板或衬底的概略侧视图。形成的电路板200，在它的至少一个顶层表面上含有焊盘204。为了便于描述，未示出例如与电路板200相关的各种层和互相连接的功能块。如前所述，电路板200上的每个焊盘204一般含有焊锡膏层208。
当带有接触焊盘的元件(例如如图2b所示的带有接触焊盘214的元件210)电连接到电路板200元件时，把元件210固定在电路板200上，以使焊盘214有效地与相应的焊盘204(例如204a)对直。一旦焊盘214适当地与焊盘204a对准，使焊盘214与焊锡膏层208a接触，如图2c所示。当对焊锡膏层208a进行加热时，通过焊锡膏层208a在焊盘214和焊盘204a之间达到电连接。
一旦加热焊锡膏使有效连接焊盘204和214时，要控制焊锡膏层208的厚度是相对较困难的。特别地，当有多个焊盘204和214需要连接时，要控制焊锡膏层208的厚度，例如焊盘214和焊盘204a之间间隙的厚度是困难的。一般，当未细心控制焊盘204和214之间的间隙时，可能会引起与电路板200性能相关的可靠性问题。
图2d是当接触焊盘204和214之间间隙相当大时，电路板200和元件210的概略侧视图。当焊盘214与焊盘204a间的间隙太大时，焊锡膏层208a’也可能相当地厚，但强度较低。结果，由焊锡膏层208a’形成的“结点”可能裂开，从而会损害焊盘214和焊盘204a之间的电连通性。虽然焊锡膏层208 a’的较大厚度可能不会损害到焊盘214和焊盘204a之间的电连通性，但会损害元件210上的其他焊盘(未示出)与焊盘204之间的连接的完整性。例如，元件210的某些焊盘或引脚和焊盘204之间的间隙可能使某些焊盘实际上是“开路”。换句话说，当元件210的焊盘和焊盘204之间的间隙太大时，那么，焊锡膏层208不能成功地跨接元件210的焊盘和焊盘204之间的距离。同样地，在元件210的焊盘和焊盘204之间可能没有连接或没有稳定的连接。
图2e是电路板200和元件210的概略侧视图，在该图中，接触焊盘204a和214之间的间隙使焊锡膏层208a不能有效地使接触焊盘204a和214结合。当接触焊盘214与接触焊盘204a间的间隙太大时，焊锡膏层208a”不能有效地跨接接触焊盘204a与214之间的距离。同样地，无法通过焊锡膏层208a”使焊盘204a和214实现有效地电连接。特别地，当接触焊盘204a和214之间的间距太大时，那么，可能产生开路的接触，即，在焊盘204a和214之间可能没有有效的电连接。
虽然我们不希望焊盘204a与焊盘214隔开太大，这样会使焊锡膏层208a的厚度比所希望的厚度厚，或会形成不完整的结点，但我们也不希望焊盘204a与焊盘214相隔太近。如图2f所示，焊盘204a和焊盘214间的焊锡膏层208相当地薄。当焊锡膏层208a太薄时，由焊锡膏层208形成的结点强度可能相当弱。换句话说，当焊锡膏层208厚度相当小时，虽然可实现焊盘204a和焊盘214之间的电连接，可能会损害该连接的强度。作为例子，当焊盘204a和焊盘214间的焊锡膏层208a的厚度约为0微米时，由焊锡膏层208a形成的结点基本上没有强度。
因为控制有待电连接的两个焊盘之间的间隙厚度不是一件容易的事，所以常常难以维持电路板和该电路板元件的各种焊盘、引脚或接触件间连接的一致性。即使当两个特定焊盘间的间隙是可接受的，两个其它焊盘间的间隙也是无法接受的，因为很难维持组件内元件的每个焊盘和电路板相应焊盘之间的相同的间隙。因此，在焊盘之间建立和维持所希望的间隙量，及打算用相同的焊锡膏材料厚度填充该间隙的任何失误，经常会损害到包含该组件的任何装置的总体完整性。
电路板和电路板元件的焊盘、引脚或接触件之间形成的连接的可靠性对保证含有该电路板的装置能满足性能标准是重要的。当连接不可靠时，通过这些连接的信号就不可能成功地传送。如上所述，焊盘间不可靠的连接或跨接可以包括开路连接和虚弱连接。即使在装置内只存在一个不可靠连接，也会极大地影响该装置的性能。
因此，需要一种能改善电路板和电路板元件之间连接一致性的方法和装置。即，需要一种方法和装置，该能有效地控制用于将元件焊盘与电路板焊盘焊接在一起的焊锡膏层的厚度。
发明内容
本发明涉及用于控制有待连接的接触焊盘或引脚之间间距的一种系统和方法。按照本发明的一个方面，电气封装包括一个实体和一个接触件。该实体包括诸如连线之类的电气线路。该接触件安置在该实体上，并包括一个接触实体和一个接触功能块。该接触功能块是基本从该接触实体延伸出来的凸出部分，并设置成能与一个外部表面接触。在一个实施例中，该外部表面是外部接触件，而该接触功能块设置成使该接触实体基本与该外部接触件隔开。
在另一个实施例中，接触实体具有第一表面区域，而接触功能块包含具有第二接触区域的一个接触面。该接触面与外部表面接触，并比第一表面区域约小20多倍。在另一个实施例中，接触实体和接触功能块是电连接的。
使用一种焊盘，该焊盘含有例如一个实体和一个间隔功能块的两个基本完整的零件，能允许控制该接触焊盘和另一个接触焊盘之间有间距，该另一个焊盘有待连接或焊接到该接触焊盘上。一个接触焊盘上的接触功能块与其它的接触焊盘接触，并在该接触焊盘的实体和其它焊盘之间提供一个偏移。因为该偏移的幅度可受该间隔功能块高度的控制，所以能够控制所形成的焊接点(包括这两个接触焊盘)的厚度。同样地，可有效地防止一个接触焊盘实体和其它接触焊盘之间焊接层的厚度太薄或者太厚。当焊接层厚度太薄时，可能不利地影响到由焊接层形成的结点强度。另外，如果焊接层太厚，则可导致包括焊接层和接触焊盘的整个组件的开路连接。因此，防止焊接层的厚度太薄或者太厚，可以增加包括接触焊盘的整个组件的可靠性。
按照本发明的另一个方面，一个组件包括第一封装和第二封装。第一封装包括具有一个接触面的第一电接触件。具有实体部分和间隔部分的第二电接触件包含在第二封装内。设置间隔部分与第一电接触件的接触面相接触，以确定第一电接触件的接触面和第二电接触件的实体部分之间的间距。在一个实施例中，该组件还包括焊接材料层，该焊接材料层将第一电接触件连接到第二电接触件。这样，将焊接材料层设置在第一电接触件的接触面和第二电接触件的实体部分之间。
在阅读下列的详细描述及研究各种附图后，可明白本发明的这些和其他的优点。
附图说明
通过参考下列描述以及附图最能理解本发明。
图1是电路板和半导体封装的示图，通过接触焊盘使电路板和半导体封装实现电接触。
图2a是带有接触焊盘的电路板的概略侧视图。
图2b是一种电路板(例如，图2a电路板200)的概略侧视图，该电路板带有有待连接到电路板的元件。
图2c是一种元件(例如，图2a的元件210)的概略侧视图，该元件与例如图2a的电路板200的一块电路板连接。
图2d是电路板和元件(例如，电路板200和元件210)的概略侧视图，其中电路板和元件的接触焊盘之间的间隙相当大。
图2e是电路板和元件(例如，电路板200和元件210)的概略侧视图，其中电路板和元件的接触焊盘不能有效地连接。
图2f是电路板和元件(例如，电路板200和元件210)的概略侧视图，其中电路板和元件的接触焊盘之间的间隙相当小。
图3是带有按照本发明第一实施例的间隔功能块的接触焊盘的概略示图。
图4是按照本发明实施例的带有间隔功能块焊盘的一个元件的概略侧视图，该元件与电路板连接。
图5是按照本发明实施例的带有间隔功能块的焊盘的概略示图，该焊盘与不带间隔功能块的焊盘连接。
图6是按照本发明第二实施例的带有间隔功能块的焊盘的概略示图。
图7a是按照本发明第三实施例的带有间隔功能块的焊盘的概略示图。
图7b是按照本发明第四实施例的带有间隔功能块的焊盘的概略示图。
图8a是按照本发明第五实施例的带有间隔功能块的焊盘的概略示图。
图8b是按照本发明第六实施例的带有间隔功能块的焊盘的概略示图。
图9a是按照本发明第七实施例的带有间隔功能块的焊盘的概略示图。
图9b是按照本发明第八实施例的带有间隔功能块的焊盘的概略示图。
图10是按照本发明实施例的一种普通主机系统的概略示图，该系统包含非易失性存储装置。
图11是按照本发明实施例的非易失性存储装置(例如图10的非易失性存储装置)的概略示图，
具体实施方式
当印刷电路板的接触焊盘或引脚和该电路板元件之间形成的连接或结点不可靠时，整个设备，包括该印刷电路板都相当地不可靠，并且不能满足性能标准。如果连接不可靠，则信号不可能成功地在印刷电路板和印刷电路板元件之间通过。如果焊盘间的间隙太大，把焊盘焊接在一起时，可能使元件引脚和印刷电路板焊盘之间的连接或跨接不可靠，会导致开路连接。如果元件焊盘和印刷电路板焊盘之间的间隔太小，把焊盘焊接在一起时，也可能使连接不可靠，因为这种连接的强度相对较差。即使在一个装置中存在一个不可靠连接，也会对该设备的性能造成十分不利的影响。
在一个衬底(例如元件)的焊盘和另一个衬底(例如印刷电路板或另一个元件)的焊盘之间使用一个间隔物，可以有效地控制焊盘之间焊接材料层的厚度，因为焊接材料层的厚度可以基本由该间隔物的高度决定。当与印刷电路板焊盘接触的间隔物的表面区域相当小时，不会严重损害元件焊盘和印刷电路板焊盘之间焊接点连接的强度，同时降低产生开路连接的可能性。一般，将间隔物并入作为整个接触焊盘的一个功能块，这样，当例如通过化学蚀刻处理或粘贴处理形成整个焊盘时，结可将形成的间隔物作为整个接触焊盘的一部分。
图3是按照本发明实施例的带有间隔功能块的接触焊盘的概略示图。接触焊盘300可以由例如铜、镍或相似金属构成，并镀上比如金、镍、锡、铅或其他焊接材料。接触焊盘300包括焊盘部分305和间隔功能块310，该间隔功能块310与焊盘部分305结合。一般，在蚀刻处理或粘贴处理过程中，将焊盘部分305和间隔功能块310作为基本单一的焊片来形成。间隔功能块310基本上可以为任何合适的形状，例如，拓朴或横截面。如图所示，间隔功能块310具有近似三角形的横截面，并实际上作为从焊盘部分305凸出的尖端。在一个实施例中，间隔功能块310可以是相对刚性的。
通常，设置接触焊盘300，以包含在诸如半导体封装的某一个元件中，该元件有待焊接到印刷电路板，或更特别地，有待焊接到该电路板的一个接触焊盘上。当将接触焊盘300有效地焊接到电路板的接触焊盘时，如参考图4所述的，设置间隔功能块310，使其与电路板的一个接触焊盘接触。设置成能与电路板上的一个接触焊盘接触的间隔功能块310的部分是接触区314。在一个实施例中，设置接触区314，使其能有效地提供一个接触点。
依据各种不同因素，接触区314，及更普遍地，间隔功能块310的尺寸可以变化很大。作为例子，接触区314的尺寸取决于接触焊盘300的整个大小。典型地，选择接触区314的尺寸，以使接触区314只占与焊盘部分305相关的总面积中相当小的百分数，例如，小于约百分之五。当接触区314比焊盘部分305的表面积，或者比与焊接材料接触的焊盘部分305的面积相对较小时，在接触焊盘300和印刷电路板上相应的接触焊盘之间建立的一个结点不易产生裂缝。即对结点强度的损害较小。通常选择间隔功能块310的尺寸，例如间隔功能块310的高度，以达到焊接材料层的所需厚度，如下面参考图5描述的。
虽然接触焊盘300基本上是电路板或元件的一部分，但通常接触焊盘300是焊接到电路板表面焊盘上的半导体封装的一部分。特别地，接触焊盘300可以焊接到电路板表面上相应的焊盘，该焊盘上印刷有焊接膏。图4是按照本发明实施例的包含有间隔功能块焊盘的一个元件的概略侧视图。该焊盘(例如图3的接触焊盘300)焊接到电路板表面的焊盘上。包含间隔功能块310的接触焊盘300是与元件实体408(例如半导体封装)相联的电气引脚或接触焊盘。典型地，接触焊盘300是与元件实体408内含有的电路或连线(未示出)进行电通信。间隔功能块310实际上是接触焊盘300上凸出的部分，以使可以基本控制电路板400的接触焊盘412a之间的间距，例如焊接层420a的厚度。特别地，间隔功能块310通过有效地确定接触焊盘412a和焊盘部分305之间的间距，既可防止焊接层420a的厚度太薄，也可防止太厚。当焊接层420a用于基本上在接触焊盘300和接触焊盘412a之间建立一个结点时，焊接层420a的厚度约等于间隔功能块310的高度。
参考图5，将按照本发明实施例来描述间隔功能块(例如，图3的间隔功能块310)高度的选择。高度’x’508是间隔功能块310的高度。在所描述的实施例中，当把接触焊盘300焊接到焊盘412a时，间隔功能块310与焊盘412a接触，并因此高’x’508有效地确定了在接触焊盘300和焊盘412a之间形成的焊接材料层的厚度。因为焊接材料层(例如图4的层420a)的厚度通常在大约0.002英寸和大约0.003英寸之间，所以高’x’508可以在约0.002英寸和约0.003英寸之间。
如那些技术熟练人员将理解的，当焊接材料层的厚度相当小时，例如小于约0.001英寸时，在接触焊盘300和焊盘412a间形成的结点强度可能小于容许标准。另外，当焊接材料层的厚度相当大时，则接触焊盘300或与接触焊盘300相关的一个接触焊盘(未示出)实际上变成开路引脚的可能性就增加了。因此，虽然高’x’508可在宽范围内变化，但为了有效地保证包括接触焊盘300的产品或设备的可靠性，高’x’508一般不小于约0.001英寸，并且不大于约0.003英寸。
为了构成带有间隔功能块310的接触焊盘300，对接触材料进行蚀刻，即蚀刻后，可在接触焊盘300上形成间隔功能块310，并进行电镀。虽然蚀刻是形成接触焊盘300的一种合适的方法，但其他方法也可用于形成接触焊盘300。作为例子，粘贴处理也可用于从一片接触材料粘贴接触焊盘300。当使用粘贴处理时，可以从一片接触材料上以可实际优化来自单片接触材料输出的方式来印贴多个接触焊盘300。图6是按照本发明第二实施例的接触焊盘的概略示图，该接触焊盘包含间隔功能块，并将该间隔功能块定形成能使该接触焊盘的至少一边的外形与另一个接触焊盘共享。接触焊盘610包括间隔功能块614。当从一片接触材料上粘贴接触焊盘610时，可以设置接触焊盘610，以使第二接触焊盘618与接触焊盘610共享一个公共边。如图所示，第二接触焊盘618的间隔功能块622设置成与接触焊盘610相关的缺口基本吻合。由于第二个接触焊盘618毗连接触焊盘610，所以可有效地节约所用的接触材料。另外，当接触焊盘610与第二个接触焊盘618共享一个公共边时，可以更有有效地进行粘贴处理。一旦粘贴了接触焊盘610和618后，接触焊盘610和618可以经电镀处理，例如，用金电镀接触焊盘610和618的处理过程。
接触焊盘或(更确切地)接触焊盘的间隔功能块的整体形状，可以作很大的变化。至少部分地由于制造考虑，接触焊盘的整个配置也可以改变，制造方面的考虑包括(但不限于)形成某一特殊形状接触焊盘的难易性和形成某种给定形状接触焊盘所需的材料量。在一个实施例中，接触焊盘的间隔功能块可以具有微圆形的边沿，使间隔功能块的接触区相对地平滑些。图7a和7b是按照本发明实施例的带圆形间隔功能块的接触焊盘的概略示图。图7a的接触焊盘720包括圆形间隔功能块730，而图7b的接触焊盘750包括圆形间隔功能块760和圆形缺口770。当可以用蚀刻处理形成这两种接触焊盘720和750时，也可对接触焊盘750进行定形，从而如果用粘贴处理形成接触焊盘750，相邻接触焊盘的间隔功能块(未示出)实际上也可以由从缺口770上移去的材料构成。
图8a和8b是按照本发明另一个实施例的带有圆形间隔功能块的接触焊盘的概略示图。图8a的接触焊盘820包括带有基本为圆形尖端的间隔功能块830，而图8b的接触焊盘850包括带有基本为圆形尖端的间隔功能块860和对应形状的缺口870。可以用蚀刻处理来形成接触焊盘820和850。虽然接触焊盘820和850两者都可用粘贴处理形成，但接触焊盘850特别适合于用粘贴处理形成，因为接触焊盘850包括缺口870，该缺口定形成使相邻接触焊盘的间隔功能块实质上由从缺口870移去的材料构成。
在焊接过程中，虽然一般将接触焊盘的相对较小的部分(例如约小于百分之五)设置成能与另一个接触焊盘接触，但有时可能希望接触焊盘的大部分能与另一个接触焊盘接触。当与一个元件相联的接触焊盘的大部分和与电路板相联的接触焊盘相接触时，则将与元件接触焊盘相联的间隔功能块定形成具有更多坚固的接触区。图9a和9b是按照本发明实施例带有间隔功能块的接触焊盘的概略示图，该间隔功能块具有相当坚固的接触区。如所示的，接触焊盘920和950分别包括基本为方形的间隔功能块930和960。将间隔功能块930和960设置成使间隔功能块930和960的底部与电路板的接触焊盘接触。接触焊盘950也包括缺口970，可以将该缺口设置成有利于进行粘贴处理，以完成从一片接触材料粘贴接触焊盘950。
带有间隔物的接触焊盘一般可应用于将接触焊盘或引脚焊接到一个表面(例如另一个接触焊盘或另一个引脚)的几乎任何系统。在一个实施例中，如上所述的，带有间隔功能块的接触焊盘可以并入半导体封装，其中该半导体封装连接于印刷电路板上。如那些技术熟练的人员理解的，许多装置，例如，电子装置和存储器装置，使用电路板，其中将各种元件焊接到电路板上。含有利用带间隔功能块的接触焊盘的元件的一种装置的例子是非易失性存储器装置，例如快闪存储卡。快闪存储卡可包括一块电路板，在该电路板上可焊接控制器或快闪存储芯片，其中一种或两种可以包括带有间隔功能块的接触焊盘。
通常，当非易失性存储装置(例如包含带有间隔功能块的接触焊盘的存储卡)接入主机系统时，主机系统可以与非易失性存储装置进行通信，以使比特位写到该非易失性存储装置内，从该存储装置中读出，或者删除。先参考图10，将描述一种普通的主机系统，该主机系统包括非易失性存储装置，例如小型快闪存储卡。主机或计算机系统100一般包括系统总线104，它允许微处理器108、随机存取存储器(RAM)112和输入/输出电路116进行通信。应当理解的是，主机系统100通常可包括其它部件，例如，显示器和网络装置，为了简化，未显示出这些部件。
主机系统100能够捕获的信息包括(但不局限于)静止图像信息、音频信息和视频图像信息。这些信息可以被实时捕获，并可以无线方式发送给主机系统。而主机系统100基本上可以是任何系统，主机系统100通常是诸如数字照相机、摄像机、蜂窝式通信装置、音频播放机、视频播放机或计算机系统之类的一种系统。然而，应当理解的是，一般主机系统100基本可以是能存储数据或信息并恢复数据或信息的任何系统。
主机系统100也可以是仅能捕获数据或仅能恢复数据的一种系统。即，主机系统100可以是一种存储数据的专用系统，或者主机系统100可以是一种读取数据的专用系统。作为例子，主机系统100可以是存储记录器，该存储记录器基本上仅能记录或存储数据。另外，主机系统100可以是例如MP3播放机之类的一种装置，该装置通常设置成只能读取或恢复数据，但不能捕获数据。
在一个实施例中，非易失性存储装置120是一种可移动的非易失性存储装置，通常与总线104连接，以通过输入/输出电路接口130存储信息。如那些技术熟练人士所明白的，输入/输出接口130通常是一个阅读器或适配器，可用来减小总线104上的负载。非易失性存储装置120包括非易失性存储器124和存储控制系统128。在一个实施例中，可在单芯片或电路小片上(例如包含带有间隔功能块的接触焊盘的单芯片)上实现非易失性存储装置120。另外，可以在多芯片模块或多个可一起用作非易失性存储装置120的离散元件上实现非易失性存储装置120。下面参考图11详细描述非易失性存储装置120的一个实施例。
将非易失性存储器124设置成能储存数据，从而在需要时能够访问或读取这些数据。虽然应当明白，非易失性存储器124内的某些数据是不可删除的，但合适的时候也可删除在非易失性存储器124中储存的数据。通常由存储控制系统128控制储存数据、读取数据和删除数据的过程。
一般将非易失性存储装置120描述为包括一个存储控制系统128，即控制器。非易失性存储装置120常包括用于非易失性存储器124和存储控制系统128(即控制器)功能中的分离芯片。作为例子，虽然包括(但不局限于此)PC卡、小型快闪卡、多媒体卡和安全数字卡的非易失性存储装置含有在分离芯片上实现的控制器，但其它的非易失性存储装置可以不含有在分离芯片上实现的控制器。在一非易失性存储装置120不含有分离存储器和控制芯片的实施例中，该存储和控制功能可以集成到单一的芯片内，如那些技术熟练的人员将理解的。
参考图11，将详细描述按照本发明实施例的非易失性存储装置120。如上所述，非易失性存储装置120包括非易失性存储器124和存储控制系统128。存储器124和控制系统128，或控制器，是非易失性存储装置120的主要部件。存储器124可以是在半导体衬底上形成的存储单元阵列，其中，通过将两个或多个电荷电平中的一个储存到存储单元的单个储存元件内，将一个或多个比特数据储存在单个存储单元内。非易失快闪电擦除可编程只读存储器(EEPROM)是用于这种系统的一种普通型存储器的例子。
控制系统128在总线15上与用存储器系统储存数据的主机系统或其他系统进行通信。总线15通常是图10的总线104的一部分。控制系统128也控制包括存储单元阵列11的存储器124的操作，以写入由主机提供的数据，读取由主机请求的数据，并执行工作存储器124中的各种辅助处理的功能。控制系统128通常包括通用微处理器，其含有相关的非易失软件存储器、各种逻辑电路等。还经常包括一个或多个状态机，用于控制特定程序的性能。
通常由控制系统128经地址译码器17对存储单元阵列11进行编址。译码器17将正确的电压施加到阵列11的门电路和位线，对由控制系统128编址的一组存储单元编程以进行写数据、读取数据或删除。附加电路19包括可编程驱动器，该驱动器控制施加到阵列上的电压，该阵列取决于编程给编址单元组中的数据。电路19还包括从该编址存储单元组读取数据所需的检测放大器和其他电路。有待编程进阵列11的数据，或刚从阵列11读取的数据通常储存在控制系统128内的缓冲存储器21中。控制系统128经常还含有用于临时存储命令和状态数据等的各种寄存器。
将阵列11划分为众多存储单元模块O-N。如同快闪EEPROM系统中普遍使用的，该模块是删除的单位。即每个模块含有可一起删除的最小数量的存储单元。每个存储块通常划分为许多页，也如图10所述。页是编程的单位。即，将数据写进最小为一页的存储单元中的一次基本操作。一个或多个扇区的数据通常存储在每页内。如图11所示，一个扇区包括用户数据和头数据。头数据通常包括纠错码(ECC)，从扇区的用户数据中计算该纠错码(ECC)。当将数据编程进阵列11时，控制系统128的一部分23计算ECC，并且当数据从阵列11读出时，也检查ECC。另外，将ECC存储在与它们从属的用户数据不同的页内，或不同的模块内。
一个扇区的用户数据通常为512字节，相当于磁盘驱动器一个扇区的大小。头数据通常为附加的28字节。最普遍地，每页包含一个扇区的数据，但两个或多个扇区也可形成一页。由大量的页构成一个模块，例如从8页到高达512页、1024页或更多的页数。选择模块数，以为存储系统提供所需的数据存储能力。通常将阵列11划分成几个子阵列(未示出)，每个子阵列包含一定比例数的模块，这些子阵列互相一定程度地独立工作，以提高各种存储操作中的平行程度。例如，在美国专利号为5,890,192中描述了利用多子阵列的例子，这里结合该专利作参考。
虽然只描述了本发明的几个实施例，但应当理解，可以用许多其它的特殊形式来实现本发明，只要它们并没有脱离本发明的精神和范围。作为例子，当将快闪存储卡描述为含有带有间隔功能块接触焊盘的元件或封装时，具有间隔功能块接触焊盘的元件或封装可以用于各种不同的系统。应当理解，带有间隔功能块的接触焊盘可基本上并入到任何需要控制或严格要求的应用中，在该系统中，由一个焊接点连接接触焊盘之间的间隙，即焊接点的厚度。
将与间隔功能块相关的尺寸描述为含有某一基本等于所需焊接材料层厚度的高度以及一个其面积小于或近似等于接触焊盘总面积的一个预定百分数的接触表面。然而，应当理解的是，与间隔功能块有关的尺寸可在很大范围内变化。
虽然一般将间隔功能块描述为包含在与诸如半导体封装、电路小片或硅芯片元件之类的元件相关的接触焊盘内，但该间隔功能块也可位于与印刷电路板相关的接触焊盘上。换句话说，可以用含有间隔功能块的焊盘或引脚形成印刷电路板。这种印刷电路板可以与带有传统焊盘的元件连接或焊接，从而通过使用与该印刷板相关的间隔功能块来有效地控制电路板焊盘和元件焊盘之间的间隙。
此外，带有间隔功能块的接触焊盘通常包含在几乎任意的衬底上，例如半导体封装或电路板上，并且有待于连接或焊接到另外的衬底。例如，包含带有间隔功能块的接触焊盘的半导体封装或硅芯片可连接到另一个(例如比较大的)半导体封装。
一般而言，包含带有间隔功能块的接触焊盘的半导体封装或芯片可以具有多个带有间隔功能块的接触焊盘，这些接触焊盘每个都有特定的尺寸。即，几乎所有与一特殊半导体封装相关的接触焊盘可以含有相同的间隔功能块。然而，在一个实施例中，一块特殊半导体封装可以在不脱离本发明精神和范围的前提下含有不同间隔功能块的接触焊盘。
带有间隔功能块的接触焊盘可以并入一个封装中，该封装可嵌入底座中。换句话说，可使用间隔功能块用于在封装和底座之间提供可靠的点接触，封装可并入该底座。作为例子，通过配置，将底座设置成能接受存储元件，以包括存储元件的插座。当底座(例如与弹性表面相关的底座)或存储元件包含带有间隔功能块的接触焊盘时，一旦存储元件插入底座，则间隔功能块就能有效地提高存储元件的接触焊盘和底座接触焊盘之间点接触的可靠性。当间隔功能块与底座的接触焊盘的一部分接触时，即使不设置带有间隔功能块的接触焊盘来焊接到底座的接触焊盘上，也能实现可靠的点接触。
因此，将本发明的例子看作描述性的，而不是限制性的，并且本发明不受这儿给出的详细描述的限止，但可以在附加权利要求的范围内进行修改。

Claims (20)

1.一种电气封装，其特征在于，包括：
一个实体，设置所述实体，以包含电气线路；及
一个接触件，所述接触件基本上设置在所述实体上，所述接触件包括接触实体和接触功能块，其中所述接触功能块是基本从所述接触实体延伸出来的凸出部分，设置所述接触件以接触外部表面。
2.根据权利要求1所述的电气封装，其特征在于，所述电气封装是半导体封装、硅芯片、电路小片和电路板中的一种。
3.根据权利要求1所述的电气封装，其特征在于，所述外部表面是外部接触件，并设置所述接触功能块，以使所述接触体与所述外部接触件基本隔开。
4.根据权利要求3所述的电气封装，其特征在于，所述接触实体具有一个表面区，而所述接触功能块包括具有第二个表面区的接触面，设置所述接触面，使其与所述外部表面接触，所述第二表面区比所述第一表面区小约20多倍。
5.根据权利要求3所述的电气封装，其特征在于，设置所述接触功能块，使所述接触实体与所述外部接触件隔开一段约0.002英寸和约0.003英寸之间的间隙。
6.根据权利要求1所述的电气封装，其特征在于，所述接触实体和所述接触功能块是电连接的。
7.根据权利要求6所述的电气封装，其特征在于，所述接触件是镀金的。
8.根据权利要求1所述的电气封装，其特征在于，所述电气封装是存储卡元件，它包含非易失性存储器。
9.根据权利要求8所述的电气封装，其特征在于，所述存储卡是从由安全数字卡、小型快闪卡、多媒体卡、智能介质卡和记忆棒卡组成的所述组中选择的一种。
10.一种组件，其特征在于，包括：
第一封装，所述第一封装包含第一电气接触件，所述第一电气接触件具有一个接触面；及
第二封装，所述第二封装包含第二电气接触件，所述第二电气接触件含有实体部分和间隔部分，其中，设置所述间隔部分使其与所述第一电气接触件的所述接触面接触，以确定所述第一电气接触件的所述接触面和所述第二电气接触件的所述实体部分之间的间距。
11.根据权利要求10所述的组件，其特征在于，所述第一电气接触件的所述接触面和所述第二电气接触件的所述实体部分之间的所述间距在约0.002英寸和约0.003英寸之间。
12.根据权利要求10所述的组件，其特征在于，还包括：
焊接材料层，设置所述焊接材料层，以使所述第一电气接触件连接到所述第二电气接触件，其中，将所述焊接材料层设置在所述第一电气接触件的所述接触面和所述第二电气接触件的所述实体部分之间。
13.根据权利要求12所述的组件，其特征在于，所述焊接材料层的厚度基本由所述间隔部分的高度确定。
14.根据权利要求12所述的组件，其特征在于，所述间隔部分具有接触面，当所述焊接材料层使第一电气接触件与第二电气接触件向连接时，设置所述间隔部分的所述接触面，使其与所述第一电气接触件的所述接触面接触。
15.根据权利要求10所述的组件，其特征在于，所述间隔部分和所述实体部分是单一的薄片。
16.根据权利要求10所述的组件，其特征在于，所述第二电气接触件是镀金的。
17.按照权利要求10所述的组件，其特征在于，所述第一封装是半导体封装、电路小片、硅芯片和印刷电路板中的一件。
18.根据权利要求10所述的组件，其特征在于，所述第二封装是半导体封装、电路小片、硅芯片和印刷电路板中的一件。
19.一种电气封装，其特征在于，包括：
一个实体；及
至少一个接触件，所述接触件基本连接于所述实体，所述接触件包括第一表面和第二表面，其中所述第二表面基本是所述第一表面的凸出部分，设置所述第二表面与外部表面接触，以基本防止所述外部表面与所述第一表面接触。
20.根据权利要求19所述的电气封装，其特征在于，所述接触件包括一个功能块和一个实体，所述功能块含有所述第二表面，所述实体含有所述第一表面，用所述实体整体地形成所述功能块。
CNB031309259A 2002-05-08 2003-05-08 组件及电气封装 Expired - Fee Related CN100490609C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/142,213 2002-05-08
US10/142,213 US7138583B2 (en) 2002-05-08 2002-05-08 Method and apparatus for maintaining a separation between contacts

Publications (2)

Publication Number Publication Date
CN1457226A true CN1457226A (zh) 2003-11-19
CN100490609C CN100490609C (zh) 2009-05-20

Family

ID=29249831

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031309259A Expired - Fee Related CN100490609C (zh) 2002-05-08 2003-05-08 组件及电气封装

Country Status (7)

Country Link
US (1) US7138583B2 (zh)
EP (1) EP1361628B1 (zh)
CN (1) CN100490609C (zh)
AT (1) ATE339024T1 (zh)
DE (1) DE60308089T2 (zh)
ES (1) ES2272899T3 (zh)
TW (1) TWI294146B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633457A (zh) * 2012-08-23 2014-03-12 联想(北京)有限公司 一种电子设备
CN113345879A (zh) * 2021-05-31 2021-09-03 Tcl华星光电技术有限公司 微型led显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
US7615861B2 (en) 2006-03-13 2009-11-10 Sandisk Corporation Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
JP2009049258A (ja) * 2007-08-22 2009-03-05 Nippon Dempa Kogyo Co Ltd 電子部品の実装方法
CN101615519A (zh) * 2008-06-23 2009-12-30 深圳富泰宏精密工业有限公司 摇摆按钮
KR20120032293A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 패키지
JP2012160310A (ja) 2011-01-31 2012-08-23 Fujitsu Component Ltd 表面実装部品及び製造方法
US20120298406A1 (en) * 2011-05-23 2012-11-29 International Business Machines Corporation Reduced stress gull wing solder joints for printed wiring board connections
DE102016219423A1 (de) 2016-10-06 2018-04-12 Robert Bosch Gmbh Anordnung
US20200006273A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Microelectronic device interconnect structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5767580A (en) 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
DE69428181T2 (de) * 1993-12-13 2002-06-13 Matsushita Electric Ind Co Ltd Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6002172A (en) 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
JP3421548B2 (ja) * 1997-09-10 2003-06-30 富士通株式会社 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2000082522A (ja) 1998-09-08 2000-03-21 Smk Corp 電子部品接続用コネクタ
US6348739B1 (en) * 1999-04-28 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6414849B1 (en) * 1999-10-29 2002-07-02 Stmicroelectronics, Inc. Low stress and low profile cavity down flip chip and wire bond BGA package
US6469394B1 (en) * 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP2001249354A (ja) 2000-03-06 2001-09-14 Hirose Electric Co Ltd 電気コネクタ
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6624457B2 (en) * 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633457A (zh) * 2012-08-23 2014-03-12 联想(北京)有限公司 一种电子设备
CN103633457B (zh) * 2012-08-23 2015-12-02 联想(北京)有限公司 一种电子设备
CN113345879A (zh) * 2021-05-31 2021-09-03 Tcl华星光电技术有限公司 微型led显示面板
CN113345879B (zh) * 2021-05-31 2022-07-12 Tcl华星光电技术有限公司 微型led显示面板

Also Published As

Publication number Publication date
CN100490609C (zh) 2009-05-20
EP1361628B1 (en) 2006-09-06
US20050000727A1 (en) 2005-01-06
US7138583B2 (en) 2006-11-21
EP1361628A1 (en) 2003-11-12
DE60308089D1 (de) 2006-10-19
TW200306628A (en) 2003-11-16
ES2272899T3 (es) 2007-05-01
DE60308089T2 (de) 2007-04-05
TWI294146B (en) 2008-03-01
ATE339024T1 (de) 2006-09-15

Similar Documents

Publication Publication Date Title
KR101075360B1 (ko) 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법
US8193626B2 (en) Semiconductor package including multiple chips and separate groups of leads
CN100490609C (zh) 组件及电气封装
US6169325B1 (en) Semiconductor device
TWI553653B (zh) 在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合
US7629675B2 (en) System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
CN1645511A (zh) 叠层型半导体存储装置
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
JP2009259207A (ja) 半導体メモリカードとそれに用いられる半導体メモリデバイス
CN1940973A (zh) 闪存卡
CN104576546A (zh) 半导体封装件及其制造方法
KR101537448B1 (ko) 반도체 기억 장치 및 그 제조 방법
US20100020515A1 (en) Method and system for manufacturing micro solid state drive devices
CN205248255U (zh) 封装叠加型堆叠封装
CN1825492A (zh) 可从复用方式切换到非复用方式的半导体存储装置
JP2006351664A (ja) 半導体装置
CN1272688C (zh) 半导体存储器件的倒装芯片接口电路及倒装芯片接口方法
KR102632790B1 (ko) 갈바닉 효과 감소를 위한 인쇄 회로 보드 트레이스
US9173293B2 (en) Memory module and video camera
US11502028B2 (en) Semiconductor package including a wire and a method of fabricating the semiconductor package
KR20170082303A (ko) 반도체칩들이 수직으로 실장된 반도체 패키지
JPS61120454A (ja) デ−タ記憶用集積回路のパツケ−ジ
US12022618B2 (en) Printed circuit board with stacked passive components
CN115939088A (zh) 一种闪存颗粒封装基板及闪存颗粒、ssd存储器
US8491982B2 (en) Apparatus for manufacturing bonding structure, bonding structure and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120503

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120503

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American Texas

Patentee before: Sandisk Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20130508