TWI553653B - 在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合 - Google Patents

在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合 Download PDF

Info

Publication number
TWI553653B
TWI553653B TW100102684A TW100102684A TWI553653B TW I553653 B TWI553653 B TW I553653B TW 100102684 A TW100102684 A TW 100102684A TW 100102684 A TW100102684 A TW 100102684A TW I553653 B TWI553653 B TW I553653B
Authority
TW
Taiwan
Prior art keywords
die
pins
stack
substrate
voltage state
Prior art date
Application number
TW100102684A
Other languages
English (en)
Other versions
TW201142866A (en
Inventor
查理斯 恆 山 吳
Original Assignee
桑迪士克科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 桑迪士克科技有限責任公司 filed Critical 桑迪士克科技有限責任公司
Publication of TW201142866A publication Critical patent/TW201142866A/zh
Application granted granted Critical
Publication of TWI553653B publication Critical patent/TWI553653B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合
實施例係關於一多晶粒半導體封裝中半導體晶粒之一以規則為基礎的堆疊及線結合。
對可攜式消費者電子裝置需求之強烈增長正推動對高容量儲存裝置之需要。諸如快閃記憶體儲存卡之非揮發性半導體記憶體裝置正變得廣泛用於滿足對數位資訊儲存及交換之日益增長的需求。此類記憶體裝置之便攜性、多功能性及堅固耐用設計連同其高可靠性及大容量已使此類記憶體裝置理想地供用於各種各樣的電子裝置中，包括(例如)數位相機、數位音樂播放器、視訊遊戲機、PDA及蜂巢式電話。
雖然已知各種各樣的封裝組態，但快閃記憶體儲存卡通常可製作為系統級封裝(SiP)或多晶片模組(MCM)，其中複數個晶粒係以一所謂的三維堆疊式組態安裝於一基板上。在先前技術圖1及2中顯示一習用半導體封裝20(不具有模製化合物)之一邊視圖。典型封裝包含安裝至一基板26之複數個半導體晶粒22、24。雖然顯示兩個此類晶粒，但已知將八個或更多個晶粒堆疊於一半導體封裝中。該等半導體晶粒可在該晶粒之一上表面上形成有晶粒結合墊，本文中稱為接針。基板26可係由夾在上部導電層與下部導電層之間的一電絕緣核心形成。該等上部及/或下部導電層可經蝕刻以形成包含電引線及接觸墊之傳導圖案。該等接觸墊在本文中稱為指狀件。線結合係焊接於半導體晶粒22、24之接針與基板26之指狀件之間以將該等半導體晶粒電耦合至該基板。該基板上之電引線又在該晶粒與一主機裝置之間提供一電路徑。一旦在該晶粒與基板之間進行電連接，便通常接著將該總成封閉於一模製複合物中以提供一保護性封裝。
如先前技術圖1中所示，已知將兩個或更多個半導體晶粒直接堆疊於彼此頂部上，藉此佔用基板上之一小的佔用面積。然而，在一堆疊式組態中，必須在用於結合線30之毗鄰半導體晶粒之間提供空間。除結合線30自身之高度外，必須在該等結合線上方留出額外空間，乃因一個晶粒之結合線30與其上方下一晶粒之接觸可導致電短路。如圖1中所示，因此，已知提供一介電間隔層34以為欲結合至下部晶粒24上之接針之線結合30提供足夠空間。
作為對半導體晶粒之一經對準堆疊之一替代，已知以如先前技術圖2至4中所示之一偏移將半導體晶粒堆疊於彼此頂部上，以使得曝露下一下部晶粒之接針。舉例而言，在頒予Lin等人之題為「Multichip Module Having A Stacked Chip Arrangement.」之美國專利第6,359,340號中顯示此等組態。一偏移組態提供便於接達該等半導體晶粒中之每一者上之接針的一優點。對於(例如)圖2中所示之具有小數目(例如2)個晶粒之組態，已知將該堆疊中之每一晶粒直接線結合至基板。然而，如上文所指示，晶粒堆疊通常包含包含8個或更多個經堆疊之半導體晶粒。在此等例項中，該堆疊中之每一晶粒可線結合至直接位於其下方之晶粒或可能位於其下方之兩個晶粒。在先前技術圖3至4中顯示此組態。
在圖3及4中所示之實例中，該堆疊包含三個半導體晶粒22、24及34，其中每一晶粒係經由線30結合至該堆疊中位於其下方之晶粒。底部晶粒22可線結合至基板26。此外，將各別晶粒上之對應接針線結合在一起。因此，晶粒34上之接針係線結合至晶粒24上之第一接針；晶粒24上之第一接針又線結合至晶粒22上之第一接針；且晶粒22上之第一接針又線結合至基板26上之第一指狀件。在圖4中，此對跨越晶粒34、24及22之每一對應接針適用。
雖然以上佈線組態可能對資料接針及控制接針可行，但大於四個晶粒之較大晶粒堆疊中晶粒之位址接針之佈線變得更成問題。除垂直線結合外，需要以對角方式進行線結合，且需要在該堆疊中間隔開的兩個晶粒之間的長跨接線。此複雜情形之一個原因係晶粒於基板上依提升數值次序之習用堆疊，如關於先前技術圖5更詳細地闡釋。圖5係包含安裝至一基板26之八個晶粒之一典型NAND半導體晶粒堆疊之一示意圖。在習用上，該晶粒係以晶粒0開始且順序繼續進行至晶粒7以一偏移堆疊於彼此頂部上。圖5亦顯示來自每一晶粒之經對準接針列，亦即，接針19至23(未顯示其他接針)。在該等接針中，接針20、21及23係用於識別該晶粒堆疊中晶粒0至7中之每一者之晶片位址接針(CADD2x、CADD1x及CADD0x)。
對於該堆疊中之一給定晶粒，至接針20、21、23中之一者之一低電壓表示一邏輯0且至接針20、21、23中之一者之一高電壓表示一邏輯1。因此，使用每一晶粒上之三個位址接針，可自位於堆疊之底部處之000(晶粒0)至位於堆疊之頂部處之111(晶粒7)順序地唯一定址圖5之習用堆疊中之每一晶粒。圖5亦顯示接針19(其可係每一晶粒0至7之電力信號Vcc)及接針22(其可係一電壓監視Vmon)。可常常省略Vmon或如在NAND半導體封裝中所示使其斷開(不具有線結合連接)。
該堆疊中各別晶粒上處於一低電壓狀態之位址接針20、21、23可經由垂直及/或對角線結合之群組電耦合在一起，且接著經結合之接針之該等群組可結合至基板上之接地接觸墊。類似地，該堆疊中各別晶粒上處於高電壓狀態之位址接針20、21、23可經由垂直及/或對角線結合之群組電耦合在一起，且接著經結合之接針之該等群組可結合至基板上之電力接觸墊。此線結合必須以防止可導致電短路之線交叉之一方式達成。
線結合具有(例如)三個位址接針之較大晶粒堆疊之一個缺點係在於不以最小化達成所有線結合所需之線長度之一方式實施該結合製程。常常，在進行線結合之一第一遍後，在晶粒堆疊中彼此間隔大距離之剩餘接針需要彼此連接。此等例項需要長的線長度以進行該連接。線結合通常係由昂貴的金形成。且不僅係線長度係一問題。與毗鄰結合線相比，較長結合線更易於破裂、下垂或短路。因此，為提供所需剛性，較長結合線係由較厚直徑材料製成。半導體封裝係使用來自一單個線軸之線來線結合。因此，即使僅存在需要一較厚直徑線結合之少數幾個較長連接，仍將相同直徑線用於所有連接。假設每一封裝中之線結合數目較大且所製作封裝數目較大，則使用更多且較厚金線顯著添加封裝製作之成本。
習用經線結合之封裝之另一問題係在於需要多於兩個接地及電力接觸墊來唯一地定址堆疊中之位址接針。在先前技術圖5中，具有三個位址接針CADD2x、CADD1x及CADD0x之一習用八晶粒堆疊可需要總共六個接地(GND)及電力(PWR,Vcc)接針來將該等位址接針連接至基板。基板上之空間非常珍貴，且使用較少接地接針及電力接針連接至位址接針將係有利的。
現將參考圖6至23闡述實施例，該等實施例係關於最佳化線結合跨接線以最小化用於線結合之線的量及/或最小化一基板上用以支援所有經佈線連接之電力墊及接地墊的數目之以規則為基礎的方法。一般而言，當前技術教示一種使用最短線結合跨接線將低電壓接針彼此線結合、且將高電壓接針彼此線結合之方法。此最小化結合所有接針所需之線長度。此外，由於最小化堆疊中所有線結合跨接線之長度，因此亦可最小化線之直徑。
當前技術之方法將跨越堆疊中晶粒之所有低電壓位址接針進一步彼此電耦合，且將跨越晶粒堆疊之所有高電壓位址接針彼此電耦合。因此，跨越堆疊之所有位址接針可由基板上之一單個接地觸點及一單個電力觸點供應。此減小基板上接地及電力接觸墊所需之空間。
在實施例中，當前系統最佳化裝置之一堆疊之晶粒ID定序及一半導體封裝中之一基板上晶粒之線結合。該晶粒可(例如)係NAND快閃記憶體晶粒，然而，應理解，當前技術可用於最佳化其他類型之經堆疊之半導體組件(諸如例如，NOR類快閃記憶體晶粒以及DRAM、SDRAM及CMOS裝置)之定序及線結合。該基板可係任一已知類型之基板，諸如例如一印刷電路板(PCB)、一引線框或一膠帶自動結合(TAB)基板。參考一八晶粒堆疊闡釋實施例。然而，應理解，可針對少於八個晶粒之堆疊採用當前技術。當前技術亦可在針對具有多於八個晶粒之半導體晶粒堆疊設定線結合佈局方面具有一特定優點。
應理解，本半導體裝置可以許多不同形式體現，且不應視為僅限於本文中所闡明之實施例。在本文中僅出於便利及說明性目的使用術語「左側(left)」及「右側(right)」、「頂部(top)」及底部(bottom)」、「上部(upper)」及下部(lower)」以及該等術語之派生詞，且並不意欲限制對半導體裝置之闡述，乃因所提及之項目可交換位置。
圖6係根據當前技術之一實施例之一種用於經最佳化之線結合之方法之一高級流程圖。在步驟100中，確定堆疊中晶粒之次序。如在背景技術部分中所闡釋，此次序在習用上係晶粒之一提升數值定序，以位於底部處之晶粒0開始至位於頂部處之晶粒7。因此，自000至111給至接針CADD2x、CADD1x及CADD0x之電壓順序編號。根據當前技術之一態樣，可使用格雷碼替代一簡單的提升數值定序來定序堆疊中之晶粒。格雷碼係二元數字之一有序序列，其中一個數字至下一數字之位元僅按一個位元發生變化。因此，在一3位元格雷碼中，元素0(000)可接近於元素1(001)定位，乃因該等元素僅在其最低有效位發生變化。然而，元素1(001)不可接近於元素2(010)放置，乃因該等元素在其最後兩個位元兩者皆發生變化。
部分地藉由格雷碼替代習用提升數值次序來定序一晶粒堆疊中之晶粒產生一經最佳化之線結合圖案。假設以上發明內容藉由格雷碼定序晶粒ID，熟悉此項技術者將瞭解可藉以設定晶粒ID之格雷碼定序之各種各樣的方法。在實施例中，可使用一狀態機及一卡諾圖以一已知方式設定格雷碼堆疊，以使得晶粒之格雷碼堆疊具有使得易於添加更多位址線及位元之一自反性質，以及允許開始之數字為任一數字且保留循環本性之一循環性質(桶式移位)。
圖7之流程圖顯示一種設定一八晶粒堆疊中晶粒0至7之次序之方法。在實施例中，自堆疊之頂部向下設定晶粒之定序，且在實施例中，堆疊上之頂部晶粒以晶粒0開始。如下文所指示，該定序可開始於底部處，或在進一步實施例中開始於頂部與底部之間的任一位置處，且在進一步實施例中該堆疊無需以晶粒0開始。下文詳細闡釋圖7，但一般而言，由圖7操作之一系統以一給定晶粒ID數字(N)開始。該系統將接著藉由尋求1晶粒較高(N+1)、接著1晶粒較低(N-1)、接著2晶粒較高(N+2)、接著2晶粒較低(N-2)等等來堆疊下一晶粒直至其發現適合格雷碼且尚未被使用之下一晶粒。該系統繼續堆疊晶粒直至設定堆疊中所有晶粒之次序。
在步驟130中，該系統以頂部晶粒N開始，其中N表示一晶粒之十進制識別碼。在其中晶粒0係位於堆疊之頂部處之一實施例中，最初N=0。步驟130亦將一任意計數器j初始化為1。在步驟132中，該系統檢查是否存在更多個晶粒放置於該堆疊中。第一次穿過該迴圈時，存在更多個晶粒放置於該堆疊上。在一八晶粒堆疊中，該系統將通過該迴圈八次直至所有晶粒在該晶粒堆疊中皆指派一位置。一旦在步驟132中設定了所有八個晶粒之位置，便可在步驟134中依據藉由圖7之步驟設定之次序將該晶粒堆疊於基板上。彼時，當前系統用以定序基板上晶粒之操作結束。
假定在步驟132中存在更多個晶粒放置於該堆疊中，該系統接下來在步驟136中檢查是否存在隨晶粒N而滿足格雷碼之一剩餘晶粒N+j。因此，在第一晶粒係晶粒0且j=1之情形下，N+j等於1，且該系統檢查晶粒1(001)之二元表示是否隨晶粒0(000)之二元表示而滿足格雷碼。在此情形下，其滿足，因此在步驟138中將晶粒N+j之位置設定為位於晶粒N下方且直接毗鄰晶粒N。在步驟140中使N遞增至N+j，且在步驟142中接著將j重新初始化為1。該系統接著返回至步驟136以發現該堆疊中之下一晶粒。
若在步驟136中，不存在針對N及j之給定值滿足格雷碼之一剩餘晶粒N+j，則該系統跨接線至步驟144。舉例而言，繼續晶粒之以上定序，其中N現在等於1且將j重設為1，該系統檢查晶粒2(N+j)是否隨晶粒1而滿足格雷碼。其並不滿足，因此該系統將跨接線至步驟144。在步驟144中，該系統檢查是否存在滿足格雷碼之一剩餘晶粒N-j。其中N=1且j=1，N-j=0。已在該堆疊上設定晶粒0之位置，因此不存在此類剩餘晶粒。該系統因此跨接線至步驟154，使j遞增1，且返回至步驟132以檢查是否留下更多個晶粒欲放置於該堆疊上。
繼續以上實例，在堆疊中存在更多個晶粒，因此該系統移動至步驟136且再次檢查是否存在滿足格雷碼之一剩餘晶粒N+j。此次穿過該循環時，N仍為1，但j=2，因此該系統檢查晶粒3(N+j)是否隨晶粒N而滿足格雷碼。晶粒3(011)確實隨晶粒1(001)而滿足格雷碼，因此在步驟138中將晶粒3之位置設定為直接放置於晶粒1下方。在步驟140中將N設定為晶粒3，在步驟142中將j重新初始化為1，且該系統返回至步驟132。
下次穿過該迴圈時，在步驟132中仍存在更多個晶粒，因此該系統檢查是否存在隨晶粒N而滿足格雷碼之一剩餘晶粒N+j。晶粒4(100)並不隨晶粒3(011)而滿足格雷碼，因此該系統跨接線至步驟144以檢查是否存在滿足格雷碼之一剩餘晶粒N-j。晶粒2(N-j)仍保持放置於該堆疊上，且其隨晶粒3而滿足格雷碼，因此在步驟148中將晶粒2之位置設定為直接位於晶粒3下方。在步驟150中將N設定為N-j，且在步驟152中將j重新初始化為1。該系統接著返回至步驟132以檢查該堆疊上是否存在更多個晶粒。
該系統繼續完成以上步驟直至已設定該堆疊中所有晶粒之位置。對一八晶粒堆疊而言，圖7中所示之以上步驟將如表2中所示產生該堆疊中晶粒之一排序。
如表所見，該堆疊中頂部至底部之每一晶粒具有三個位址接針之二元數字，該二元數字自位於其上方及位於其下方之晶粒變化一單個位元。鑒於以上發明內容，熟悉此項技術者將瞭解對圖7中所述之步驟130至154之變型以提供對該晶粒堆疊中晶粒之其他格雷碼排序。表3及4圖解說明該堆疊中滿足格雷碼且可在進一步實施例中使用之晶粒之其他排序。注意，表3中之堆疊係循環的(桶式移位)，乃因位於該堆疊之頂部處之晶粒0隨位於該堆疊中底部晶粒處之晶粒1而滿足格雷碼(同樣情形對表2適用)。表4係不循環、但仍可在進一步實施例中使用之一實例。
熟悉此項技術者將理解，較大及較小晶粒堆疊可使晶粒根據圖7之流程圖藉由格雷碼或藉由其他實施例排序。
如上文所指示，該系統可不以位於頂部處之晶粒0開始，但在進一步實施例中，可替代地以該堆疊中之任一晶粒開始。圖7之步驟可闡述用於定序此等晶粒之一實施例。表5顯示一晶粒定序，其中例如選擇晶粒3作為該堆疊中之最上晶粒。
鑒於以上發明內容，熟悉此項技術者將瞭解，其他晶粒可位於該堆疊之頂部處，且可接著依據格雷碼定序該晶粒。
當前技術之實施例使用晶粒之格雷碼排序來提供線結合效率，如下文所闡釋。然而，當前技術之替代實施例可使用習用提升數值定序替代格雷碼來堆疊晶粒，且仍產生勝於習用線結合技術之線結合效率，如下文所闡釋。
返回至圖6之高層級，在如上文所闡述設定該晶粒堆疊中晶粒之次序後，在步驟102至110中應用根據當前技術之一進一步態樣之一佈線方法。特定而言，該等佈線步驟最佳化接針之線結合以確保使用最少量的線結合步驟及基板上最小數目個電力墊及接地墊達成線結合。
參考圖8，其顯示如由圖7之流程圖確定之一晶粒序列，包含具有頂部至底部定序之晶粒：0-1-3-2-6-7-5-4之一晶粒堆疊。圖9顯示包含依據圖8之表定序之晶粒302之一晶粒堆疊300之一俯視圖。每一晶粒302包含複數個接針304(該等接針中之一者在圖9加編號)。一相同電壓狀態(在本文中亦稱為邏輯狀態)之接針係根據當前技術之態樣結合在一起。在圖9中，繫結至一低電壓狀態(「v-」)之所有彼等接針304可結合在一起，且繫結至一高電壓狀態(「v+」)之所有彼等接針304可結合在一起。使用跨越每一晶粒302上之三個位址接針之電壓狀態來唯一地識別該堆疊中之每一晶粒。
在圖6之高級流程圖上之一步驟102中，跨越晶粒堆疊300(圖9)之相同電壓狀態接針304之佈線中之一第一步驟係自一個晶粒至下一晶粒在處於相同電壓狀態之接針304之間進行「單跳躍」垂直線結合。術語「單跳躍」係指一線結合僅在毗鄰晶粒之間進行之事實，如與一多跳躍相反，其中可在非毗鄰晶粒之間進行一線結合。術語「垂直」係指線結合在經垂直對準之接針之間進行之事實，如與在下文中闡述之對角線結合相反。現將參考圖10之流程圖以及圖11及12之俯視圖更詳細地闡述用以結合經垂直對準之接針之步驟。如下文所闡釋，圖11顯示在整個垂直線結合製程約半途處設定之垂直線結合，且圖12顯示在該垂直線結合製程中進行之所完成線結合。
在概念上，晶粒堆疊300中之接針304可視為一N x M陣列，其中N表示該堆疊中晶粒302之數目，且M表示每一晶粒上位址接針之數目。該線結合製程可以最上晶粒開始且向下進行。在此上下文中，N並不表示實際晶粒ID之十進制值(如其在圖7做的那樣)，而是替代地係自頂部晶粒(在一八晶粒堆疊中，N=7)向下至底部晶粒(N=0)之一順序編號。
M可初始化為以任一任意接針數目開始。在一個實施例中，圖10至12之垂直線結合可以最高有效位元位址接針開始。在三位元位址堆疊中，此可係CADD2x(M=接針20)。在步驟160及162(圖10)中，該製程以將M初始化為開始之接針數目、並將N初始化為該堆疊中晶粒之數目開始。由於N及M兩者皆為計數器，因此可將其等設定為任意值，其中右上部接針(自圖10之角度)指派初始(N、M)值。如在下文中所闡釋，在進一步實施例中，該系統無需開始於右上部接針處。
在步驟168中，該系統檢查接針(N、M)是否具有其可連接至之一相同狀態之一接針(N-1,M)。在概念上，該系統正尋求一第一晶粒N上係自晶粒N右下方之一第二晶粒N-1上相同狀態之一經對準接針之一「單跳躍」之一接針。
若步驟168確定接針(N、M)具有其可連接至之一相同狀態之一接針(N-1,M)，則在步驟170中設定彼連接。在實施例中，首先確定所有一跳躍垂直連接，且接著在一最終步驟184中進行實際線結合。在進一步實施例中，可在設定該等線結合時進行其。若步驟168確定接針(N、M)並不具有其可連接至之一相同狀態之一接針(N-1,M)，則可跳過步驟170，且該系統檢查是否N=0，從而指示其正檢驗底部晶粒。假定其未正檢驗底部晶粒，則使N遞減1以檢驗該堆疊中之下一下部晶粒，且該系統返回至步驟162以看在可藉助一單跳躍垂直線結合在一起之相同電壓狀態之接針列中是否存在任何其他毗鄰晶粒。
若在步驟172中N等於0，則該系統接著檢查是否存在更多位址列要檢驗。若存在更多列要檢驗，則在步驟182中使M遞增，在步驟162中將N再次重新初始化為其開始之值，且在步驟168至172中如上文所闡述該系統檢查在新的列中是否存在線結合。若已檢驗所有列以使得M係依據當前技術線結合之所有列中之最後一個列(最高接針數目)，則該系統可在步驟184中進行所有該等線結合。在其中佈線接針且如上文所闡述設定接針之一替代實施例中，可省略步驟184。
圖11之俯視圖顯示以上製程部分完成時之情形。該系統以頂部晶粒0中之接針20開始。該系統識別頂部四個晶粒(0-1-3-2)上之接針所有皆係一低電壓狀態，因此其將彼等接針設定為連接。其確定晶粒2與晶粒6之間的列20中之接針非係相同狀態，因此不進行連接，且接著其確定底部四個晶粒(6-7-5-4)上之接針所有皆係一高電壓狀態，因此其將彼等接針設定為連接。在該等圖中，實線310表示高電壓狀態接針之間的連接，且虛線312表示低電壓狀態接針之間的連接。圖12顯示所有步驟160至184已完成之後的晶粒堆疊300，其中已進行所有可行垂直單跳躍連接。
在實施例中，可藉助一低輪廓、窄直徑線結合進行垂直單跳躍連接。在進一步實施例中，可能可使用相似於一數位噴墨印製機之一線結合裝置來以數位方式印製該等垂直單跳躍電連接。例如在題為「Three Dimensional Interconnect System,」之美國專利第6,501,663號中揭示用於印製垂直單跳躍電連接之此一線結合系統之額外細節，該專利以全文引用方式併入本文中。
鑒於以上發明內容，熟悉此項技術者將瞭解可在不背離當前技術之情形下作出之變型。舉例而言，替代以頂部晶粒開始，另一選擇為可以底部晶粒開始且以相同方式逐步進行來達成依據當前技術之一個跳躍垂直結合。類似地，替代以開始之接針/列編號開始，當前技術可以終止接針/列編號開始並向後進行。本發明進一步涵蓋，該製程可發起於頂部與底部晶粒中間及/或開始於終止接針/列中間的某處，並依據當前技術完成。
返回至圖6之高級流程圖，一旦已進行所有垂直單跳躍電連接，則該系統接下來便在步驟106中在不同列中處於相同電壓狀態之接針之間進行對角電連接。現將參考圖13A及13B之流程圖以及圖14至17之俯視圖更詳細地闡述用於進行對角連接之步驟。如下文所闡釋，圖14至16顯示在系統完成圖13A、13B之流程圖時設定之對角結合。圖17顯示已完成所有步驟190至248之後的晶粒堆疊300，其中已進行所有可行對角跳躍連接。
圖13A及13B之流程圖可使用針對圖10闡述之相同N x M陣列，其中N係該堆疊中晶粒之數目，且M係將根據當前技術應用線結合之接針/列之開始之數字。在步驟190及192中，該製程以將M初始化為開始之接針數目、並將N初始化為該堆疊中晶粒之數目開始。如上，N及M兩者皆為計數器，且可將其等設定為任意值，其中右上部接針(自圖14之角度)指派初始(N、M)值。如在下文中所闡釋，在進一步實施例中，該系統無需開始於右上部接針處。
在步驟194中，該系統檢查接針(N、M)是否具有自毗鄰列M+1至一較早對角連接之一電連接。若具有此電連接，則自接針(N、M)之另一電連接將是冗餘的，且系統跳至下文所闡釋之步驟204。
在步驟198中，該系統檢查是否存在接針(N、M)可線結合至之相同電壓狀態之一接針(N-1、M+1)。在概念上，該系統正尋求係以對角方式之一個晶粒較低且一個接針較高之相同電壓狀態接針。若不存在任何相同電壓狀態接針，則該系統跳至下文所闡釋之步驟204。
然而，若步驟194顯示一連接將不是冗餘的，則步驟198顯示存在至一相同接針之一個晶粒向下且一個接針較高之一對角連接，在步驟202中設定彼線結合。在實施例中，當該製程繼續進行時對角結合可被超越並改變，因此在實施例中，不進行實際線結合直至已設定所有對角線結合。然而，在進一步實施例中，可省略對線結合之替換，且在步驟202中可除僅識別線結合外亦進行線結合。
在步驟204中，該系統檢查是否正檢驗底部晶粒。若未正檢驗底部晶粒，則使N遞減1以檢驗該晶粒堆疊中之下一下部晶粒，且該系統再次執行步驟194至202。另一方面，在其中LSB位址列係欲依據當前技術線結合之最後一個列之實施例中，若該系統確定正檢驗底部晶粒，則該系統接下來檢查下一列是否係最低有效位(LSB)位址列，CADD0x。特定而言，在實施例中，位於最後一個列上方之列期待結合至一較低列(亦即，一給定列編號期待結合至下一較高列編號)。
然而，若該系統係位於欲檢驗之最低列處，則其期待結合至下一較高列(較低列編號)。下文參考圖13B中之步驟220至244闡釋在最低列處使用之步驟。另一方面，若步驟210確定下一列非係欲檢驗之最後一個列，則在步驟214中使M增加至下一列，將N再次初始化為該堆疊中晶粒之數目，並重複步驟194至210。
現參考圖14至15中所示之晶粒堆疊300之俯視圖闡釋以上步驟190至214。圖14顯示將在第一列M中進行之電連接。該系統以晶粒0上之接針20開始。該第一接針在該列中不具有較早對角連接，且其在(N-1、M+1)處具有一相同接針。因此在步驟202中設定該連接。沒有其他任何接針滿足此準則直至晶粒6上之接針20。設定彼接針至晶粒7、接針21之連接。第二列中沒有其他任何接針滿足步驟194及198之準則，因此在步驟204(底部晶粒)處，該系統檢查在最終列之前是否存在更多列(步驟210)。存在(列21)，因此該系統將M增加至下一列，將N重新初始化為頂部晶粒，並返回至步驟192。
圖15顯示將自列21進行之電連接。在其中Vmon存在於位址接針CADD1x(接針21)與CADD0x(接針23)之間的實施例中，將形成之電連接係跳過列22、至列23，Vmon(未顯示)。在列21中，僅晶粒6及晶粒5處之接針滿足步驟194及198之準則。針對至晶粒7、接針23之連接設定晶粒6、接針21，且針對至晶粒4、接針23之連接設定晶粒5、接針21。該系統接下來期待自底部列進行對角連接，如下文所闡釋。
再次參考圖13A及13B之流程圖，若該系統在步驟210中確定下一列係依據當前技術佈線之底部列(在此實例中，列23)，則該系統接著執行圖13B之步驟220。在彼步驟中，使M遞增至最終列，且在步驟224中，使N再次初始化為堆疊300中晶粒302之數目。在步驟228中，該系統檢查至將於其上方自當前晶粒N進行一連接之列之一較早對角連接是否冗餘。此與在以上步驟194中相同，但由於其係位於底部列中，因此該系統期待下一較高列(下一較低M-1)替代期待下一較低列。應理解，在Vmon接針22存在於位址接針CADD0x接針23與CADD1x接針21之間之情形下，步驟228可跳過Vmon接針並尋求至接針21之一先前連接。
在步驟230中，該系統檢查是否存在接針(N、M)可線結合至之相同電壓狀態之一接針(N-1、M-1)。此步驟類似於以上步驟198，但由於其係位於底部列中，因此該系統期待下一較高列(下一較低M)替代期待下一較低列。同樣，在Vmon接針22存在於位址接針CADD0x接針23與CADD1x接針21之間之情形下，步驟230可跳過Vmon接針並尋求至接針21之一相同連接。
若不存在至一相同接針(N-1、M-1)之連接，則該系統跳至下文所闡述之步驟240。否則，若一接針(N、M)滿足步驟228及230之準則，則在步驟238中設定自接針(N、M)之一對角結合。在步驟240中，該系統檢查在該堆疊中是否存在額外晶粒。若存在此等晶粒，則該系統使N遞減至該堆疊中之下一晶粒，且該系統針對該堆疊中之下一晶粒重複步驟228至240。另一方面，若該系統已前進至最後一個列中之底部晶粒，則該系統完成設定線結合。可在步驟248中進行該等結合(假定該等結合不像其等所設定的那樣進行)，且該對角線結合製程結束。
在圖16中顯示用於線結合最終列之步驟220至248。在檢驗最後一個列23中之頂部晶粒0時，彼接針並不耦合至進行一對角連接之一較早接針，且其具有連接至列21、晶粒1處之相同狀態之一接針(N-1、M-1)。在步驟238中設定彼連接。針對晶粒1處之接針23重複該等步驟，從而產生自彼接針至晶粒3、接針21之最終對角連接。在該列中沒有其他任何接針23滿足步驟228及230之準則，因此在步驟248中進行所有連接，且該對角線結合製程結束。
鑒於以上發明內容，熟悉此項技術者將瞭解可在不背離當前技術之情形下作出之變型。舉例而言，替代以頂部晶粒開始，另一選擇為可以底部晶粒開始且以相同方式逐步進行來達成依據當前技術之對角結合。類似地，替代以開始之接針/列編號開始，當前技術可以終止列編號開始並向後進行。本發明進一步涵蓋，該製程可發起於頂部與底部晶粒中間及/或開始於終止列中間的某處，並依據當前技術完成。
此外，參考圖14至16之視圖替代結合向下且至左側，對角結合可向下且至右側、向上且至左側(在第一列之後)或向上且至右側(在第一列之後)完成。鑒於以上發明內容，將理解進一步替代選擇。
在一進一步實施例中，可使用數位印製技術來取代該等對角線結合中之至少某些。特定而言，如上所述，可使用電連接之數位印製來建立單跳躍垂直連接。在進一步實施例中，可使用電連接之數位印製來在相同狀態之相同晶粒上之接針之間進行水平連接。在圖17中顯示根據此實施例佈線之八晶粒封裝之一實例。在此實施例中，用相同晶粒上一跳躍遠之相同狀態之接針之間的水平電連接取代所有對角線結合。可藉由數位印製進行彼等水平單跳躍連接。在進一步實施例中，可使用一線結合完成相同狀態之接針之間的水平單跳躍連接。鑒於以上發明內容，熟悉此項技術者將瞭解可如何修改圖6及13A、13B之流程圖以根據此替代實施例執行水平單步驟電連接。
返回至圖6之高級流程圖，該結合製程中之下一步驟110涉及使用多跳躍垂直連接將相同邏輯狀態之任何經隔離群組連接至底部晶粒。一「經隔離群組」係不具有至底部晶粒上之一接針之電連接之相同電壓狀態之經電連接接針之一群組。使用灰階排序晶粒並將頂部晶粒設定為晶粒0之一特徵係在於將連接所有高電壓狀態連接且具有至底部晶粒之一連接。然而，可隔離低電壓狀態連接中之某些。使用灰階排序晶粒並將頂部晶粒設定為晶粒0之一進一步特徵係在於可自LSB位址接針(亦即，CADD0x)進行將所有經隔離群組連接至底部晶粒之所有最短連接，且該跳躍將係三個晶粒之一垂直跳躍。因此，在實施例中，可沿LSB位址接針垂直進行所有多跳躍垂直連接，如參考圖18之流程圖及圖19之俯視圖更詳細地闡述。
在圖18之流程圖中，在步驟250中經隔離之低邏輯狀態接針之多跳躍垂直結合以將M初始化為LSB位址接針開始，並將N初始化為底部晶粒(N=0)。在步驟260中，該系統接著檢查是否存在未連接至底部晶粒(或連接至底部晶粒之一晶粒)之三晶粒遠(N+3)之一接針。若未發現此晶粒，則使N遞增1至該堆疊中之下一較高晶粒(步驟262)，並在步驟266中進行該系統是否位於頂部晶粒處之一檢查。若該系統不位於頂部晶粒處，則該系統返回至步驟260以著眼於該堆疊中之下一較高晶粒。
另一方面，若發現一晶粒N+3未連接至晶粒N，則在步驟264中在晶粒N與N+3之LSB接針之間設定一結合。同樣，使用格雷碼以該堆疊之頂部處之晶粒0進行對N+3之檢查，乃因已知可存在之經隔離群組將由3個晶粒隔開。在步驟268中，使N遞增3至僅連接(直接或間接)至底部晶粒之晶粒。且該系統執行步驟266以檢查該系統是否如上文所闡述位於頂部晶粒處。一旦已使N遞增至頂部晶粒，便將已進行所有垂直線結合且無接針群組將保持隔離。在步驟270中，該系統進行在步驟264中設定之垂直線結合，且該晶粒堆疊中晶粒302之間的線結合結束。
圖19顯示依據圖18之流程圖進行之垂直結合之一俯視圖。該系統自底部晶粒沿接針23向上移動直至其到達晶粒6。晶粒6及晶粒2係與底部晶粒4隔離。在步驟264中，該系統自晶粒6至晶粒4設定一多跳躍垂直結合。實際上，使用上文闡明之配置，八晶粒堆疊中之跨接將不超過三晶粒之一垂直跨接。該系統繼續使N遞增直至頂部晶粒，其亦係一經隔離之低電壓群組之一部分。在步驟264中，該系統接著將晶粒0連接至晶粒2(此係針對至底部晶粒之連接較早設定，如上所述)。彼時，設定所有垂直連接，並在步驟270中進行該等連接。
熟悉此項技術者將瞭解在接針之經隔離群組之間至底部晶粒進行電連接之替代方法。在上述實施例中，在步驟102(圖6，單跳躍垂直連接)、步驟106(對角連接)及步驟110(多跳躍垂直連接)中之一者期間或在彼等步驟中之一者完成之後進行彼等步驟之線結合。在一進一步實施例中，可如上文所闡述設定彼等步驟中之每一者中之連接，但可在步驟110完成時進行在該等步驟中進行之所有實體結合。
當前技術之一特徵係在於所有晶粒302可與最小化其長度之線結合連接線結合在一起。如在背景技術部分中所指示，亦需要使較長線較厚，以便在其兩個端點之間保持剛性並保持在適當位置。另外，最小化所用線長度且不具有長於三個晶粒之跨接線允許該線將具有一小的線直徑。
最終結合步驟114(圖6)涉及將堆疊300線結合至基板320。當前技術之另一特徵係在於其允許經佈線之堆疊300將使用該基板上之最少觸點電耦合至基板320。特定而言，如圖20中所示，至堆疊300中之位址接針之所有低電壓狀態連接係電耦合在一起，且至堆疊300中之位址接針之所有高電壓狀態連接係電耦合在一起。如此，可自該基板上之一單個電力接觸墊326至堆疊300進行至所有位址接針(及耦合至其之任何其他接針)之高電壓連接。類似地，可自該基板上之一單個接地接觸墊328至堆疊300進行至所有位址接針(及耦合至其之任何其他接針)之低電壓連接。此提供勝於藉由先前技術進行之連接之一改良，此需要多個接地接針及電力接針以服務四個晶粒或更多個晶粒之一堆疊。
如上文所指示，可使用當前技術來線結合不同大小之晶粒堆疊300。圖21及22顯示包含十六晶粒堆疊300之一實施例。該十六晶粒堆疊可以在用於形成該八晶粒堆疊之上述流程圖中闡明之方式形成。特定而言，使用格雷碼設定晶粒之次序，並接著藉由如下步驟線結合該晶粒：1)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接，2)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有對角接針彼此電連接，對角係通向下一毗鄰位址接針，及3)將經電連接接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒。高電壓狀態接針之單個群組可安裝至該基板上之一單個電力接針。且低電壓狀態接針之單個群組可安裝至該基板上之一單個接地接針。
目前，包含具有多於以上論述數目個晶粒之晶粒堆疊之封裝不可行。然而，鑒於以上發明內容，熟悉此項技術者將瞭解如何依據格雷碼在該基板上順序提供此一晶粒堆疊，並接著如何依據以上發明內容線結合該堆疊中之晶粒。此等額外封裝可(例如)包含多達32個或更多個半導體晶粒。參考一晶粒堆疊中之小數目個晶粒，可使用當前技術來佈線具有一個至四個晶粒之一半導體封裝，但此等封裝之線結合通常並不存在問題，例如藉由當前技術解決之彼等問題。一旦在一封裝中存在五個或更多個晶粒，便需要三個位址線來定址該堆疊中之每一晶粒，且可使用當前技術來使用該基板上之最少數目個接觸墊有效地線結合此等封裝。雖然具有八個晶粒之一組態比具有五個晶粒之一組態更普通，已知五晶粒封裝。
再次參考八晶粒堆疊，在一最終生產步驟116(圖6)中，經佈線之堆疊300及基板320可經囊封以形成如圖23中所示之一已完成封裝350。晶粒302及基板320以及所有線結合可囊封於一樹脂模製化合物340中以形成已完成半導體封裝350。亦可在步驟116中測試並查看已完成封裝350。
在一實施例中，當前技術提供一種最佳化一半導體封裝內之線結合之方法，該半導體封裝包含一基板上之半導體晶粒之一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針。該方法包含如下步驟：(a)基於藉由格雷碼排序該堆疊中該晶粒上之該複數個接針之位址接針設定該基板上該晶粒之一次序；及(b)依在該步驟(a)中設定之該次序將該晶粒附著至該基板。
在一進一步實施例中，當前技術提供一種最佳化一半導體封裝內之線結合之方法，該半導體封裝包含位於一基板上介於五與更多個半導體晶粒之間的一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針，需要最小化該基板上之電力墊及接地墊之線結合的最佳化以服務該複數個接針中之位址接針。在此實施例中，該方法包含如下步驟：(a)將經指定用於一低電壓狀態之所有位址接針彼此電連接；(b)將經指定用於一高電壓狀態之所有位址接針彼此電連接；(c)將用於一低電壓狀態之所有位址接針連接至該基板上之一單個接地接觸墊；及(d)將用於一高電壓狀態之所有位址接針連接至該基板上之一單個電力接觸墊。
在一進一步實施例中，當前技術提供一種最佳化包含一基板上之半導體晶粒之一堆疊之一半導體封裝內之線結合之方法，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針。在此實施例中，該方法包含如下步驟：(a)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接；(b)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接，對角係通向一毗鄰晶粒上之下一毗鄰位址接針；及(c)將經電連接接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒。
在一進一步實施例中，當前技術提供一種最佳化一半導體封裝內之線結合之方法，該半導體封裝包含一基板上之半導體晶粒之一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針。此實施例之方法包含如下步驟：(a)基於藉由格雷碼排序該堆疊中該晶粒上之該複數個接針之位址接針設定該基板上該晶粒之一次序；(b)依在該步驟(a)中設定之該次序將該晶粒附著至該基板；(c)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接；(d)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接，對角係通向一毗鄰晶粒上之下一毗鄰位址接針；及(e)將經電連接低電壓狀態接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒，該等步驟(c)至(e)導致所有低電壓狀態接針一起電耦合為一單個群組。
已出於圖解及闡述目的呈現前述實施方式。本文並不意欲包羅無遺或將闡述限於所揭示之精確形式。鑒於以上教示可作出許多修改及變型。選擇所闡述之實施例以便最好地闡釋所主張方法之原理及其實際應用，從而藉此使得熟習此項技術者能夠在各種實施例中並藉助適合於所涵蓋特定用途之各種修改最好地利用所主張方法。本發明之範疇意欲由隨附申請專利範圍加以界定。
20．．．半導體封裝
22．．．半導體晶粒
24．．．半導體晶粒
26．．．基板
30．．．結合線
34．．．介電間隔層
300．．．堆疊
302．．．晶粒
304．．．接針
320．．．基板
326．．．單個電力接觸墊
328．．．單個接地接觸墊
340．．．樹脂模製化合物
350．．．已完成封裝
圖1至3係不同習用半導體裝置之先前技術側視圖。
圖4係顯示晶粒堆疊中每一晶粒上之接針垂直結合至毗鄰晶粒上之經對準接針之一半導體裝置之一透視圖。
圖5係包含依提升數值次序之八個晶粒之一半導體堆疊之一示意性表示。
圖6係當前技術之一實施例之操作之一高級流程圖。
圖7係用於依據當前技術之一實施例使用格雷碼定序該基板上之晶粒之一流程圖。
圖8係依據圖7之流程圖定序之一晶粒堆疊之一示意性佈局。
圖9係依據圖7之流程圖定序之一晶粒堆疊之一俯視圖。
圖10係用於在當前技術之一實施例之線結合製程期間進行單跳躍垂直跨接線之一流程圖。
圖11係具有在於圖10之流程圖中所示之製程期間進行之單跳躍垂直跨接線之一晶粒堆疊之一俯視圖。
圖12係具有在於圖10之流程圖中所示之製程完成時進行之單跳躍垂直跨接線之一晶粒堆疊之一俯視圖。
圖13A及13B係用於在當前技術之一實施例之線結合製程期間進行對角跳躍之一流程圖。
圖14係具有在於圖13A之流程圖中所示之製程之一第一部分期間進行之對角跨接線之一晶粒堆疊之一俯視圖。
圖15係具有在於圖13A之流程圖中所示之製程之一第二部分期間進行之對角跨接線之一晶粒堆疊之一俯視圖。
圖16係具有在於圖13A及13B之流程圖中所示之製程完成時進行之對角跨接線之一晶粒堆疊之一俯視圖。
圖17係具有水平跨接線作為圖14至16之對角跨接線之一替代實施例之一晶粒堆疊之一俯視圖。
圖18係用於進行用於將低電壓狀態接針之經隔離群組線結合在一起之多跳躍垂直跨接線之一流程圖。
圖19係具有在於圖19之流程圖中所示之製程完成時進行之多跳躍垂直跨接線之一晶粒堆疊之一俯視圖。
圖20係使用一單個接地接針及一單個電力接針線結合至一基板之一晶粒堆疊之一俯視圖。
圖21係依據當前技術之一實施例定序及線結合之十六晶粒堆疊之一示意性佈局。
圖22係依據圖21之實施例定序及線結合之十六晶粒堆疊之一俯視圖。
圖23係根據當前技術之一實施例製作之一半導體封裝之一邊視圖。
300．．．晶粒堆疊
302．．．晶粒
320．．．基板
326．．．單個電力接觸墊
328．．．單個接地接觸墊

Claims (32)

  1. 一種最佳化一半導體封裝內之線結合之方法，該半導體封裝包含一基板上之半導體晶粒之一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針，該方法包括如下步驟：(a)基於藉由格雷碼排序該堆疊中該晶粒上之該複數個接針之位址接針設定該基板上該晶粒之一次序；及(b)依在該步驟(a)中設定之該次序將該晶粒附著至該基板。
  2. 如請求項1之方法，該步驟(a)及(b)包括設定三個或更多個半導體晶粒之次序並將該半導體晶粒附著至該基板之步驟。
  3. 如請求項1之方法，該設定該基板上該晶粒之一次序之步驟(a)包括以一識別0將一晶粒設定為該堆疊中之頂部晶粒之步驟。
  4. 如請求項1之方法，其進一步包括如下步驟：(c)在該堆疊中將該晶粒彼此線結合；及(d)將該堆疊線結合至該基板。
  5. 如請求項4之方法，該在該堆疊中將該晶粒彼此線結合之步驟(c)包括如下步驟：(c)(1)將被指派一低電壓狀態之所有位址接針彼此電連接；及(c)(2)將被指派一高電壓狀態之所有位址接針彼此電連接。
  6. 如請求項5之方法，該將該堆疊線結合至該基板之步驟(d)包括如下步驟：(d)(1)將被指派一低電壓狀態之所有位址接針連接至該基板上之一單個接地接觸墊；及(d)(2)將被指派一高電壓狀態之所有位址接針連接至該基板上之一單個電力接觸墊。
  7. 如請求項4之方法，該在該堆疊中將該晶粒彼此線結合之步驟(c)包括如下步驟：(c)(1)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接；(c)(2)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接，對角係通向一毗鄰晶粒上之下一毗鄰位址接針；及(c)(3)將經電連接接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之底部晶粒。
  8. 如請求項4之方法，該在該堆疊中將該晶粒彼此線結合之步驟(c)包括如下步驟：(c)(1)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經垂直對準接針彼此電連接；(c)(2)將該堆疊中一給定晶粒上之複數個接針中相同電壓狀態之水平接針彼此電連接，水平係通向一相同晶粒上之下一毗鄰位址接針；及(c)(3)將經電連接接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之該底部晶粒。
  9. 如請求項7之方法，該將經電連接接針之任一經隔離群組電連接至一底部晶粒之步驟(c)(3)包括在經對準接針之間進行一垂直跨接之步驟。
  10. 一種最佳化一半導體封裝內之線結合之方法，該半導體封裝包含位於一基板上之介於五與三十二個半導體晶粒之間的一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針，需要最小化該基板上之電力墊及接地墊之線結合的最佳化以服務該複數個接針中之位址接針，該方法包括如下步驟：(a)將經指定用於一低電壓狀態之所有位址接針彼此電連接；(b)將經指定用於一高電壓狀態指定之所有位址接針彼此電連接；(c)將用於一低電壓狀態之所有位址接針連接至該基板上之一單個接地接觸墊；及(d)將用於一高電壓狀態之所有位址接針連接至該基板上之一單個電力接觸墊。
  11. 如請求項10之方法，其進一步包括依透過對該堆疊中該晶粒上之該等位址接針使用格雷編碼確定之一次序將該晶粒附著於該基板上且將該晶粒彼此附著之步驟。
  12. 如請求項10之方法，其中該將用於一低電壓狀態之所有位址接針連接至該基板上之一單個接地接觸墊之步驟(c)包括在該接地接觸墊與附著至該基板之底部晶粒上之一低電壓狀態接針之間進行一單跳躍連接之步驟。
  13. 如請求項10之方法，其中該將用於一高電壓狀態之所有位址接針連接至該基板上之一單個電力接觸墊之步驟(d)包括在該電力接觸墊與附著至該基板之該底部晶粒上之一高電壓狀態接針之間進行一單跳躍連接之步驟。
  14. 如請求項11之方法，該將該晶粒附著於該基板上之步驟包括將該晶粒與位於最遠離該基板之該堆疊一頂部處之晶粒0附著之步驟。
  15. 如請求項10之方法，該步驟(a)包括如下步驟：(a)(1)將該堆疊中毗鄰晶粒上之該複數個接針中之所有經對準高電壓狀態接針彼此電連接；(a)(2)將該堆疊中毗鄰晶粒上之該複數個接針中之對角高電壓狀態接針彼此電連接，對角係通向一毗鄰晶粒上之下一毗鄰位址接針；及(a)(3)經由一垂直線結合連接將經電連接高電壓狀態接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒。
  16. 一種最佳化一半導體封裝內之線結合之方法，該半導體封裝包含一基板上之半導體晶粒之一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針，該方法包括如下步驟：(a)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接；(b)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接，對角係通向一毗鄰晶 粒上之下一毗鄰位址接針；及(c)將經電連接接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒。
  17. 如請求項16之方法，其中該將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接之步驟(a)包括自位於該堆疊之一頂部處之一晶粒向下線結合至位於毗鄰該基板之該堆疊之底部上之一晶粒之步驟。
  18. 如請求項16之方法，其中該將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接之步驟(a)包括以數位方式印製自一個晶粒至下一毗鄰晶粒之連接之步驟。
  19. 如請求項16之方法，其中該將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接之步驟(b)包括在相同電壓狀態之第一及第二對角接針尚未彼此完全電耦合之情形下將該等第一與第二對角接針彼此線結合之步驟。
  20. 如請求項16之方法，其中該將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接之步驟(b)包括自一第一晶粒上之一第一接針以對角方式線結合至毗鄰該第一晶粒之一第二晶粒上一第二接針之步驟。
  21. 如請求項20之方法，其中該將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接之步 驟(b)進一步包括自第三晶粒上之一第三接針以對角方式線結合至一第四晶粒上之一第四接針之步驟，該第四接針具有比該第三接針高的一接針編號。
  22. 如請求項20之方法，其中該將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接之步驟(b)進一步包括自第五晶粒上之一第五接針以對角方式線結合至毗鄰該第五晶粒之一第六晶粒上之一第六接針之步驟，該第五接針具有比該第六接針低的一接針編號。
  23. 如請求項16之方法，其中該將經電連接接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒之步驟(c)包括在該底部晶粒上之一接針與經電連接接針之任一經隔離群組中之一接針之間進行一垂直跨接。
  24. 如請求項16之方法，其進一步包括依透過對該堆疊中該晶粒上之該等位址接針使用格雷編碼確定之一次序將該半導體晶粒堆疊於該基板上之一步驟(d)。
  25. 如請求項24之方法，該步驟(d)包括將晶粒0堆疊為該堆疊中最遠離該基板之頂部晶粒之步驟。
  26. 如請求項25之方法，該使用格雷碼並將晶粒0堆疊於該堆疊之一頂部處之步驟(d)提供彼此電耦合之所有高電壓狀態接針之一單個群組，該方法進一步包括使用該基板上之一單個電力接觸墊將所有高電壓狀態接針之該單個群組線結合至該基板。
  27. 一種最佳化一半導體封裝內之線結合之方法，該半導體 封裝包含一基板上之半導體晶粒之一堆疊，每一半導體晶粒包含用於將信號傳送至該晶粒及自該晶粒傳送信號之複數個接針，該方法包括如下步驟：(a)基於藉由格雷碼排序該堆疊中該晶粒上之該複數個接針中之位址接針來設定該基板上該晶粒之一次序；(b)依在該步驟(a)中設定之該次序將該晶粒附著至該基板；(c)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之所有經對準接針彼此電連接；(d)將該堆疊中毗鄰晶粒上之該複數個接針中相同電壓狀態之對角接針彼此電連接，對角係通向一毗鄰晶粒上之下一毗鄰位址接針；及(e)將經電連接低電壓狀態接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之一底部晶粒，該等步驟(c)至(e)導致所有低電壓狀態接針一起電耦合為一單個群組。
  28. 如請求項27之方法，其進一步包括使用該基板上之一單個接地接觸墊將低電壓接觸接針之該單個群組線結合至該基板之步驟(f)。
  29. 如請求項27之方法，其進一步包括將經電連接高電壓狀態接針之任一經隔離群組電連接至該堆疊中毗鄰該基板之該底部晶粒之步驟(g)，該等步驟(c)至(d)及(g)導致所有高電壓狀態接針在一起電耦合為一單個群組。
  30. 如請求項29之方法，其進一步包括使用該基板上之一單個電力接觸墊將高電壓接觸接針之該單個群組線結合至該基板之步驟(h)。
  31. 如請求項27之方法，該步驟(d)包括將晶粒0堆疊為該堆疊中最遠離該基板之頂部晶粒之步驟。
  32. 如請求項27之方法，該使用格雷碼並將晶粒0堆疊於該堆疊之一頂部處之步驟(d)提供彼此電耦合之所有高電壓狀態接針之一單個群組，該方法進一步包括使用該基板上之一單個電力接觸墊將所有高電壓狀態接針之該單個群組線結合至該基板。
TW100102684A 2010-02-08 2011-01-25 在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合 TWI553653B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/702,065 US8158457B2 (en) 2010-02-08 2010-02-08 Rule-based semiconductor die stacking and bonding within a multi-die package

Publications (2)

Publication Number Publication Date
TW201142866A TW201142866A (en) 2011-12-01
TWI553653B true TWI553653B (zh) 2016-10-11

Family

ID=43719105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102684A TWI553653B (zh) 2010-02-08 2011-01-25 在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合

Country Status (7)

Country Link
US (2) US8158457B2 (zh)
EP (1) EP2534657B1 (zh)
JP (1) JP5813014B2 (zh)
KR (1) KR101773218B1 (zh)
CN (1) CN102971793B (zh)
TW (1) TWI553653B (zh)
WO (1) WO2011097559A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158457B2 (en) * 2010-02-08 2012-04-17 Sandisk Technologies Inc. Rule-based semiconductor die stacking and bonding within a multi-die package
US8778734B2 (en) * 2012-03-28 2014-07-15 Advanced Micro Devices, Inc. Tree based adaptive die enumeration
US9478502B2 (en) 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
JP6251820B2 (ja) 2013-11-27 2017-12-20 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 単一の電力供給コネクタを備える流体吐出装置
US9245825B2 (en) 2014-01-23 2016-01-26 Sandisk Technologies Inc. I/O pin capacitance reduction using TSVS
US9245590B2 (en) 2014-02-28 2016-01-26 Winbond Electronics Corporation Stacked die flash memory device with serial peripheral interface
US9214211B2 (en) 2014-05-15 2015-12-15 Winbond Electronics Corporation Methods of and apparatus for determining unique die identifiers for multiple memory die within a common package
TWI553834B (zh) * 2014-07-10 2016-10-11 華邦電子股份有限公司 快閃記憶體裝置以及執行同步操作之方法
US9305901B2 (en) 2014-07-17 2016-04-05 Seagate Technology Llc Non-circular die package interconnect
TWI557949B (zh) * 2014-10-01 2016-11-11 華邦電子股份有限公司 用於共同封裝的多記憶體晶粒決定唯一晶粒識別碼的方法與裝置
US9356001B2 (en) 2014-10-02 2016-05-31 HGST Netherlands B.V. Semiconductor device with at least one voltage-guided conductive filament
KR102657544B1 (ko) * 2016-09-05 2024-04-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US10685934B2 (en) * 2017-07-10 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN110289036B (zh) * 2018-03-19 2021-05-18 深圳大心电子科技有限公司 读取电压最佳化方法以及存储控制器
CN111554672B (zh) * 2020-05-14 2022-09-27 甬矽电子(宁波)股份有限公司 一种芯片叠装结构和芯片叠装方法
KR20220086164A (ko) 2020-12-16 2022-06-23 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR20220086187A (ko) * 2020-12-16 2022-06-23 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
JP2022112923A (ja) 2021-01-22 2022-08-03 キオクシア株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127775A1 (en) * 1999-12-23 2002-09-12 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20040120176A1 (en) * 2002-12-02 2004-06-24 So Byung-Se Multi-chip package for reducing parasitic load of pin
US20060175715A1 (en) * 2005-02-07 2006-08-10 Renesas Technology Corp. Semiconductor device and capsule type semiconductor package
US20080230888A1 (en) * 2007-03-19 2008-09-25 Nec Electronics Corporation Semiconductor device
US20080237891A1 (en) * 2007-03-28 2008-10-02 Qimonda Ag Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353538A (ja) 1989-07-20 1991-03-07 Nec Corp ワイヤボンディング装置
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6501663B1 (en) 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
KR100442697B1 (ko) * 2002-03-11 2004-08-02 삼성전자주식회사 자동 와이어 본딩 공정을 위한 통합 관리 시스템
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
JP4687060B2 (ja) * 2004-10-07 2011-05-25 富士ゼロックス株式会社 認証情報生成装置及び認証装置
JP2007019415A (ja) 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US8158457B2 (en) * 2010-02-08 2012-04-17 Sandisk Technologies Inc. Rule-based semiconductor die stacking and bonding within a multi-die package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127775A1 (en) * 1999-12-23 2002-09-12 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20040120176A1 (en) * 2002-12-02 2004-06-24 So Byung-Se Multi-chip package for reducing parasitic load of pin
US20060175715A1 (en) * 2005-02-07 2006-08-10 Renesas Technology Corp. Semiconductor device and capsule type semiconductor package
US20080230888A1 (en) * 2007-03-19 2008-09-25 Nec Electronics Corporation Semiconductor device
US20080237891A1 (en) * 2007-03-28 2008-10-02 Qimonda Ag Semiconductor device

Also Published As

Publication number Publication date
US8399298B2 (en) 2013-03-19
KR101773218B1 (ko) 2017-08-31
CN102971793A (zh) 2013-03-13
JP2013519237A (ja) 2013-05-23
TW201142866A (en) 2011-12-01
US20120196403A1 (en) 2012-08-02
WO2011097559A1 (en) 2011-08-11
CN102971793B (zh) 2015-11-25
KR20120132632A (ko) 2012-12-06
US20110195529A1 (en) 2011-08-11
EP2534657B1 (en) 2013-11-13
JP5813014B2 (ja) 2015-11-17
EP2534657A1 (en) 2012-12-19
US8158457B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
TWI553653B (zh) 在一多晶粒封裝內以規則為基礎的半導體晶粒堆疊及結合
US8853863B2 (en) Semiconductor device with die stack arrangement including staggered die and efficient wire bonding
US8331121B2 (en) Multi-chip packages providing reduced signal skew and related methods of operation
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US8723333B2 (en) Semiconductor package including multiple chips and separate groups of leads
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US8039318B1 (en) System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US20110037158A1 (en) Ball-grid-array package, electronic system and method of manufacture
EP2474030A1 (en) Using interrupted through-silicon-vias in integrated circuits adapted for stacking
KR100881198B1 (ko) 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
CN103633091A (zh) 含有集成中间电路芯片的三维存储器
US20120049361A1 (en) Semiconductor integrated circuit
US20060232288A1 (en) Semiconductor device and manufacturing method thereof
CN113851430A (zh) 半导体封装件
TWI763200B (zh) 記憶體系統
CN106206590A (zh) 电压产生器分离的三维纵向存储器
CN106206589A (zh) 电压产生器分离的三维纵向存储器
CN106206587A (zh) 地址/数据转换器分离的三维纵向存储器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees