CN1447434A - 强电介质存储装置 - Google Patents

Abstract

本发明提供一种强电介质存储装置，在强电介质薄膜的两面分别配置有多根字线及多根位线，存储单元由一个强电介质电容器来构成。这些字线及位线由通过电源电路提供多路驱动电压的字线驱动部及位线驱动部所驱动，从而实施数据的写入、读出及再写入的各种动作模式。并且设有与字线及位线的端部相连接的短路电路，在实施动作模式后，在电源投入和电源断开时将这些字线及位线全部短路。

Description

强电介质存储装置

技术领域

本发明涉及强电介质存储装置。

背景技术

作为强电介质存储装置，人们知道有在各单元上均配置一个晶体管及电容器(强电介质)的1T/1C单元、或在其每个单元上还配置有参考单元2T/2C的有源型强电介质存储器。

但是，该有源型强电介质存储装置与作为由存储单元的一个元件构成的另外的不易失性存储装置而被人所知的闪存、EEPROM等相比较，存储器面积大，不能大容量化。

作为将各单元作为一个强电介质电容器的强电介质存储装置曾刊登在特开平9-116107。

发明内容

在将各存储单元作为一个强电介质电容器的强电介质存储装置上，在降低电能消耗、高速驱动化、电源投入时和电源断开时的问题等方面，在实用化上还存在有应解决的课题，本发明就是以解决这些问题为目的的。

本发明的强电介质存储装置，其特征在于：具有被配置的相互平行的多根字线、和所述多根字线相交叉且相互平行地被配置的多根位线、配置在所述多根字线及所述多根位线的各交叉点上的多个强电介质存储单元、驱动所述多根字线的字线驱动部、驱动所述多根位线的位线驱动部、对所述多根字线驱动部及所述多根位线驱动部提供多路驱动电压的电源电路、连接在所述多根字线及所述多根位线的端部并使所述多根字线及所述多根位线全部短路的短路电路。

根据本发明，在将位于多根字线和多根位线的各交叉点形成的多个强电介质电容器数据写入、数据读出和数据再写入之后，有必要将多根字线及多根位线的各电极进行同电位的均衡动作。由于该均衡动作采用短路电路来实施，因而就可以利用多根字线及多根位线的电荷的充放电来进行均衡动作，降低电能的消耗。另外，利用多根字线及多根位线的电荷的充放电，就可以达到使多根字线及多根位线为下一个动作方式准备的预充电的效果。

在这里，被配置的所述多个强电介质存储单元的存储单元阵列被分割成多个区块，在所述多个区块上也可以各分别配置有所述字线驱动器、所述位线驱动器及所述短路电路。

并且，该短路动作，也可以在不要求比较高速化的数据写入后实施。另外，在电源投入时和电源断开时，如使多根字线及多根位线短路的话，就成为电源投入时的字线、位线驱动器或电源电路内的晶体管的不稳定的起因，就可以防止强电介质电容器被施加难以预料的电压。

短路电路可以直接连接在多根字线及多根位线的端部(一端或两端)上。这样，字线、位线驱动器或电源电路内的晶体管就不会介于存储单元阵列和短路电路之间，在短路动作时就不会受到干扰的不良影响或因晶体管不稳定带来的意外事态的不良影响，从而就可以确保安定的短路动作。另外，由于短路线路的全长较短，连接负荷容量少，因而短路动作就达到高速化。

在实施短路动作之前，将在动作方式时选择的字线及位线的电位接近于非选择的字线或位线的电位，通过字线和位线驱动器就可以进行预驱动了。选择字线及选择位线和非选择字线及非选择位线相比根数少，和它们连接的负荷容量也少，因此放电速度比较快。当将充放电速度不同的字线和位线一起短路时，就有可能因不能预测电荷移动的动向而发生意外事态。因此，在短路动作之前，要将充放电速度快的选择字线及选择位线预驱动，以便接近充放电速度慢的非选择字线和位线的电位。

在电源投入时，从该电源投入后的电源电位上升途中至规定期间、也可以将多个短路开关接通。在电源断开时，在到达电源断开后的时间的规定期间，也可以将多个短路开关接通。这样，当在字线、位线驱动器或电源电路内的晶体管不稳定的时候，将字线及位线进行均衡，以防止对强电介质电容器施加难以预料的电压。

要想在电源投入时及电源断开时的双方实现短路动作，就要设置与多根字线及多根位线的各根线和共用短路线之间连接的多个第1短路开关，也可以设置和该多个第1短路开关分别并联的多个第2短路开关。在电源投入时，通过第1控制信号将多个第1短路开关接通，在电源断开时，通过第2控制信号将多个第2短路开关接通即可。

上述的短路动作，也可以将共用短路线接地，将多根字线及多根位线与接地电位均衡即可。这样，特别是通过当电源投入时或电源断开时的短路动作使字线及位线接地，由于没有残留电荷就可以发挥更稳定的均衡效果。

另外，本发明在多根字线及位线的各交叉点形成的多个强电介质存储单元的各单元仅由强电介质电容器所构成。因而能够在交叉点型或无源型的强电介质存储装置中得到良好的实施。

附图说明

图1为说明本发明的第1实施方案有关的强电介质存储装置的概要说明图。

图2为图1表示的存储单元阵列的概要立体图。

图3为图1表示的强电介质存储单元的磁滞特性图。

图4为表示强电介质存储单元阵列的读时(写入数据“0”时)的字线、位线的设定电位的概要说明图。

图5为字线及位线的短路动作时的等价电路图。

图6为表示强电介质存储单元阵列的重写时(写入数据“1”时)的字线、位线的设定电位的概要说明图。

图7为说明本发明的第1实施方案的短路时序的概要说明图。

图8为说明本发明的第2实施方案的预驱动时序及短路时序的概要说明图。

图9为在本发明的第2实施方案中字线、位线的电位迁移图。

图10为本发明第3实施方案的强电介质存储装置的概要说明图。

图11为表示图10所表示的电源接通时序发生电路的实例的电路图。

图12为图11所表示的电源接通时序发生电路的动作时序图。

图13为本发明第4实施方案的强电介质存储装置的概要说明图。

图14为表示图13所表示的电源断开时序发生电路的实例的电路图。

图15为图14所表示的电源断开时序发生电路的动作时序图表。

图16为本发明第5实施方案的强电介质存储装置的概要说明图。

图17为本发明第6实施方案的强电介质存储装置的概要说明图。

具体实施方式

以下，关于本发明的实施方案参照图面来具体地进行说明。第1实施方案

(对其结构的说明)

图1为与本发明的第1实施方案有关的强电介质存储装置的FeRAM方框图，图2为模式表示其存储阵列的立体图。如图2所示，存储单元阵列10具有强电介质薄膜12、和配置在强电介质薄膜12的一面的多根字线14、和配置在强电介质薄膜12的另一面的多根位线16。

通过上述的构造，在多根字线14及多根位线16的各交叉点(交叉点型)，如图1所示，分别形成强电介质存储单元18。根据此构造，如图2所示的存储器被称为交叉点型FeRAM或无源型FeRAM。这样，如图2所示的存储器与具有在各单元上均配置一个晶体管及电容器(强电介质)的1T/1C单元、或在其每个单元上还配置参考单元的2T/2C单元的有源型存储器不同。

本实施方案的FeRAM由于在存储单元阵列10内不需要晶体管，因而就可以高度集成化，而且可以将图2的构造进行多层地叠层。另外，配置有CMOS逻辑电路的驱动电路基片可以配置在如图2的构造的下方。

在本实施方案中，所使用的强电介质可以适当地采用SBT(锶—铋—钽)、PZT(铅—锆—钛)BLT(铋—镧—钛)和这些氧化物的无机材料，但也可以采用其他的无机材料或有机材料。

形成在本实施方案中所使用的字线14及位线16的电极材料，从耐氧化性强、耐热性高的角度讲，可以适当地采用铂(Pt)、铱(Ir)、铱氧化物(IrO2)、锶—钌和其氧化物，但也可以采用其他的导电材料。

作为该存储单元阵列10的驱动电路系，设有驱动多根字线14的字线驱动器20、和驱动多根位线16的位线驱动器22、对字线及位线驱动器10、22提供多路驱动电压(Vs，2Vs/3，Vs/3，0)的电源电路24。字线驱动器20与多根字线14的每根的一端(图1的左端)相连接，位线驱动器22与多根位线16的每根的一端(图1的上端)相连接。

字线驱动器20内包含有行方向地址解码器，根据读、写和重写模式(在写、重写时还要根据应写入的数据)向地址被选择的一根字线14和剩下的非选择的字线14提供电位。同样，位线驱动器22内包含有列方向地址解码器，根据读、写和重写模式(在写、重写时还要根据应写入的数据)向地址被选择的至少一根位线16和剩下的非选择的位线14提供电位。

在本实施方案中，还设置有将多根字线14及多根位线16全部短路的短路电路30。该短路电路30与多根字线14及多根位线16的每根另一端的端部相连接。

而且，也可以在强电介质存储装置的全部的字线14及位线16的端部设置一个短路电路30，将存储单元阵列10分割为多个区块，在其每个区块上设置短路电路。在这个时候，在每块中均设置有字线驱动器20及位线驱动器22。

如图1所示的短路电路30具有共用短路线32。另外，该短路电路30具有在多根字线14及多根位线16的每根的另外端部和共用短路线32的之间连接的多个短路开关34。各短路开关34比如由N型MOS晶体管构成，通过共用门控线36同时被接通、断开。

下面，关于图1所示的FeRAM的动作进行说明。图3表示了如图1所示的存储单元18的自发极化P和极化电荷Q(极化P的变化×电容器面积)的电压依存性的磁滞特性。

在图3中，比如对位线16来讲将字线14的电位升高方向作为正(+)方向。当字线14及位线电位为同电位(同时也包含OV电源OFF时)时，存储单元18的施加电压就为OV。此时的强电介质电容器具有两种残留极化±Pr(图3的A点及D点)。例如，将图3的D点的残留极化Pr定为“0”的存储状态、将图3的A点的残留极化-Pr定为“1”的存储状态，就可以得到两个值的存储状态。

在这里，图3的点C及点F分别为强电介质存储单元18的饱和极化点。另外，图3的点B及点E为极化方向反转的点。象该点B或点E一样将0极化值的电压称为抗电压。

根据图3的磁滞特性，在写入数据“0”的时候，对强电介质存储单元18施加电压Vs，在移动到图3的点C后，也可以将对强电介质存储单元18施加的电压作为OV移动到点C。相反，在写入数据“1”的时候，对强电介质存储单元18施加电压Vs，在移动到图3的点F后，也可以将对强电介质存储单元18施加的电压作为OV移动到点A。

数据读出是通过对处于点A和点D的极化状态的强电介质存储单元18施加电压+Vs来进行的。

选择单元18a的残留极化，无论是图3的A点还是D点，通过上述的读动作就成为图3的C点的极化状态。这时，在从A点移动到C点的时候(存储状态为“1”的读时)，超过极化点为0的B点，极化方向从正转向负。为此，在位线16上就有如图3所示的相当于比较大的电荷量Q1的比较大的电流通过。另一方面，在从D点移动到C点的时候(存储状态为“0”的读时)，极化方向不变，只是极化量发生变化。这样，在位线16上就会有如图3所示的相当于比较小的电荷量Q2的比较小的电流通过。为此，根据把在位线上通过的电流和图中未表示的参考电流相比较，就可以判定存储状态是为“1”还是为“0”。

下面，以数据读出为例，对在字线14及位线16的电位设定来进行说明。该电位设定是通过接受来自电源电路24提供的4种电位(Vs，2Vs/3，Vs/3，0)的字线驱动器20及位线驱动器22来被实施的。而且，电位Vs，0就成为两种选择电位，电位2Vs/3，Vs/3就成为两种非选择电位。在该数据读出时，短路电路30的所有的短路开关34都被断开。

在图4中表示了一个选择单元18a和另外的非选择单元18b。与位于地址(2，2)的选择单元18a相连接的字线14被设定在电位Vs(字线选择电位)，位线16被设定在电位0(位线选择电位)。这样，选择单元18a就会被施加Vs-0＝Vs的正电场。为此，在选择单元18a上的残留极化，无论是图3的A点还是D点，通过上述的读动作就成为图3的C点的极化状态了。因而，只要检测出与选择单元18a相连接的位线16的电流，如上所述的那样，就可以判定存储状态为“1”还是为“0”。

还有，对图3C点的极化状态的设定，和数据“0”的写入动作一样。这样，在写入数据‘0’的时候也可以按图4那样进行电位设定。

另外，实际的读数据动作，对在一根字线14上的多个存储单元18同时实施，8位和16位等的一组数据就会同时被读出来。

在该读数据时，如图4所示的与非选择单元18b相连接的所有的字线14被设定在电位Vs/3(字线非选择电位)，与非选择单元18b相连接的所有的位线16被设定在电位2Vs/3(位线非选择电位)。这时，对非选择单元18b施加的电压为±Vs/3。这一结果，就使得为A点极化状态的非选择单元18b就会向图3的H点、I点中的任何一点移动。即使从A点向I点移动，也不会越过反转点B，因而存储数据就不会反转。另外，为D点的极化状态的非选择单元18b就会向图3的G点和J点中的任何一点移动。在这一场合也是即使从D点向G点移动，也不会越过反转点E，因而存储数据就不会反转。

(读后的短路动作)

在读数据动作后，有必要将图3的C点的极化状态返回到原来的A点和B点，作为此工序的一项来实施短路动作。图5为将图1所示的短路电路30内的所有的短路开关34接通的短路状态的等价电路图。在这个时候，字线14及位线16在与各驱动器20、22连接的一端的侧面被设定为未接地线(FL)的状态。

当将所有的字线14及位线16短路时，电荷就从电位高的一方向低的一方移动，从而进行使所有的字线14及位线16的电位最终达到同样的均衡动作。这时，通过在所有的字线14及位线16内的内部电荷的移动来达到均衡，因而就不会发生电能消耗。

通过该短路动作，由于对选择位线18a施加的电压为OV，因此图3的C点的极化状态就向D点的极化状态移动。这样，在读动作前，就可以将为D点的极化状态的选择单元18a恢复到原来的D点的极化状态。另外，由于对位于图3的G、I、J点中的任何一点的极化状态的非选择单元18b所施加的电压也为0，因而就会被恢复到读动作前的A点或D点的极化状态。

另一方面，最初位于A点的极化状态的选择单元18a通过读动作在向C点移动后，根据本短路动作向D点移动。再通过此后的重写动作及后面的短路动作，就会由D点经过E、F点回到A点。

(重写动作)

图6表示了将最初位于A点的极化状态的选择单元18a在图4的读动作及图5的短路动作后进行均衡的动作。在进行该均衡时，图1的短路电路30中的所有的短路开关34均被断开。在图6中，和图4的读时相反，与选择单元18a(读时的极化状态在点A，短路时移动到点D的极化状态的单元)相连接的字线14的字线选择电位和图4的读时的位线16的位线选择电位(OV)相同，图6的位线16的位线选择电位和图4的读时的字线14的字线选择电位(Vs)相同。

通过该重写动作，对选择单元18a施加的电压-Vs，和数据“1”的写入动作相同。这样，就从图3的点D越过反转点E向饱和极化点F移动。

另一方面，对重写时的非选择单元18b的施加电压和读时一样为±Vs/3。其结果，为A点和D点的极化状态的非选择单元18b和读时同样就会向图3的G、H、J点中的任何一点移动，但是，和上述同样的理由存储数据不会反转。

(重写动作后的短路动作)

在重写动作后，再度实施图5的短路动作。通过该短路动作，由于对选择位线18a施加的电压为OV，因而图3的F点的极化状态就会向A点的极化状态移动。这样，就可以将在读动作前为A点的极化状态的选择单元18a恢复到最初的A点的极化状态。另外，对位于图3的G、H、I、J点中的任何一点的极化状态的非选择单元18b施加的电压也就为0了，因此就恢复到读动作前的A点或D点的极化状态了。这样，就可以将所有的强电介质存储单元18恢复到读动作前的存储状态。

另外，在写入数据“1”时，如上所述那样和图6设定同样的电位就可以。也就是说，将与选择单元18a相连接的字线14的电位设为OV，位线16的电位设为Vs，对选择单元18a施加电压-Vs，然后使其向图3的饱和极化点F移动就可以。在这之后，实施图5所表示的短路动作，就可以达到图3的A点的极化状态(数据为”1“的存储状态)。

对于数据的写入，通常选择一根字线14，将数据同时写入多个单元。在本实施方案中，图4的数据“0”的写入动作(写0)和图6的数据“1”的写入动作(写1)被分开实施的。在写0的动作和写1的动作之间也实施上述的短路动作。

在图7中，表示将以上动作进行的归纳。如图7所示，在写数据动作之后、在重写动作之后、在写0动作之后及写1动作之后，就可以分别了解采用短路电路30实施的短路动作。另外，如图7所示，在没有实施数据的读和写的准备状态之后不需要短路动作。这是因为在移动到准备状态之前，短路动作已被实施，在准备当中，字线14及位线16的均衡状态在被维持着。

(短路动作的与充电效果等)

上述的短路动作，在对图3的强电介质存储单元18施加的电压为0V的均衡效果的基础上，还可以达到使下一个动作很快开始的预充电的效果。

例如，图4的写动作(写0动作)和其后实施的图6的重写动作(写1动作)相比较，就有必要分别将非选择字线14s的电位Vs/3变化到2Vs/3、将选择字线14的电位Vs变化到0、将非选择位线16的电位2Vs/3变化到Vs/3、将选择位线16的电位0变化到Vs。当在图4的写动作(写0动作)和图6的重写动作(写1动作)之间实施图5的短路动作时，所有的字线14及位线16的电位就会停留在0V和Vs之间的中间电位并进行预充电。这样一来，就可以高速化地实施对在之后的重写动作(写1动作)时的字线14及位线16的电位设定。而且，该预充电动作可以通过将所有的字线14和位线16的电荷实施充放电来进行，不会产生电能消耗。

还有，上述的短路动作，不经过字线位线驱动器20、22和电源电路24，仅通过短路电路30来实现。如果经过字线14及位线16、字线位线驱动器20、22，也就要考虑到与电源电路24内的比如接地电位共用连接的问题。但是在这种场合，驱动器20、22和电源电路24内的晶体管就会介于短路途径的途中了。为此，除了短路途径长、要连接多余的负荷容量、充放电慢以外，由于介于多层的晶体管之间，因而在动作上不稳定，在可确实地进行短路动作的信赖性方面就会逊色。在本实施方案中，将短路电路30直接与字线14及位线16的端部相连接，由于只让一层的短路开关34接通，因而就可以消除上述的不良现象第2实施方案

图8为表示在短路动作之前实施预驱动动作的本发明的第2实施方案。该预驱动动作为比如如图4所示的读动作(写“0”动作)之后的动作，如图5所示在短路动作之前，将与选择单元18a相连接的字线14及位线16通过字线驱动器20及位线驱动器22在0～Vs之间的任意的电位进行预驱动。

作为预驱动电位，如果兼用由电源电路24供给的电位2Vs/3或Vs/3的话，就没有必要准备新的预驱动电位。

与选择单元18a相连接的字线14及位线16也比与另外很多的非选择单元18b相连接的字线14及位线16的总数格外地少。因而，连接与选择单元18a相连接的字线14及位线16的负荷容量就少。

当不进行预驱动而实施图5的短路动作时，由于在与选择单元18a相连接的字线14及位线16的充放电速度也比在与非选择单元18b相连接的字线14及位线16的充放电速度要快，所以就很难预测电荷移动的动向。

因此，在该第2实施方案中，如图9所示，将与选择单元18a相连接的字线14(在图4中电位为Vs)及位线16(在图4中电位为0)进行与非选择电位2Vs/3或Vs/3相接近的预驱动。这样一来，在短路动作时就可以稳定地进行充放电，可期望达到所定的电位。第3实施方案

图10为本发明的第3实施方案的方框图。与图1不同的第1不同点为将共用短路线32接地。第2不同点为替代将图7及图8所示的在「短路动作」时发生的短路时序信号提供给短路开关34的共用门控线36，而在共用门控线36上连接有电源接通时序发生电路40。

分别将图10所示的电源接通时序发生电路40的一个实例表示在图11上，将其动作时序图表示在图12上。电源接通时序发生电路40输出的PEQ1，如图12所示的那样，与电源电压Vcc的电源接通时的电位上升同步地进行电位上升，经过所定的时间，就达到了短路电路30的短路晶体管34的阈值电压Vth以上。这样，既使在电源投入后，也要实施在短路电路30的短路动作。这一结果，使得在电源投入后字线、位线驱动器20、22及电源电路24中的晶体管即使变得不稳定，也可以将图1的字线14及位线16全部确实地与接地电位进行均衡。

特别是在电源投入时，花费比较长的时间(例如ms级)电源电压才上升。为此，在字线14和位线16叠加的噪声，即使其电平较低，但当经过较长的时间噪声被叠加时，就会超过强电介质电容器18的耐压值(图3B点或E点的电压)。由于此原因，就会发生数据反转、或超过单元的耐压值使单元遭到破坏的情况。

在本实施方案中，由于所有的强电介质存储单元18的2个电极共用形成接地电位并进行均衡，因而就可以防止存储单元受到破坏，使电源断开时的存储状态在电源接通时也能维持。另外，共用短路线32也并不一定非要接地，但事先接地的话，就可以更稳定地维持电源断开时的存储状态。

如果参照图12来说明在图11所示的电源接通时序发生电路40的动作的话，在时刻t0电源接通，电源电压Vcc开始上升。由于电源电压Vcc上升，当第1的N形MOS晶体管(以下简称NMOS1)的门电源电压达到了阈值电压以上时(时刻t1)，NMOS1就会接通。电源电压Vcc就会进一步上升，当NMOS2的门电源电压达到了阈值电压以上时(时刻t2)，NMOS2就会接通。

从该时刻t2开始对电容器C1进行充电。当电容器C1的充电电压上升，NMOS3的门电源电压达到了阈值电压Vth以上时(时刻t3)，NMOS3就会接通。

另一方面，由于电容器C2在电源接通时(时刻t0)开始充电，信号PEQ1也和电容器C2同样地电位上升。然后，当在时刻t3 NMOS3接通时，信号PEQ1被接地变为0V。这时，如图12所示，信号PEQ1由于在电源接通后经过规定期间，保持比图10的短路开关34的阈值电压Vth高的电位，因而就可以实现电源接通后在短路电路30的短路动作。

另外，对电源接通时序发生电路40的具体的电路可以有各种形式，主要是在电源电压Vcc接通时，在时间上和电位上和电源电压Vcc的电位上升同步地上升，只要经过所定的时间能生成将短路开关34接通的信号就可以。例如，在图11的电路中，如果增加与第1第2的N型MOS晶体管NMOS1、NMOS2串联连接的晶体管的话，就可以将如图12所示的电容器C2的充电开始时序进一步进行延时。这样一来，就可以通过信号PEQ1将短路开关34接通的时间延长。第4实施方案

图13表示了取代图10所示的电源接通时序发生电路40而设置有电源接通时序发生电路42的本发明的第4实施方案。

分别将图13所示的电源接通时序发生电路42的实例表示在图14、将其动作时序图表表示在图15中。电源断开时序发生电路42的输出PEQ2，如图15所示那样与电源电压Vcc的电源断开时(在图15中电源断开信号的下降沿时刻t0)同步上升，即使在电源电压Vcc成为0V后，经过规定期间，就可以达到构成短路电路30的短路开关34的N型MOS晶体管34的阈值电压Vth之上。这样，即使在电源断开时也可以实施在短路电路30的短路动作。其结果，在电源断开时，字线、位线驱动器20、22及电源电路24中的晶体管即使变得不稳定，也可以将图1的字线14及位线16全部确实地与接地电位均衡。为此，强电介质存储单元18的2个电极共用与接地电位均衡，这样在电源断开时就可以维持其存储状态。另外，共用短路线32并不一定非要接地，但如果事先接地的话，在电源断开时就可以更稳定地维持存储状态。

参照图15来说明图14所示的在电源断开时序发生电路42的动作，在时刻t0以前，通过电源断开信号(HIGH)，第1的PMOS晶体管(以下简称PMOS1，以下为同样)被断开，信号PEQ2通过电容器C2变成接地电位。在时刻t0，当电源断开信号为有效(LOW)时，第1的P型MOS晶体管PMOS1就会接通。为此，通过电流沿着连接二极管的第2的P型MOS晶体管PMOS2的顺向流动，在电容器C2开始充电的同时，信号PEQ2上升到电源电压Vcc。这样，在电源电压Vcc开始下降前，如图13所示的短路电路30的短路开关34被接通。当电源电压Vcc在t1时刻开始下降时，由于对连接二极管的第2的P型MOS晶体管PMOS2的阈值间施加了反方向的电压，因而在第2的P型MOS晶体管PMOS2中就没有电流流动。因而，在这之后，通过电容器C2的充电电荷来设定信号PEQ2的电位，根据其充电电荷的放电，信号PEQ2电位缓慢地下降。这时，如图15所示那样，信号PEQ2从电源断开之前经过电源断开之后的规定期间，由于保持了比图13的短路开关34的阈值电压值Vth更高的电位，因而在电源接通后就可以实现在短路电路30的短路动作。

对电源断开时序发生电路42的具体电路可以有各种形式，主要是即使在电源电压Vcc的电源断开之后，经过所定的时间只要能生成使短路开关34接通的信号就可以。例如，如图15所示那样，也可以取代采用在电源电压Vcc的电位下降之前的有效电源断开信号，而进行监控电源电压Vcc、采用开始下降时的有效的信号。第5实施方案

图16为设置如图10所示的电源接通时序发生电路40及图13所示的电源接通时序发生电路42的本发明的第5实施方案的方框图。在图16中，具有与字线14及位线16的每个端部和共用短路线32之间相连接的多个第1短路开关(NMOS)34A，在其共用门控线36A上连接有电源接通时序发生电路40。而且，还设置有与多个第1短路开关的每个分别相并联的多个第2短路开关34B，在其共用门控线36B上连接有电源断开时序发生电路42。这样一来，就可以在电源接通时，将多个第1短路开关34A接通，在电源断开时，将多个第2短路开关34B接通。这样，无论在电源投入时还是在电源断开时都可以使短路电路30进行动作，使字线14及位线16确实地得到均衡。另外，图16所示的共用短路线32为接地状态，不接地也可以。第6实施方案

图17为表示本发明的第6实施方案的概要说明图。在图17中，在字线14及位线16的每根的两侧的端部和配置成环状的共用短路线32的之间，分别设置有短路开关34。这样一来，就有通过将短路开关34接通时在字线14及位线16上的充放电使均衡动作高速化的有利之处。另外，本发明的第2～第5实施方案也可以同样地适用于图16所示的第6实施方案。

另外，本发明不限定于上述的实施方案，在本发明的技术构思的范围内，可以实施各种的变形。

Claims (16)

1.一种强电介质存储装置，其特征在于，具有：相互平行设置的多根字线、与所述多根字线相交叉且相互平行地设置的多根位线、在所述多根字线及所述多根位线的各交叉点设置的多个强电介质存储单元、驱动所述多根字线的字线驱动部、驱动所述多根位线的位线驱动部、向所述字线驱动部及所述位线驱动部提供多路驱动电压的电源电路、与所述多根字线及所述多根位线的端部相连接的使所述多根字线及所述多根位线全部短路的短路电路。

2.根据权利要求1所述的强电介质存储装置，其特征在于：配置有所述多个强电介质存储单元的存储单元阵列被分割成多个区块，在所述的多个区块内分别配置有所述字线驱动部、所述位线驱动部及所述短路电路。

3.根据权利要求1所述的强电介质存储装置，其特征在于：所述字线驱动部与所述多根字线的每根的一端部相连接，所述位线驱动部与所述多根位线的每根的一端部相连接，所述短路电路与所述多根字线及所述多根位线的每根的另一端部相连接。

4.根据权利要求1所述的强电介质存储装置，其特征在于：所述字线驱动部与所述多根字线的每根的一端部相连接，所述位线驱动部与所述多根位线的每根的一端部相连接，所述短路电路与所述多根字线及所述多根位线的每根的两个端部相连接。

5.根据权利要求1所述的强电介质存储装置，其特征在于：所述短路电路具有：共用短路线、在所述多根字线及所述多根位线的每根与所述共用短路线之间相连接的多个短路开关。

6.根据权利要求5所述的强电介质存储装置，其特征在于：所述短路电路对所述多个强电介质存储单元中的至少一个选择单元实施数据读出、数据再写入及数据写入的其中任何的一个驱动模式后，使所述多个短路开关接通，使所述多根字线及多根位线全部短路。

7.根据权利要求6所述的强电介质存储装置，其特征在于：所述字线驱动部在所述驱动模式下，通过向任意一根字线提供选择字线电位，向其他位线提供非选择字线电位，驱动所述多根字线，所述位线驱动部在所述驱动模式下，通过向至少一根位线提供选择位线电位，向其他的位线提供非选择位线电位，来驱动所述多根位线，所述字线及位线驱动部在所述驱动模式后，在通过所述短路电路将所述多根字线及多根位线全部短路之前，进行预驱动，使被选择的字线及位线的电位成为所述选择字线电位与所述选择位线电位之间的电位。

8.根据权利要求5所述的强电介质存储装置，其特征在于：所述短路电路在对所述多个强电介质存储单元中的至少一个选择单元进行写入数据的驱动模式后，将所述多个短路开关接通，并将所述多根字线及位线全部短路。

9.根据权利要求8所述的强电介质存储装置，其特征在于：所述字线驱动部在所述驱动模式下，通过将选择字线电位提供给任意一根字线，将非选择字线电位提供给其他的字线，来驱动所述多根字线，所述位线驱动部在所述驱动模式下，通过将选择位线电位提供给至少一根位线，将非选择位线电位提供给其他的位线，驱动所述多根位线，所述字线及位线驱动部在所述驱动模式后，在通过所述短路电路将所述多根字线及多根位线全部短路之前，进行预驱动，使被选择的字线及位线的电位成为所述选择字线电位和所述位线电位之间的电位。

10.根据权利要求5所述的强电介质存储装置，其特征在于：还具有在从电源投入后的电源电位上升途中的规定的期间内生成将所述多个短路开关接通的控制信号的控制信号生成部。

11.根据权利要求10所述的强电介质存储装置，其特征在于：所述共用短路线被接地。

12.根据权利要求5所述的强电介质存储装置，其特征在于：还具有在电源断开时，至到达电源断开后的规定期间内生成将所述多个短路开关接通的控制信号的控制信号生成部。

13.根据权利要求12所述的强电介质存储装置，其特征在于：所述共用短路线被接地。

14.根据权利要求1所述的强电介质存储装置，其特征在于：所述短路电路具有：共用短路线、与所述多根字线及所述多根位线的每根及所述共用短路线之间相连接的多个第1短路开关、与所述多个第1短路开关分别相并联的多个第2短路开关、在从电源投入后的电源电位上升途中到规定的期间内生成将所述多个第1短路开关接通的第1控制信号的第1控制信号生成部、在电源断开时，至到电源断开后的规定期间内生成将所述多个第2短路开关接通的第2控制信号的第2控制信号生成部。

15.根据权利要求14所述的强电介质存储装置，其特征在于：所述共用短路线被接地。

16.根据权利要求1至15中任意一项所述的强电介质存储装置，其特征在于：所述多个强电介质存储单元的每个单元均仅由强电介质电容器来构成。

Images