CN1446318A - 高速数据流的捕获及评估 - Google Patents

高速数据流的捕获及评估 Download PDF

Info

Publication number
CN1446318A
CN1446318A CN01813946A CN01813946A CN1446318A CN 1446318 A CN1446318 A CN 1446318A CN 01813946 A CN01813946 A CN 01813946A CN 01813946 A CN01813946 A CN 01813946A CN 1446318 A CN1446318 A CN 1446318A
Authority
CN
China
Prior art keywords
data stream
serial data
test
dut
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01813946A
Other languages
English (en)
Other versions
CN1185500C (zh
Inventor
艾伦J·赖斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN1446318A publication Critical patent/CN1446318A/zh
Application granted granted Critical
Publication of CN1185500C publication Critical patent/CN1185500C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Inspection Of Paper Currency And Valuable Securities (AREA)
  • Investigating Or Analysing Biological Materials (AREA)
  • Dc Digital Transmission (AREA)
  • Holo Graphy (AREA)

Abstract

本发明涉及使用传统器件测试仪捕获并评估高速数据流的技术，它包括一个连接到被测试器件(DUT)的高速锁存比较器。该器件测试仪激励DUT产生高速串行数据流，并在相对于串行数据流的预定时刻选通锁存比较器。该锁存比较器采样串行数据流的数字状态，并保持该采样状态。该器件测试仪读出并存储该保持状态。该测试仪以此方式在多个位置上对串行数据流进行采样，并在每个位置上进行多次采样。该测试仪对每个位置上获得的采样求平均值，以提供串行数据流对时间的概率函数。由该概率函数可推导出串行数据流的重要定时特征，如跳动、码元间干扰及“闭眼”。

Description

高速数据流的捕获及评估
技术领域
本发明涉及自动测试设备，更具体地涉及高速串行数据流的定时特征的测试。
发明背景
集成电路的制造者使用自动测试设备(ATE)来检验新制造的器件。AET使能制造者在制造过程中及早地诊断器件的故障，由此能使制造者节省费用。ATE还使能制造者按照不同的性能等级对器件进行分类。由于制造者通常用高性能芯片获得高的价值，故精确测试集成电路的能力可转换为高的效益。
自动测试设备(ATE)的主要目标是快速及精确地测试电子器件。由于器件变得更快速及更复杂，ATE必需跟上这些变化。
随着通信及网络工业的最近增长，串化器/解串器收发器(通常被称为“SerDes”设备)的普及也在增长。SerDes设备将并行比特流转换成以输入的并行数据速率的倍数变化的串行比特流。它们也执行相反的功能，即对串行比特流进行解串，把它们转换为以串行数据速率的分数变化的并行比特流。现在可得到串行数据速率达到2.5GB/s(每秒千兆比特)的SerDes设备，不久将可达到10GB/s。
图1是一个传统的器件测试仪100的极其简化的示图。该器件测试仪100包括主计算机110、定时发生器112、存储器114及系统时钟116。主计算机110存储用于控制器件测试仪100的测试程序(未示出)。响应于系统时钟116，定时发生器112在测试程序所确定的精确时刻产生定时信号118。该定时信号118控制多个驱动电路(总的表示为驱动电路120a-120x)及多个检测电路(总的表示为检测电路122a-122x)。
测试程序规定了代表驱动电路将被驱动到的数字状态的数据。这些数据通常被称为“驱动数据”。该测试程序也规定了代表可响应于驱动数据而由DUT得到的数据，即“预期数据”。测试系统100将驱动数据存储在存储器114中，并在精确时刻顺序地将驱动数据提供给驱动电路120。作为响应，驱动电路120产生电信号。该电信号被施加于DUT(被测试设备)124的输入端，DUT124响应于其输入产生输出。当测试系统100将输入信号施加到DUT124时，它同时使检测电路122选通DUT的输出信号。代表由检测电路获得的信号的数据被存储在存储器114中。为了确定器件是合格还是不合格，测试程序将从检测电路122获得的数据与预期数据相比较。如果实际数据符合预期数据，则测试程序总地通过。否则，测试程序总地失败。
现有技术的器件测试仪可产生速度高至几百MHz的数字波形。这仍未达到当前可获得的最快速SerDes全速直接测试所需的10GB/s。
在用器件测试仪测量高速串行数据流方面的在先尝试使用了称为TJD′s(时间抖动数字化仪，Time Jitter Digitizers)的专门仪器。TJD′s在其输入端检测事件(例如，电信号变化状态)，并提供指示检测到的事件的发生时间的时标值。为了测试串行数据流，TJD捕获串行数据流。然后测试仪读出事件及相应的时标值，以精确地报告包含在串行数据流中的边沿定时。因为TJD是复杂的、多功能的仪器，它们的价格趋于昂贵。它们也趋于以低于测试最快速SerDes设备所需的速度工作。
发明内容
考虑到上述技术背景，本发明的目的是测量高速串行数据流的定时特征。
本发明的另一目标是易于与现有的自动测试设备相结合。
为了实现上述目的及其它的目的及优点，为现有的测试系统提供锁存比较器，以利于被测试器件(DUT)的测试。该锁存比较器具有一个锁存使能输入端，当激活时，它使锁存比较器在其输出端保持该激活瞬间的其输入端上的二进制状态。测试仪的驱动电路连接到DUT的输入端，DUT的输出端连接到锁存比较器的输入端。在测试程序的控制下，测试仪对DUT的输入端施加测试模式(test pattern)。DUT接着产生输出信号。在相对于DUT输出信号的一个精确控制的时刻，测试仪激活锁存使能输入端，并对锁存比较器的输出进行采样。测试仪反复地施加测试模式并激活锁存使能输入端，以在相对于DUT输出信号的受控时刻获得DUT输出信号的多个采样。
然后改变用于激活锁存使能输入端的定时，以与相对于DUT输出信号的不同位置相对应，并在新的位置上获得DUT输出信号的多个采样。采样DUT输出信号及改变激活锁存使能输入端的定时的过程被重复进行，直至对DUT输出信号的所有需要位置采集了多个采样为止。
使用存储的采样，测试仪计算对于相对于DUT输出信号的每个位置所获得的采样的离散平均值(或概率)。然后将这些平均值按照时间的函数进行排序，对其结果进行分析。
通过以下的说明及附图，本发明的其它目的、优点及新颖特征将会变得更加明白。
附图说明
参考以下附图可更好地理解本发明，在这些附图中表示出了本发明及现有技术的状况：
图1是根据现有技术的普通器件测试仪的数字部分的简要框图；
图2是根据本发明的为串行数据流特征化而采用的测试系统的简要框图；
图3是说明图2中所采用的测试系统可用于串行数据流特征化的方法的流程图；
图4a是在测试系统的一个矢量周期中，由图2中所采用的测试系统产生并评估串行数据流所使用的信号的定时图；
图4b是图4a的串行数据流的一部分的分解图，表示图2中采用的测试系统对串行数据流进行采样的时刻；
图4c是图4b所示的串行数据流部分的概率函数；及
图5是根据本发明的对测试仪进行编程以产生用于测试串行数据流的波形的方法的流程图。
优选实施例说明电路布局
图2是根据本发明的用于测试DUT124的测试系统200的简化局部图。如图2所示，该测试系统200包括存储器114、定时发生器112、多个驱动电路120a-1201，以及一个检测电路122。定时发生器112产生定时信号118，它控制驱动电路及检测电路的定时。存储器114被分成多个区段，每个区段专用于一个特定的驱动电路或检测电路。例如，存储器区段214a-2141分别存储驱动电路120a-1201的驱动数据。存储器区段216存储对应于检测电路122所捕获的数字信号的响应数据。
根据本发明的测试系统200还包括一个锁存比较器210，该比较器包括比较器部分210a及锁存部分210b。比较器部分210a的输出端连接到锁存部分210b的输入端，锁存部分210b的输出端连接到检测电路122，由此能够由测试系统200进行采样。锁存比较器210具有锁存使能(LE)输入端，该输入端通过差分缓冲器218连接到驱动电路1201的输出端。当LE输入端上的信号(即“LE信号”)被激活时，锁存比较器210在其输出端上保持在其输入端上出现的任何数字状态。只要LE信号保持有效，不管锁存比较器的输入变化，锁存比较器210的输出保持不变，直到LE信号再被激活为止。当基本LE信号为无效时，锁存部分210b为直通的，锁存比较器响应于输入端上的高电平及低电平而在其输出端上分别产生高电平及低电平。
为了测试SerDes设备，SerDes DUT具有多个并行输入端子、一个时钟端子以及一个串行输出端子。测试仪200的驱动电路120a-120j将数字输入信号提供给DUT124的并行输入端子。驱动电路120k将时钟信号供给时钟端子。响应于这些输入，SerDes设备产生串行输出信号，其具有等于输入时钟信号频率的N倍的数据速率，其中N为DUT124的并行输入信号的数目。例如，如果SerDes设备具有10个并行输入信号(如图2所示)，时钟频率为250MHz，则串行输出信号将具有2.5GHz的数据速率。
为了适当地测量DUT124产生的2.5GHz信号，比较器部分210a必需能处理高于2.5GHz的频率。类似地，锁存部分210b必需能快速地响应LE信号，而没有抖动。一种结合了比较器及锁存器功能与所需性能的适当设备是科罗拉多州Colorado Springs的Singnal ProcessingTechnologies，Inc.(信号处理技术公司)制造的SPT9689锁存比较器。SPT9689是一种差分设备，它在其输入端接收差分信号，并在其输出端产生差分信号。SPT9689也在LE输入端接收差分信号。
锁存比较器，如SPT9689已在现有技术的各个方面用于测试高速数字信号。这些设备已用于实现“边沿探测器”。如已知道的，边沿探测器确定数字信号是否在一个特定时刻为高或低电平状态。根据该技术，锁存比较器的输入端接收测试信号，该测试信号周期地重复。测试系统在相对于输入信号的精确控制时刻通过激活其LE输入端来选通锁存比较器。然后，测试仪读出锁存比较器的保持输出，以确定它为高或低电平。测试仪再选通LE输入(在相对于输入信号的不同时刻0)，再读出锁存比较器的状态。如果在两个读数之间输出有区别，则确定第一及第二选通之间的间隔期间出现了测试信号边沿。然后可在精确的边沿位置上进行附加测量。操作
图3是表示根据本发明的串行数据流的产生及评估程序的流程图。概括地说，图3的程序包括以下步骤：准备SerDes设备的测试模式(步骤310-316)，施加准备好的测试模式(步骤318)，分析由被测试器件产生的信号(步骤320-322)。
在步骤310上，测试工程师准备用于对SerDes设备施加激励，及用于在一个或多个定时位置上采样串行数据流的测试矢量。通常，该步骤包括准备SerDes设备数据输入、时钟输入及LE输入的测试模式。该步骤也包括准备使用检测器(例如检测器122)选通锁存比较器210的输出端的测试模式。
在步骤312上，复制在步骤310上产生的测试矢量，用于多次地对当前采样位置进行采样。例如，在优选实施例中，准备测试矢量以对串行数据流的每个位置采样128次。然后将复制的测试矢量附加到步骤310的原始测试矢量上，以产生用于在每个当前确定的LE信号位置上获得多个采样的矢量记录。
在步骤316上，LE信号及检测器选通的定时被改变，以在与步骤310上确定的定时位置不同的一个或多个定时位置上采样串行数据流。准备新的矢量以反映LE及检测器选通信号修改了的定时(步骤310)。然后复制新的测试矢量(步骤312)，以获得在一个或多个新采样位置上的多个采样。虽然每次都通过步骤314改变用于LE信号及检测器选通的测试模式的定时，但用于SerDes设备的数据及时钟的模式保持不变。因此，用于LE信号及检测器选通的测试模式高效地“步过(walk through)”固定的、重复的SerDes输入。
准备测试矢量、复制测试矢量及修改测试矢量定时的程序被重复进行，直到用于串行数据流的所有需要部分的测试矢量被产生出来为止(步骤314)。
在步骤318上，该测试矢量被施加给DUT。当施加了各个测试矢量时，测试仪回读检测值，这些检测值指示LE信号每次确立后接着的锁存比较器状态。然后测试仪计算对串行数据流的每个位置获得的检测值的平均值(步骤320)。每个平均值表示在各个采样位置上具有逻辑电平“1”的串行数据流的概率。例如，如果在串行数据流的特定位置上取得了128个采样，它们的一半为逻辑电平“1”，一半为逻辑电平“0”，则在该位置上串行数据流的概率为这个平均值，或0.5。
在步骤322上，由步骤320上得到的概率函数来确定串行数据流的定时特征。在下面将更详细地描述该步骤。疏采样/确定概率
图2的测试系统200通过对串行数据流进行疏采样(undersampling)并确定每个疏采样位置上的串行数据流概率(或平均值)来对来自SerDes DUT的串行数据流进行特征化。然后该DUT可根据测量到的概率确定为通过或不通过。
图4a-4b表示根据本发明的串行数据流疏采样的过程。在图4a中，显示了一个测试矢量期间测试仪200的定时操作。波形410表示信号“T0”，它定义了测试矢量的开始及结束。具体地，测试矢量开始于T0的第一脉冲的上升沿，并结束于T0的第二脉冲的上升沿。测试仪在测试矢量410期间，按照波形412所示的间隔，对SerDes设备的数据输入端施加数据。测试仪以一定方式操作，使它在每个矢量周期提供4个不同的数据字。为了测试10位的SerDes设备，测试仪在每个测试周期期间，在波形412的脉冲所指定的时刻，产生4个不同的10位数据字。
波形414表示测试仪供给SerDes设备输入端的时钟信号。如该图所示，该时钟信号以T0两倍的速率改变。SerDes设备响应于时钟信号的上升沿及下降沿两者。因此，每次输入SerDes设备的数据改变时，SerDes设备对于每个测试矢量计时4次。
由于SerDes设备的操作，SerDes设备的串行输出的比特率等于数据输入信号412的字速率的10倍。因为数据输入信号的字速率以T0速率的4倍变化，SerDes设备的串行输出信号则以T0速率的40倍变化。
波形416表示串行输出信号的一部分，它由SerDes设备在信号410所确定的测试矢量期间产生。如图所示，串行输出信号是一个差分信号，它以数据信号412的变化速率的10倍变化。
应当理解，图4a的全部是许多测试矢量中仅一个测试矢量的分解图。具体地，SerDes规范定义了具有1及0的预定序列及2,280比特的预定长度的单位测试模式(“UTP”)。测试系统200最好被编程以复制UTP。由于UTP对于图4a的每个测试矢量包含40个比特(4个并行输入字乘10)，所以产生整个UTP需要57个测试矢量(每个矢量2280比特除以40)。因此，每通过UTP一次提供57个测试矢量。
为了测试SerDes设备，构成UTP的57个测试矢量被重复，并重复地产生UTP。当UTP被产生时，锁存比较器210被激活，以在预定时刻上采样UTP。波形414表示锁存比较器210的锁存使能输入端上的LE信号。如图所示，在每个测试矢量期间，测试仪重复LE信号两次，或每UTP114次(57个矢量每矢量两次)。在通过构成UTP的57个测试矢量后，LE信号的定时位置递增，从而锁存比较器210对UTP的不同部分进行采样。在该优选实施例中，为了获得最佳可能的定时分辨率，在每相继通过UTP时LE信号递增测试仪定时系统的一个LSB。在由麻省波士顿的Teradyne Inc.公司制造的CatalystTM测试系统中，定时系统的一个LSB等于1ns除以1024，近似等于9.76ps(皮秒)。因此，每相继通过UTP时，LE信号的位置递增9.76ps。UTP采样及LE信号位置的递增处理被重复进行，直到UTP所有需要位置被采样了为止。
波形420表示数据捕获信号(CAP)，它定义了测试仪200选通检测器(如检测器122)以采样锁存比较器210输出的时刻。当检测器被激活时，它的数字状态被存储在存储器114的位置216中。因为锁存比较器210不确定地保持LE输入端被激活后它锁存的值，CAP信号420的精确定时是不严格的。但应注意，要保证在用于相应采样(跟随足够的延迟以使能设置时间)的LE信号后及接着的LE信号确立前确立CAP信号。如图4a所示，测试仪在LE信号418之后的一个短延迟后激活CAP信号420。因此，随着LE信号418的定时位置在相继通过UTP416后前移，CAP信号的定时位置相应地前移。
图4b是图4a中UTP416及LE信号418的分解图，表示了UTP的3个顺序比特区域。与一次通过UTP的图4a的波形不同，图4b的波形表示多次通过UTP。在图4b所示的间隔期间，UTP区段440改变状态两次，一次在位置442上及另一次在位置444上。重要地，这些状态改变的位置不是发生在固定不变的时刻，虽然对于每次通过它们被相同地产生。信号相交位置的改变主要由SerDes设备中的跳动引起。由于跳动，信号440状态的改变可能比它们的平均位置早些或晚些发生。
波形446代表多次通过UTP的LE信号。如上面指出的，在相继通过时LE信号的确立最好隔开一个测试定时分辨率的LSB，或在CatalystTM测试仪中为9.76ps。
图4c表示UTP区段440被采样的每个瞬时UTP区段440的概率函数450。在函数450的部分452及460期间，概率函数450始终反映出低逻辑电平。类似地，在部分456期间，概率函数450始终反映出高逻辑电平。但在转变区域442及444期间，UTP区段440的概率作为时间的函数变化。我们已认识到：如果UTP区段440中的跳动以高斯方式分布，则在转变区域442及444期间概率函数450近似跟随S形曲线(如区域454及458所示)变化。
测试仪通过分别对在不同的UTP采样位置上获得的数字值(1及0)求平均值，并使这些平均值作为时间的函数来确定概率函数450。在该优选实施例中，UTP被采样128次。因此，对于每个采样位置128个值被平均。表达测量结果的一个替换方式是作为从0到每位置采样数(128)之间的数目。使所有值为1的位置将产生值128。使所有值为0的位置将产生值0。本领域的熟练技术人员能容易地给出表达概率函数的多种方式，本发明所使用的特定方式被看作是非关键性的。
由图4c可清楚地看到，UTP的许多定时特征可从概率函数450中得到。例如，由SerDes设备产生的跳动可直接地由转变区域454及458的宽度来确定。上升及下降跳动之间的区别可由各个转变区域的宽度之间的差别来推断。正如所知道的，“闭眼”是串行数据流的一个重要特征。“闭眼”由转变区域442与444之间的时间来表示，在该时间上信号440保证处于稳态。图4c中的区段456可代表该时间间隔。如果区段456的宽度缩小到零，则“眼”被称为“闭合”，在UTP的这个部分内传送的数据不能可靠地传输。
“误码率”(BER)是串行数据流的另一重要特征。串行数据流的误码率是这样一个速率，在该速率下由于跳动，数据流无效地传输数据。就跳动可作为高斯现象模型化而言，概率函数450的S形区域454及458的尾部可被数学地外插，以预告在离任何给定转变区域的任意距离上传输误差将发生的概率。因此，使用外插，上述技术也可用于确定误码率。
“码元间干扰”被定义为串行数据流的边沿位置响应于串行数据流中产生的在先逻辑电平而可重复地改变。上述技术也可用来确定“码元间干扰”。终端特性、串音及存储电荷造成了码元间干扰。使用上述技术，通过记录响应于在先数据(在先的1及0)变化的平均边沿位置改变，可测量到码元间干扰。UTP专门设计来指示码元间干扰。因此，该误差总地可由概率函数450直接确定。
上述技术也可用来确定码元间干扰的频谱成分。根据该技术，将串行数据流内的平均边沿位置与理想的参考位置相比较。UTP每个边沿的平均值与理想边沿位置之间的差值被处理为时间的函数，并对生成的函数进行快速傅里叶变换(FFT)。函数的频谱特定于具体的被测试器件，并可用于诊断故障。测试仪的编程
上述方法总地集中在如何根据本发明对SerDes设备进行采样及评估。图5表示该方法如何使用一个实际的器件测试仪来实施。
开始于步骤510，测试工程师确定一个矢量频率，以所需字速率对SerDes设备产生数据输入字。例如，为获得2.5Gb的串行输出比特率，数据输入信号的字速率必需为250MSa/s，即串行输出信号比特率的1/10。如果测试仪不能直接产生如此高的矢量频率，将考虑信号产生的替换方式。对于本领域的熟练技术人员已知有多种信号产生的替换方式，例如包括双驱动方式及多路(MUX)方式。借助双驱动方式，可有效地组合单个驱动器内的两个端接电子通道的操作，从而使驱动器输出信号的频率倍增。使用MUX方式，通过将两个不同驱动器的输出组合成单个测试仪输出，也可使驱动器输出信号的频率倍增。通过同时使用双驱动及MUX方式两者，测试仪可产生高至最大矢量速率4倍的波形。
当使用Teradyne Inc.公司的CatalystTM测试系统时，最好选择62.5MHz的矢量频率。使用双驱动及MUX方式两者来产生SerDes设备的数据输入。由此该CatalystTM测试系统对SerDes设备的数据输入端提供以250MSa/s变化的信号。使用无MUX方式的双驱动方式来产生用于SerDes设备的时钟信号及产生用于锁存比较器210的LE信号。因此这些信号以125MHz的速率变化。
在步骤512上，调节矢量周期，使得每次通过UTP对应于一个整数的测试定时LSB。如果LE信号的相继确立之间的所有定时增量必需均匀，则需要该步骤。但如果容许LE信号的非均匀间隔，该步骤可被跳过。为了保证每次通过UTP构成一个整数的测试定时LSB，使SerDes设备串行输出信号的周期构成一个整数的测试定时LSB就够了。例如，2.5GSa/s的SerDes输出速率相应于400ps的输出周期，在CatalystTM测试系统中它包括40.96个测试定时LSB(1个LSB等于10ns/1,024)。为了保证每次通过UTP构成一个整数的测试定时LSB，该数目该被凑成最接近的整数(即41)。反过来，41个测试定时LSB相应于400.390625ps，或2.49756GSa/s的比特率。该比特率极其接近但不精确等于所需的SerDes输出比特率。因此如果需要均匀的采样间隔，必需容许SerDes比特率的细微误差。但是，如上述数字所示，该误差极其小，预期落在允许的预定误差范围内。如果需要更大的精确度，UTP的整个间隔(而非单个比特的周期)可凑成最接近的整数的测试定时LSB。该凑整数的误差则可减小等于UTP中比特数的倍数(使用上述数字，该倍数为2,280)。虽然将凑整数的误差分配在整个UTP上可使结果更精确，但实际上并不有利，因为这引起UTP的比特及采样改变了它们与UTP逐比特的相对对齐。当UTP的每比特包含一个整数的测试定时LSB时，在相同的相对位置上对UTP的所有比特进行采样。
在步骤514上，测试工程师确定用于通过锁存比较器210采样SerDes设备输出的测试矢量。应该指出，测试仪有效采样SerDes输出信号的能力不受测试仪最大数据速率的限制，因为UTP可无限地重复直至所有需要的定时位置被采样了为止。但测试仪数据速率在确定测量时间上起到重要作用。为了减小测量时间及增大处理量应使用最高的实际数据速率。CatalystTM测试系统使用双驱动方式来产生LE信号，并用于采样锁存比较器210。我们已确定出，在某些情况下MUX方式可导致相邻边沿之间的定时偏移。由于LE信号是时间上特别严格的，最好不使用MUX方式来产生LE信号。因此，当使用近似62.5MHz的矢量频率时，LE信号被确定在125MHz上。
在步骤516上，测试工程师确定用于采样整个模式所需通过UTP的次数。如果UTP由使用双驱动方式采样的57个测试矢量组成，则通过UTP一次将引起114个不同的采样发生。由于在一个UTP中具有2,280比特，每比特包括41个测试定时LSB(见步骤512)，则一个UTP一共包含93,480个测试定时LSB(2,280比特乘以41LSB/比特)。将该总数除以每UTP的114采样得到采样UTP中每个点所需的通过次数，或820次通过。因此，使用所述的值，UTP将重复820次以在每个定时位置上获得一个采样。
并已知了，器件测试仪通常提供用于产生数字串的有限数目的定时组(“TSET”)。每个TSET通常由时钟周期、确立时间及返回时间确定。由TSET确定的一个信号边沿通常发生在确立时间上，及另一边沿通常发生在返回时间上。因此，TSET有效地确定了具有预定周期及发生在预定可编程时刻上的高电平及低电平的数字波形。通过改变TSET的确立时间及返回时间可相对于测试矢量(即T0)及时移动信号边沿。信号边沿也可通过施加不同的TSET来移动。在该优选实施例中，使用TSET来控制LE信号的定时，及递增其定时以与UTP416的不同部分相一致。
最好，对每次通过UTP使用一组TSET。为完成820次通过UTP，每次提供LE信号的不同定时位置，TSET必需被再编程或再使用820次。未知有器件测试仪可提供820个不同的TSET。因此，为完成820次通过，TSET将需要被再使用。然后必需确定多少TSET将被再使用及它们将多频繁地被再使用。
在步骤518上，测试工程师确定将被使用的TSET数目。通常，当测试程序被执行时，从一个到另一个预编程的TSET的改变不引起时间损失。但是，将TSET再编程到一个新值需要特定的时间。因为该时间延长了测试时间并减小了处理量，故TSET最好根据实际尽量不频繁地被再编程。但必需强调，这方面与简化测试仪软件的需要相违背。我们已认识到，使用多个可被通过UTP的次数(820)除尽的多个TSET可大大简化测试仪软件。我们发现，在CatalystTM测试仪中最大处理量与简化测试软件之间的良好折衷为使用20个不同的TSET。
在步骤520上，测试工程师确定在步骤518中确定出的TSET数目必需被重编程多少次。该数目等于通过数目(820)除以不同TSET的数目(20)，或使用上述值为41次。
为在每个定时位置上确定SerDes输出信号的平均值，用恒定值对单个TSET编程及多次地通过UTP。例如，为获得有利的采样数目(128)，用于确立LE信号的TSET被重复128次。为了采样UTP的所有位置128次，820次通过中的每次被重复128次。因此总共完成通过UTP104,960次(820次通过乘以128)，以便在每点上获得所需数目的采样。当每次通过持续约912ns(2,280位，每位400ps)时，完成所有的通过次数需要约95.7ms(104,960乘以912ns)。
在CatalystTM测试仪中，用于测试及UTP评估所需的所有时间约为500ms。这不仅包括采样时间，而且包括用于TSET重编程及获取数据处理的时间。在该优选实施例中，主计算机110通过读出来自存储器114的存储区段216的检测器值处理数据及对存储数据执行计算，其中在存储区段216中存储了串行数据流的获取值。替换方案
以上描述了一个实施例，可作出多个替换实施例或变化。例如，在上述说明中使用CatalystTM测试仪来实施用于串行数据获取及评估的系统及方法。但是，这仅是一个例子。还可使用各种各样不同的及本领域的熟练技术人员公知的测试仪。
此外，上面参考SerDes设备描述了用于测试串行数据流的系统及方法。但是，本发明可用于目前开发的、具有可比拟数据速率的独立时钟恢复电路的测试。
再者，上述的被测试器件的不同定时特征(即跳动，“闭眼”，误码率及码元间干扰)可使用上述通用方法评估。
以上公开的测试系统及被测试器件的分辨率、操作频率及其它特性的具体值是用于说明的目的，而非限制本发明的范围。例如，该测试系统无需工作在其定时分辨率的极限上。而分辨率可根据需要改变，以适应具体的测试问题。分辨率可为测试仪定时LSB的整数倍，或是在数目上与测试仪定时LSB无关的任意值。
此外，测试工程师作为执行上述许多程序步骤的媒体。但是，如果趋向于自动化，这些步骤不能解释为需要测试工程师。本领域中的熟练技术人员易于设计使这里分配给测试工程师的任务自动化的方式，这些方式将作为改善它们处理的常规过程的一部分。
因此，应当理解，本发明可用各种不同方式来实施，并仅由所附权利要求书的精神及范围限定。

Claims (20)

1.一种用于测试产生串行数据流的被测试器件(DUT)的方法，包括以下步骤：
在相对于串行数据流的固定定时位置上重复地采样串行数据流；
对步骤A中获得的采样求平均值，以确定该固定定时位置上串行数据流的概率；以及
在相对于串行数据流的不同固定定时位置上重复步骤A及B，以提供串行数据流对时间的概率函数。
2.根据权利要求1的方法，还包括步骤：
对步骤C中获得的概率函数进行评估，以确定DUT的定时特征。
3.根据权利要求2的方法，其中的评估步骤包括：确定该概率函数中转变区域的宽度，所述宽度指示了串行数据流的比特转变位置中的跳动。
4.根据权利要求2的方法，其中的评估步骤包括：确定概率函数中转变区域的位置，所述位置指示了串行数据流的码元间干扰。
5.根据权利要求2的方法，其中的评估步骤包括：检验串行数据流中码元间干扰的频谱成分。
6.根据权利要求5的方法，其中检验码元间干扰的频谱成分的步骤包括：
确定串行数据流的每个比特转变位置与比特转变理想位置之间的差值；
把所有比特转变的差值反映为时间的函数；以及
对该差值函数执行快速傅里叶变换(FFT)。
7.根据权利要求6的方法，还包括：响应于FFT的频谱成分将DUT诊断为合格或不合格。
8.根据权利要求2的方法，其中所述的串行数据流是为检测SerDes设备而定义的单位测试模式(UTP)。
9.根据权利要求1的方法，由运行测试程序的器件测试仪执行该方法。
10.根据权利要求9的方法，其中采样步骤包括：器件测试仪激活锁存装置以获得串行数据流的状态。
11.根据权利要求10的方法，其中DUT将并行数据字转换成串行比特流，并且测试仪对DUT施加多个输入信号，以使DUT产生串行数据流。
12.一种对测试仪进行编程以从SerDes设备的输出中获取串行数据流的方法，包括：
确定用于以所需字速率将输入数据施加给SerDes设备的矢量周期；
使用步骤A中确定的矢量周期，计算为了对串行数据流的所需位置进行采样而串行数据流必需重复的次数(P)；
确定在对串行数据流的所有需要位置进行采样时要使用的测试定时组(TSET)的整数数目(N)，其中N可被P整除；
确定在对串行数据流进行采样时所述N个TSET要再使用的整数次数(M)，其中M等于P除以N；以及
用矢量周期、测试矢量、TSET数目以及TSET再使用次数来对测试仪进行编程。
13.根据权利要求12的方法，还包括：调节在步骤A中确定的矢量周期，以使串行数据流的每个比特持续整数数目的测试仪定时LSB。
14.根据权利要求12的方法，其中测试仪具有一个最大数据速率，对测试仪进行编程的步骤E包括至少应用一种替换的信号产生技术来产生比测试仪最大数据速率快的测试信号。
15.根据权利要求12的方法，还包括：定义用于对来自SerDes设备的输出端的串行数据流进行采样的测试矢量。
16.在自动测试系统中，一种用于测试产生串行输出信号的被测试器件(DUT)的装置，包括：
多个驱动电路，所述多个驱动电路的一部分连接到DUT，以激励DUT产生串行输出信号；
锁存装置，具有：连接到DUT的输出端，用于接收串行输出信号的信号输入端；使能输入端，连接到多个驱动电路中的一个，用于激活锁存装置；以及连接到一个存储器的输出端，用于存储该锁存装置输出端上提供的数字值；
定时发生器，用于使连接到锁存装置的使能输入端的驱动电路在相对于串行输出信号的预定时刻激活使能输入端；以及
用于确定来自存储值的串行输出信号的概率的装置。
17.根据权利要求16的装置，其中锁存装置包括一个比较器，该比较器具有至少一个连接到DUT输出端的输入端，以及一个连接到锁存电路的输出端。
18.根据权利要求16的装置，其中锁存装置是一个锁存比较器。
19.根据权利要求16的装置，其中DUT是SerDes设备，它接收并行格式的输入字并产生串行格式的输出比特。
20.根据权利要求16的装置，其中用于确定概率的装置包括执行测试程序的主计算机。
CNB018139469A 2000-08-09 2001-08-01 高速数据流的捕获及评估 Expired - Lifetime CN1185500C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/635,334 US6694462B1 (en) 2000-08-09 2000-08-09 Capturing and evaluating high speed data streams
US09/635,334 2000-08-09

Publications (2)

Publication Number Publication Date
CN1446318A true CN1446318A (zh) 2003-10-01
CN1185500C CN1185500C (zh) 2005-01-19

Family

ID=24547370

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018139469A Expired - Lifetime CN1185500C (zh) 2000-08-09 2001-08-01 高速数据流的捕获及评估

Country Status (10)

Country Link
US (1) US6694462B1 (zh)
EP (1) EP1307755B1 (zh)
JP (1) JP4989840B2 (zh)
KR (1) KR100816468B1 (zh)
CN (1) CN1185500C (zh)
AT (1) ATE384268T1 (zh)
AU (1) AU2001280945A1 (zh)
DE (1) DE60132462T2 (zh)
TW (1) TW514738B (zh)
WO (1) WO2002012909A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084444B (zh) * 2004-12-23 2010-11-24 泰拉丁公司 具有高压功能的管脚电子器件
CN101187692B (zh) * 2006-11-20 2012-02-29 富士通半导体股份有限公司 半导体集成电路
CN107209225A (zh) * 2015-02-04 2017-09-26 泰拉丁公司 使用校准的单个时钟源同步串行器‑解串器协议的高速数据传输
CN112698181A (zh) * 2020-12-07 2021-04-23 电子科技大学 一种状态可配置的原位老化传感器系统
CN113811779A (zh) * 2019-05-13 2021-12-17 业纳光学系统有限公司 用于测定信号中边沿的时间点的方法和评估单元

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079775B2 (en) * 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US7346278B2 (en) * 2001-02-05 2008-03-18 Finisar Corporation Analog to digital signal conditioning in optoelectronic transceivers
US7302186B2 (en) * 2001-02-05 2007-11-27 Finisar Corporation Optical transceiver and host adapter with memory mapped monitoring circuitry
US7149430B2 (en) * 2001-02-05 2006-12-12 Finsiar Corporation Optoelectronic transceiver having dual access to onboard diagnostics
US20040197101A1 (en) * 2001-02-05 2004-10-07 Sasser Gary D. Optical transceiver module with host accessible on-board diagnostics
JP2002257903A (ja) * 2001-03-01 2002-09-11 Nec Corp 半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム
US7401272B1 (en) * 2001-03-09 2008-07-15 Pmc-Sierra, Inc. Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
US6975642B2 (en) 2001-09-17 2005-12-13 Finisar Corporation Optoelectronic device capable of participating in in-band traffic
US6862302B2 (en) * 2002-02-12 2005-03-01 Finisar Corporation Maintaining desirable performance of optical emitters over temperature variations
KR100446298B1 (ko) * 2002-04-02 2004-08-30 삼성전자주식회사 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법
US7437079B1 (en) 2002-06-25 2008-10-14 Finisar Corporation Automatic selection of data rate for optoelectronic devices
US7809275B2 (en) 2002-06-25 2010-10-05 Finisar Corporation XFP transceiver with 8.5G CDR bypass
US7486894B2 (en) * 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US7664401B2 (en) * 2002-06-25 2010-02-16 Finisar Corporation Apparatus, system and methods for modifying operating characteristics of optoelectronic devices
US7561855B2 (en) 2002-06-25 2009-07-14 Finisar Corporation Transceiver module and integrated circuit with clock and data recovery clock diplexing
EP1426779B1 (en) * 2002-07-25 2007-08-15 Agilent Technologies, Inc. BER tester with signal sampling with clock recovery
US7477847B2 (en) * 2002-09-13 2009-01-13 Finisar Corporation Optical and electrical channel feedback in optical transceiver module
US7082556B2 (en) 2002-10-07 2006-07-25 Finisar Corporation System and method of detecting a bit processing error
US6937949B1 (en) * 2002-10-31 2005-08-30 Finisar Corporation System and method of processing a data signal
US7020567B2 (en) * 2002-10-31 2006-03-28 Finisar Corporation System and method of measuring a signal propagation delay
US6985823B2 (en) * 2002-10-31 2006-01-10 Finisar Corporation System and method of testing a transceiver
US7230961B2 (en) 2002-11-08 2007-06-12 Finisar Corporation Temperature and jitter compensation controller circuit and method for fiber optics device
US7317743B2 (en) * 2002-11-08 2008-01-08 Finisar Corporation Temperature and jitter compensation controller circuit and method for fiber optics device
US7143323B2 (en) * 2002-12-13 2006-11-28 Teradyne, Inc. High speed capture and averaging of serial data by asynchronous periodic sampling
US7636642B2 (en) * 2003-06-19 2009-12-22 Teradyne, Inc. Direct jitter analysis of binary sampled data
US7213224B2 (en) * 2003-12-02 2007-05-01 Lsi Logic Corporation Customizable development and demonstration platform for structured ASICs
US7426586B2 (en) * 2003-12-15 2008-09-16 Finisar Corporation Configurable input/output terminals
US7058535B2 (en) * 2004-02-12 2006-06-06 Credence Systems Corporation Test system for integrated circuits with serdes ports
US7466156B2 (en) * 2004-03-25 2008-12-16 International Business Machines Corporation System of digitally testing an analog driver circuit
US7983142B2 (en) 2004-03-30 2011-07-19 Intel Corporation Apparatus, systems, and methods for the reception and synchronization of asynchronous signals
US7174279B2 (en) * 2004-03-31 2007-02-06 Teradyne, Inc. Test system with differential signal measurement
KR100594268B1 (ko) * 2004-04-02 2006-06-30 삼성전자주식회사 싱글-엔드 신호들을 시리얼 병합하여 분석하는 측정 회로및 그 방법
US7630631B2 (en) * 2004-04-14 2009-12-08 Finisar Corporation Out-of-band data communication between network transceivers
TWI383294B (zh) * 2004-05-25 2013-01-21 Hewlett Packard Development Co 用以識別資料通訊架構之構件的系統
US7447438B2 (en) * 2004-07-02 2008-11-04 Finisar Corporation Calibration of digital diagnostics information in an optical transceiver prior to reporting to host
US8639122B2 (en) * 2004-07-02 2014-01-28 Finisar Corporation Filtering digital diagnostics information in an optical transceiver prior to reporting to host
US7590170B2 (en) * 2004-09-29 2009-09-15 Teradyne, Inc. Method and apparatus for measuring jitter
US7532820B2 (en) 2004-10-29 2009-05-12 Finisar Corporation Systems and methods for providing diagnostic information using EDC transceivers
US7668235B2 (en) * 2005-11-10 2010-02-23 Teradyne Jitter measurement algorithm using locally in-order strobes
US7349818B2 (en) * 2005-11-10 2008-03-25 Teradyne, Inc. Determining frequency components of jitter
US7856463B2 (en) * 2006-03-21 2010-12-21 Advantest Corporation Probability density function separating apparatus, probability density function separating method, testing apparatus, bit error rate measuring apparatus, electronic device, and program
EP1865649A1 (en) * 2006-06-06 2007-12-12 STMicroelectronics S.r.l. Clock and data recovery using both oversampling and tracking
US7849374B1 (en) 2006-10-11 2010-12-07 Ltx Corporation Testing a transceiver
US8452560B2 (en) * 2006-12-29 2013-05-28 Teradyne, Inc. Identifying periodic jitter in a signal
US7957924B2 (en) * 2007-08-07 2011-06-07 Ltx-Credence Corporation System and method for distortion analysis
US8024142B1 (en) 2007-12-20 2011-09-20 Pmc-Sierra Us, Inc. Method and system for analyzing signal waveforms
US20090292962A1 (en) * 2008-05-23 2009-11-26 Arm Limited Integrated circuit with inter-symbol interference self-testing
US8179952B2 (en) * 2008-05-23 2012-05-15 Integrated Device Technology Inc. Programmable duty cycle distortion generation circuit
US8194721B2 (en) * 2008-05-23 2012-06-05 Integrated Device Technology, Inc Signal amplitude distortion within an integrated circuit
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
US8159956B2 (en) 2008-07-01 2012-04-17 Finisar Corporation Diagnostics for serial communication busses
US8467436B1 (en) 2009-04-29 2013-06-18 Pmc-Sierra Us, Inc. DSP-based diagnostics for monitoring a SerDes link
JP5134026B2 (ja) * 2010-02-09 2013-01-30 アンリツ株式会社 誤り率測定装置及び方法
JP5194067B2 (ja) * 2010-07-08 2013-05-08 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
EP2645257A3 (en) 2012-03-29 2014-06-18 Prelert Ltd. System and method for visualisation of behaviour within computer infrastructure
CN113992552A (zh) * 2021-10-21 2022-01-28 奇瑞商用车（安徽）有限公司 汽车can/canfd物理层系统测试装置及方法
US20230184821A1 (en) * 2021-12-09 2023-06-15 Nanya Technology Corporation Appratus for performing multiple tests on a device under test

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354177A (en) 1980-11-07 1982-10-12 Fairchild Camera & Instr. Corp. Method and apparatus for calibrating an analog-to-digital converter for a digital-to-analog converter test system
DE4118978A1 (de) 1991-06-08 1992-12-10 Rohde & Schwarz Verfahren und anordnung zum messen der kennwerte wie spitzenwert, mittelwert oder effektivwert einer wechselspannung
JP3612694B2 (ja) * 1996-03-29 2005-01-19 ソニー株式会社 被試験信号生成装置及びディジタルデータ信号出力装置
US5737342A (en) * 1996-05-31 1998-04-07 Quantum Corporation Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
JP3684560B2 (ja) * 1996-09-03 2005-08-17 ソニー株式会社 データ受信装置および方法
US6331999B1 (en) * 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
DE19913753A1 (de) 1998-04-01 1999-10-07 Mannesmann Rexroth Ag Verfahren zur Bildung des Mittelwertes
US6260166B1 (en) * 1998-06-01 2001-07-10 Compaq Computer Corporation Observability register architecture for efficient production test and debug
US6536005B1 (en) * 1999-10-26 2003-03-18 Teradyne, Inc. High-speed failure capture apparatus and method for automatic test equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084444B (zh) * 2004-12-23 2010-11-24 泰拉丁公司 具有高压功能的管脚电子器件
CN101187692B (zh) * 2006-11-20 2012-02-29 富士通半导体股份有限公司 半导体集成电路
CN107209225A (zh) * 2015-02-04 2017-09-26 泰拉丁公司 使用校准的单个时钟源同步串行器‑解串器协议的高速数据传输
CN113811779A (zh) * 2019-05-13 2021-12-17 业纳光学系统有限公司 用于测定信号中边沿的时间点的方法和评估单元
CN113811779B (zh) * 2019-05-13 2022-07-29 业纳光学系统有限公司 用于测定信号中边沿的时间点的方法和评估单元
CN112698181A (zh) * 2020-12-07 2021-04-23 电子科技大学 一种状态可配置的原位老化传感器系统

Also Published As

Publication number Publication date
US6694462B1 (en) 2004-02-17
AU2001280945A1 (en) 2002-02-18
KR20030042450A (ko) 2003-05-28
WO2002012909A3 (en) 2002-11-21
JP4989840B2 (ja) 2012-08-01
TW514738B (en) 2002-12-21
JP2004506204A (ja) 2004-02-26
DE60132462T2 (de) 2009-01-15
WO2002012909A2 (en) 2002-02-14
ATE384268T1 (de) 2008-02-15
KR100816468B1 (ko) 2008-03-26
CN1185500C (zh) 2005-01-19
DE60132462D1 (de) 2008-03-06
EP1307755B1 (en) 2008-01-16
EP1307755A2 (en) 2003-05-07

Similar Documents

Publication Publication Date Title
CN1185500C (zh) 高速数据流的捕获及评估
US7286947B1 (en) Method and apparatus for determining jitter and pulse width from clock signal comparisons
TWI391679B (zh) 決定抖動的頻率成分
CN1677639A (zh) 测量占空比的方法
US20220334180A1 (en) Real-equivalent-time flash array digitizer oscilloscope architecture
TWI398645B (zh) 本地依序選通之方法、抖動測量之方法及自動化測試設備系統
US8111784B1 (en) On-chip data signal eye monitoring circuitry and methods
US20090281751A1 (en) Jitter measurement apparatus, jitter measurement method, recording media, communication system and test apparatus
US7792649B2 (en) System and circuit for constructing a synchronous signal diagram from asynchronously sampled data
TWI424179B (zh) 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法
US7389192B2 (en) Determining data signal jitter via asynchronous sampling
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
US7933728B2 (en) Skew measurement apparatus, skew measurement method, recording media and test apparatus
CN101031809A (zh) 电路互联测试装置及其方法
TWI446162B (zh) 使用一測試儀器之方法及測試系統
Zhang et al. 48-channel coincidence counting system for multiphoton experiment
Hosman High-speed bus debug and validation test challenges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050119