TWI398645B - 本地依序選通之方法、抖動測量之方法及自動化測試設備系統 - Google Patents

本地依序選通之方法、抖動測量之方法及自動化測試設備系統 Download PDF

Info

Publication number
TWI398645B
TWI398645B TW095141651A TW95141651A TWI398645B TW I398645 B TWI398645 B TW I398645B TW 095141651 A TW095141651 A TW 095141651A TW 95141651 A TW95141651 A TW 95141651A TW I398645 B TWI398645 B TW I398645B
Authority
TW
Taiwan
Prior art keywords
samples
output signal
subset
device under
under test
Prior art date
Application number
TW095141651A
Other languages
English (en)
Other versions
TW200736623A (en
Inventor
Michael Panis
Steve Munroe
John Pane
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW200736623A publication Critical patent/TW200736623A/zh
Application granted granted Critical
Publication of TWI398645B publication Critical patent/TWI398645B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本地依序選通之方法、抖動測量之方法及自動化測試設備系統
本申請案係與本案相同日期提申之美國專利申請序號11/272,027，代理人案號05－2006－US(稱之為`2006申請案)，名稱為”決定抖動頻率成分(DETERMINING FREQUENCY COMPONENTS OF JITTER)”相關，在此將其全文整體以參照方式併入。
本發明大體上關於信號測試，且尤指一種用於一信號抖動測量之本地依序選通方法。
自動測試設備通常由電子元件製造商使用來偵測製造缺陷。例如，自動測試設備讓半導體元件製造商可大量地測試市場所販售之每一個元件性能。該測試器驅動信號至受測元件(DUT)並偵測來自受測元件之信號，並對照期待值來評量偵測結果。時序抖動劣化電性系統，且推動至較高資料率及較低邏輯振幅係增加對於抖動測量及特徵化之興趣及需求。
抖動係高速數據通訊中一關鍵性執行效率因素。抖動被定義為一系列資料位元之有效邊緣未對準它們理想的位置。未對準會導致資料誤差。追蹤這些誤差一段延長時間係決定系統穩定度。抖動可能起因於確定性的(deterministic)及隨機現象。決定這些抖動成分位準係引導設計上之改良。
抖動測量技術典型地具有測量一資料串流中有效邊緣時序的能力。例如，示波器及數位化設備已被使用以測量位在固定時間區間之信號電壓並分析測量資料以決定邊緣時間。其它範例為時間區間分析器及時間標記器。這些元件直接測量邊緣時間或一對邊緣的間隔時間。在又一範例中，非同步選通比較器技術被使用以測量各固定時間區間之信號是否超過或低於一臨限值。非同步選通比較器技術將推測數學技術用在該測量資料上，以決定該邊緣時間之特性曲線。現今存在之二種非同步比較器技術之一般方法為”依序”及”不依序”選通技術。有些缺點存在於該依序及不依序兩選通技術。例如，依序選通方式具有低雜訊免疫力及長擷取時間，而不依序選通對頻率誤差敏感，需要複雜的測量安排且對分析該信號之頻率特性曲線的能力有限。
基於上述理由及下面對於那些依據讀取及了解本說明書所提供之熟習本項技術者為顯而易見而示之其它理由而言，在習知技術中有需要改進之選通技術。
本發明實施例可克服上述問題及其它問題，並可藉由閱讀及研究下列說明書而會了解。
提供一種抖動測量之方法。該方法包含於一想要期間內使用一非同步時脈信號對一受測元件輸出信號取樣。該受測元件具有一重複形態，且該重複形態之每一個週期被取樣至少兩次。該非同步時脈信號之取樣頻率係視使用者輸入而定。取樣該受測元件信號包括抓取代表該受測元件中一單一週期之每一個邊緣之邏輯狀態資訊至少一次。該方法進一步包含映射該些樣本至該重複形態中一單一週期上。該方法又包含將該些樣本分類成一或多個樣本子集，其中，每一個樣本子集包含依序有效地經過該受測元件輸出信號之樣本；分開處理每一個子集之樣本與其它子集之樣本；結合已處理子集之結果；及處理該些子集之結合結果。
在下列詳細說明中，對附圖之參考構成參考之一部分，並經由說明本發明實施之各特示實施例來顯示。這些實施例被充分詳細說明以使那些熟知此項技術之人士可實施本發明，且應了解，其它實施例可被使用，又邏輯、機械及電性改變可被產生而不偏離本發明精神及範圍。因此，下列詳細說明不是做為限制意圖。
本發明實施例提供改進信號選通技術之方法及系統，在一實施例中，該些信號選通技術被使用以透過目前選通技術配合降低擷取時間來執行抖動測量。本發明實施例提供克服目前選通技術缺點之系統及方法與改進之頻率分析。
本發明實施例係依據非同步選通技術。在一實施例中，一非同步選通方法使用一選通信號，其表現出經過一受測元件(DUT)輸出信號的樣子。該受測元件信號波形具有一重複形態，且每隔Ts時間對該信號波形之重複形態擷取一樣本。Ts＝(M X Tpat＋Tres)/N，其中，N為一大於1的整數而M為一大於等於1的整數。Tpat為該受測元件中一單一形態出現的週期。Tres為該有效取樣解析度。
因一非同步時脈信號被使用以描述一測試信號之特性曲線，該些低取樣方法被描述成為”移動式選通”。一測試信號必須具有一重複形態。選通信號之非同步特性使得它表現出經過該測試信號的樣子。因此，即使於一大於該測試形態(Tpat)之週期內擷取該些實際樣本許多次，這些樣本全可被映射至Tpat內的”有效時間”。該些樣本在稱為”選通子集”之M子序列中被分析。一旦被映射至該受測元件波形之一單一週期上，用於一給予選通子集之選通信號係為本地依序。本地依序意謂一特定子集內之選通信號可被映射至由Tres隔開且與得到該些選通信號次序相同之一組時間。上述導致在一些選通子集中，每一個子集由包含有關一部分該受測元件輸出波形之邏輯狀態資訊之本地依序選通信號所組成。所得資料被使用以決定例如隨機抖動、資料相依抖動及總抖動之受測元件輸出波形之特性曲線。
第1a圖係大體上標示為100之低取樣(undersampled)受測元件輸出信號之圖形表示。圖形100包含在20個Tpat 104週期內由選通信號1060 至1061 9 以時間區間Ts取樣受測元件102之表示圖。由於圖示第1a圖那頁之相關空間問題之故，應注意，20個Tpat 104週期中，只有5個被示於第1a圖。在本實施例中，其花費20 x Ts以取得該資料，Ts=(Tpat+Tres)。
第1b圖依序選通之圖形表示，且來自第1a圖之受測元件信號102之20個週期中之每一個及選通信號1060 至10619 係覆蓋在彼此各自之頂部上。所示之受測元件信號120之單一週期隨著以Tres隔開之每一個選通信號1060 至10619 而擴展。
第2a圖係根據本發明一實施例之大體上標示為200之低取樣受測元件輸出信號之圖形表示。一本地依序之低取樣方法被施用且一”移動式選通信號”被利用。在本實施例中，資料擷取係比第1a圖所示用於該受測元件之資料擷取快四倍。圖形200包含在5個Tpat 204週期內由選通信號2060 至20619 以時間區間Ts取樣受測元件202之表示圖。在本實施例中，其同樣花費20 x Ts以取得該資料，但是Ts現在係縮短了四倍，其中，Ts=(Tpat+Tres)/4。因此，相對於第1a圖用於資料擷取之20 x(Tpat+Tres)，本方法只需要5 x(Tpat+Tres)來取得資料。
第2b圖係來自第1a圖之受測元件信號202之5個週期覆蓋在彼此各自之頂部上之圖形表示。所示之受測元件信號202之單一週期Tpat 204具有以大約Tres隔開之每一個選通信號2060 至21919 。在本實施例中，選通信號之子集被分類以供進一步之分析。在本範例中，5個選通信號之4個子集被定義。子集1(SS1 )包含來自樣本編號0、4、8、12及16之樣本2060 、2064 、2068 、2061 2 及2061 6 ，子集2(SS2 )包含來自樣本編號1、5、9、13及17之樣本2061 、2065 、2069 、2061 3 及2061 7 ，子集3(SS3 )包含來自樣本編號2、6、10、14及18之樣本2062 、2066 、2061 0 、2061 4 及2061 8 ，子集4(SS4 )包含來自樣本編號3、7、11、15及19之樣本2063 、2067 、2061 1 、2061 5 、2061 9 。每一個子集SS1 －SS4 包含有效之本地依序並由Tres將每一個分開之樣本。甚至，既然該些子集SS1、SS2、SS3及SS4中之選通信號在整個取樣該受測元件信號所需之5個週期中彼此間係互相插入，該本地依序選通之總擷取時間(也就是，取得為了該本地依序選通所收集之全部資料所花費之時間)係接近用以選通該受測元件信號之5個週期之總擷取時間。
在一實施例中，每一個選通子集SS1 －SS4 部分重疊於一相鄰之選通子集SS1 －SS4 。例如，子集SS2 之樣本包含代表該受測元件信號202各部分之邏輯狀態資訊，其部分重疊於相鄰子集SS1 及/或SS3 之樣本。在一實施例中，每一個選通子集SS1 －SS4 包含具有代表該受測元件信號202之單一週期Tpat內至少一邊緣之邏輯狀態資訊之樣本。
一取樣方法被提供，其中，本地依序選通信號係提供於測試形態Tpat之每一個重複。每一個選通子集SS1 －SS4 之選通信號表現出經過該形態的一部分。在一實施例中，第2a及2b圖之本地依序選通係可應用於抖動測量並提供超過目前用於抖動測量之選通方法之優勢。例如，如前述之本地依序選通方法降低選通樣本所需之時間。典型地，由測量所偵測到之低頻雜訊量隨著那個測量執行時間增加而增加。既然本地依序取樣大體上花費較依序取樣較少的測量時間，其係較不易受到低頻雜訊的影響。
既然一給予選通子集之選通信號係為本地依序，它們不會遭受到與不依序取樣相關的許多問題。在超過一個選通信號被提供於該測試形態之每一個重複時，該擷取花費較少之不依序取樣時間。每一個選通子集被依序分析，其結果被結合以提供該整個形態之結果。使用該本地依序選通及分析技術可得到依序及不依序選通技術之好處卻沒有兩技術中任一者所示之問題。
第2a及2b圖係代表說明圖，且應了解，任意數量之選通信號可被利用以得到代表該受測元件信號202或其部分之邏輯狀態資訊。
在本發明一些實施例中，擷取時間不是被增加就是被減少以便改變該測量頻率內容。
第3a圖係根據本發明之大體上標示為200之低取樣受測元件波形之另一實施例之圖形表示。一本地依序之低取樣方法被施用且一”移動式選通信號”被利用。在本實施例中，資料擷取包含比第2a圖所示用於該受測元件之資料擷取之樣本多出三倍。
第3b圖係來自第3a圖之受測元件信號302之5個週期覆在彼此各自之頂部上之圖形表示。所示之受測元件信號302之單一週期Tpat具有以大約Tres隔開之每一個選通信號3060 至3191 9 。在本實施例中，代表受測元件波形302之每一個邊緣之邏輯狀態資訊以被三個不同樣本區域所抓取。例如，樣本區域1(310)內之選通信號3063 2 及3063 6 ，樣本區域2(311)內之選通信號3061 3 及3061 7 及樣本區域4(313)內之選通信號3065 5 及3065 9 抓取代表部分單位區間(UI)3之邏輯狀態資訊，因此，單位區間3內之有效邊緣以被三個樣本區域所抓取。
在每一個樣本區域310－313內所取得之超額樣本在三方面改進該測量。第一，在樣本區域中之部分重疊減少一有效邊緣出現於二樣本區域相交處並因此不被任一區域所抓取之風險。第二，增加之樣本量減少一些樣本內之誤差效應。第三，只要超過一件形態邊緣例被抓取，該形態之測量時間(Tpat)可與該形態之期待時間做比較。測量及期待時間之間的比值被使用以減少由選通信號頻率誤差及受測元件漂移所引起之誤差。
本地依序取樣方法係適合抓取與供該使用者分析所要或所需一樣多時間之狀態轉換區域及/或單位區間之邏輯狀態資訊(高或低)。應了解，雖然第3b圖係說明部分重疊樣本區域，其所抓取之與Tpat單位區間有關之邏輯狀態資訊為任何可能抓取量的三倍。在一實施例中，與Tpat每一個邊緣有關之邏輯狀態資訊只被抓取一次。在一實施例中，每一個樣本區域包含與一相關狀態轉換區域加該狀態轉換區域中部分穩定連結區域有關之邏輯狀態資訊。在一實施例中，該樣本區域重疊係足以抓取位在該狀態轉換區域各邊上與約.25單位區間之穩定區域有關之邏輯狀態資訊。在本發明一些實施例中，擷取時間被減少以降低在改進精確度之代價下執行該測量所需之時間。
第4圖係根據本發明一實施例之大體上標示為400之本地依序選通系統之方塊圖。系統400包含自動化測試設備402，其接收來自一受測元件404之一或多個輸出信號並提供一輸出405至一處理器406以供分析。在一實施例中，自動化測試設備402包含緩衝器418，其將一緩衝暫存之受測元件輸出信號401饋至比較器416。在一實施例中，緩衝器418係一差動緩衝器並自受測元件404透過輸出信號401及411接收差動資料。該一或多個輸出信號被緩衝暫存，且將該緩衝暫存之輸出信號與一參考信號VT (一期待信號)做比較以決定該受測元件是否如期待般的執行。在一實施例中，VT 係一代表該邊緣轉換電壓之臨限值。比較器416之輸出係代表該受測元件之輸出波形之邏輯狀態並被饋入至閂鎖電路414以根據時脈來源420所產生之取樣時脈信號407來取樣該波形。取樣時脈信號407被饋至計數器412及閂鎖電路414，因而得到該受測元件波形之樣本。該些樣本被存入記憶體元件410，以傳送至處理器406做進一步之分析。
在一實施例中，時脈來源420被程式化以根據元件規格及使用者輸入來選通該受測元件波形。使用者輸入係專屬於該受測元件及所需要之信號資訊。在一實施例中，自動化測試設備402進一步包含一使用者輸入裝置450，其不是整合就是遠端方式耦接至自動化測試設備402。在一實施例中，用以執行本地依序選通方法之軟體位在系統400內並利用自使用者輸入裝置450所接收之使用者輸入來計算並設定系統400以產生抖動特徵化。在一實施例中，使用者輸入包含抖動測量接腳之位元週期或單位區間、該些抖動測量接腳、每一形態之位元數、該目標有效取樣解析度及該形態重複量中其中之一或多個。該些抖動測量接腳指示那些受測元件傳輸接腳會被測量。每一形態之位元數係該重複形態Tpat之位元數。該目標有效取樣解析度(Tres)決定該有效取樣頻率。該形態重複量指示有效地經過該重複的受測元件波形形態的次數。
在一實施例中，處理器406使用代表該受測元件輸出波形、該使用者輸入及用以計算該受測元件波形之隨機抖動Rj之元件資料中各部分之邏輯狀態資訊。在一實施例中，自使用者輸入裝置450所接收之使用者輸入進一步包含指示測量頻寬之參數。在一實施例中，用以執行本地依序選通方法之軟體位在系統400內並利用自使用者輸入裝置450所接收之使用者輸入來計算並設定系統400以產生多個抖動抓取，每一個抓取具有一不同的頻寬。在一實施例中，處理器406使用該取樣選通子集/區域來執行目測。該本地依序選通方法被使用且多個抓取以不同的Vod位準設定值被執行以產生一眼狀圖。在一實施例中，該些Vod位準設定值係設在20、50及80百分比。
操作時，該受測元件輸出信號401及411具有一重複形態並使用一移動式選通信號來取樣。該取樣時脈信號407之時脈週期被設定為一大於該重複形態週期之時間分數，以使每一個時脈信號有效地以晚於或早於前一個樣本之時間分數來取樣該形態。在一實施例中，例如，該時間分數係一微微秒而該重複形態輸出信號週期係一毫秒。
第5a圖係根據本發明一實施例之大體上標示為500之一本地依序選通技術之流程圖。該方法包括非同步數位式低取樣一受測元件(DUT)輸出波形。該方法始於步驟502以接收一或多個受測元件波形。該受測元件波形具有一重複形態。在步驟504，根據使用者輸入，該方法根據一本地依序選通方案使用一非同步時脈信號來選通該受測元件波形。該方法繼續執行步驟506以得到一想要週期內之信號樣本。該些選通信號之非同步特性使得它們表現出經過該受測元件波形。該方法於該受測元件波形之每一週期中得到超過一個的樣本。每一個樣本係一具有於一想要之(M x Tpat＋Tres)週期內所取得樣本之樣本子集的一部分，其中，Tres係Tpat之一分數而M係一大於等於1之整數。該方法繼續執行步驟508以儲存該些樣本之數位表示。該方法繼續執行步驟510以處理該些儲存樣本。
在一實施例中，該本地依序選通方案包括選通該受測元件波形中一週期Tpat之每一個邊緣至少一次並包含一部分連結每一邊緣之穩定區域。該本地依序選通方案係視使用者輸入而定。在一實施例中，使用者輸入包含抖動測量接腳之位元週期或單位區間、該些抖動測量接腳、每一形態之位元數、該目標有效取樣解析度及該形態重複量中其中之一或多個。該些抖動測量接腳指示那些受測元件傳輸接腳會被測量。每一形態之位元數係該重複形態Tpat之位元數。該目標有效取樣解析度(Tres)決定該有效取樣頻率。該形態重複量指示有效地經過該重複的受測元件波形形態的次數。
在一實施例中，處理該些儲存樣本包含映射該些樣本至該受測元件之單一週期Tpat內之”有效時間”。一旦該些樣本被重新映射，在一相關樣本區域內之每一個樣本大約與一相鄰樣本相隔Tres。在一實施例中，處理包含計算包含隨機抖動、確定性的(deterministic)抖動及總抖動中其中之一或多個之抖動。在一實施例中，為了分析抖動，每一個樣本區域會分別被分析以找出發生於一樣本區域/子集內之所有平均邊緣位置。
更進一步，本發明實施例中所儲存樣本之處理被進一步示於第5b圖內大體上標示為550之流程圖中。如所示，在步驟552，該些樣本被分類成各子集。在步驟554，該些樣本被映射至一重複形態之單一週期中。尤其，一特定子集內之樣本被映射至與得到該些樣本次序相同之一組時間上。在步驟556，每一個子集之樣本接著係與其它子集之樣本分開處理。在步驟558，將每一已處理子集之結果結合。在步驟560，接著處理該些結合結果。
在一實施例中，該本地依序選通方法被使用以決定該受測元件波形之特性曲線是否符合該受測元件之電壓對時間規定。這些規定可由上升時間、下降時間或樣板所構成。在本實施例中，該本地依序選通被重複許多次，因而產生多個波形資料片段。每次，將該受測元件輸出信號與一被設定為不同電壓之參考信號VT (一期待信號)做比較。該些波形片段可能相鄰接或與該受測元件信號之樣本隔的更開。在另一實施例中，該受測元件係在多種位準之相同時間下由複製電路所選通。操作時，該多個波形資料片段被處理以決定例如每一電壓位準下之最早、最後及平均邊緣位置之特性曲線。在二電壓位準下，一邊緣之平均位置可被使用以決定那個邊緣之上升時間或下降時間。發生每一邊緣之最早及最後時間可被使用以決定該受測元件輸出波形各邊緣是否過合在一所需樣板或眼狀圖內。
在一實施例中，該本地依序選通方案包括選通該受測元件波形中一週期Tpat之每一個邊緣至少一次並包含一部分連結每一邊緣之穩定區域。該方法於該受測元件波形之每一週期中得到超過一個的樣本。每一個樣本係一具有於一想要之Tpat x M＋Tres週期內所取得樣本之樣本子集的一部分，其中，Tres係Tpat之一分數而M係一大於等於1之整數。
在一實施例中，處理該些儲存樣本包含映射該些樣本至該受測元件之單一週期Tpat內之”有效時間”。一旦該些樣本被重新映射，每一個樣本與一相鄰樣本相隔Tres。在一實施例中，處理包含計算包含隨機抖動、資料相依抖動、確定性抖動及總抖動中其中之一或多個之抖動。在一實施例中，為了分析抖動，每一個樣本區域會分別被分析以找出發生於一樣本區域/子集內之所有平均邊緣位置。
第6圖係根據本發明一實施例之大體上標示為600之決定一波形中之抖動之流程圖。第一，在步驟602，透過一次一樣本將一樣本區域內之資料串成圈，其從取樣的第一個位元開始並在結束於取樣的最後一個位元。大部分資料由相同狀態資料所環繞之邏輯低或高所構成。在步驟604，資料內之狀態轉換區域被辨識。該些狀態轉換區域被辨識為一組包含0與1混合之資料，如在此所整合之’2006’申請案中第2d圖內之範例。大體上，需要定義一規則以將一狀態轉換區域與另一狀態轉換區域隔開。例如，當一波形內之資料包含穩定狀態之單位區間(UI)1/4之等效值時，任何不同的資料會被視為一新的狀態轉換區域的起點。甚至，也需要用以忽視可能指示在樣本區域開始或結束處之一狀態轉換區域之資料之一般性規則。
既然每一個狀態轉換區域指示一顯見邊緣，在步驟606，計算被執行以決定每一個狀態轉換區域之標準差。基於實用目的，雖可包含可忽略的週期性抖動量及雷同者，但該標準差係該隨機抖動。在步驟606，計算也被執行以決定每一個顯見邊緣之平均位置及出現那個顯見邊緣之最早及最後時間。該方法繼續執行步驟608以決定該最後區域內該最後一筆資料是否已被串入圈中。若是，則該方法繼續執行步驟610。若該最後一筆資料還未被串入圈中，該方法繼續執行步驟602以重頭再開始。
該方法繼續執行步驟610，其中，每一個樣本區域中之每一個顯見邊緣係與該資料形態中之一邊緣有關。大體上，因為各邊緣之出現不會是它們理想之時間，故需要一規則。例如，若所發現之第一顯見邊緣係在時間0並與形態邊緣0有關，在那個邊緣有效地出現於範圍N(UI)＋/－.5UI內時，另一顯見邊緣可與形態邊緣N有關。
漂移及/或頻率差可能出現於該期待資料率及該受測元件之資料率之間。誤差也可能存在於該取樣速率。這些問題係於流程圖600之步驟612－620內處理之。漂移及/或頻率差證明它們本身為一誤差，其透過該測量擷取而以一固定速率增加。因此，若該些誤差增加速率可被決定為一時間函數，該誤差可藉由計算與每一個顯見邊緣之取得時間有關之誤差而將之自那個邊緣之位置中移除。在步驟612－616，根據與每一個形態邊緣有關之所有顯見邊緣來計算那個形態邊緣之測量單位區間。在一實施例中，步驟614係使用一最小平方線性回歸方法來執行。該方法繼續執行步驟618，其中，所有形態邊緣之測量單位區間被計算以做為所計算之每一個形態邊緣之測量單位區間之平均值。該些誤差之增加速率可由該期待單位區間與該測量單位區間之間之比值來決定。該方法繼續執行步驟620，且每一個顯見邊緣之平均位置係根據該既定比值與發生於擷取開始及顯見邊緣取得時間之間之單位區間數量來調整。本地依序選通不像不依序取樣的地方在於不依序取樣需要用以決定遍佈整個測量之時間範圍下一顯見邊緣之平均位置之資訊。當來自相當不同之擷取時間之資料被合併以產生一顯見邊緣之平均有效位置時，如同不依序取樣計算例，其無法決定取得那個邊緣之時間。因此，誤差之增加速率既不會被建立也不會被應用至顯見邊緣位置上。
該方法繼續執行步驟622－628以決定每一個形態邊緣之平均位置及誤差。在步驟624，每一個形態邊緣之平均位置被計算以做為與那個形態邊緣有關之所有顯見邊緣之平均位置。在步驟626，每一個形態邊緣之誤差被計算以做為該邊緣之平均有效位置及它理想位置之間之差值。該方法繼續執行步驟630以計算該資料相依抖動以做為該最大正形態邊緣誤差及該最大負形態邊緣誤差間之差值。
本發明各實施例提供本地依序選通系統及方法，其具有一快速取樣頻率並因此極小化該擷取時間而去除例如週期性抖動之低頻抖動。
如上所述，在此所述之方法及技術係由一本地依序選通系統所實現。構成該本地依序選通系統之各元件實施例可以數位電子電路或一可程式處理器(例如，如一電腦韌體、軟體或它們的結合般之特定用途處理器或一般用途處理器)來實現。具體實施這些技術之裝置可包含合適的輸出入元件、一可程式處理器及用以具體實施由該可程式處理器所執行之程式指令之儲存媒體。一實施這些技術之處理器可藉由執行一指令程式之可程式處理器來執行，該指令程式藉由操作輸入資料及產生適合的輸出來執行想要的功能。該些技術可被安裝在可於一可程式系統上執行之一或多個程式中，該可程式系統包含耦接一資料儲存系統、至少一輸入裝置及至少一輸出元件以接收資料及指令並傳送資料及指令之至少一可程式處理器。大體上，一處理器會自一唯讀記憶體及/或一隨機存取記憶體中接收指令及資料。適合具體實施電腦程式指令及資料之儲存元件包含所有形式的非揮發性記憶體，舉例而言，包含例如可拭式可程式唯讀記憶體、電性可拭式可程式唯讀記憶體及快閃記憶體元件之半導體記憶體元件；例如內部硬碟及可卸式磁碟之磁碟；光學磁碟；及CD－ROM光碟。前述任一者可由特殊應用積體電路(ASIC)提供，或整合至特殊應用積體電路(ASIC)。
雖然特定實施例已在此被顯示及說明，那些熟知此項技術之人士應了解，為了得到相同目的所計算之任何安排可用以取代所示之特定實施例。本申請案係想要涵蓋本發明任何改寫例或變化例。因此，意欲讓本發明只受申請專利範圍及其均效者所限制。
400．．．本地依序選通系統
402．．．自動化測試設備
404．．．受測元件
406．．．處理器
410．．．記憶元件
412．．．計數器
414．．．閂鎖電路
416．．．比較器
418．．．緩衝器
420．．．時脈來源
450．．．使用者輸入裝置
當就該些較佳實施例說明及後附圖式來考慮時，本發明會更易於被了解且更易於顯現其進一步優勢及應用，其中：第1a圖係根據習知技術教示使用一移動式選通信號之信號選通測量之一實施例圖形表示。
第1b圖係根據習知技術教示第1(a)圖之信號選通測量之依序選通圖形表示。
第2a圖係根據本發明教示使用一移動式選通信號(本地依序選通)之信號選通測量之一實施例圖形表示。
第2b圖係本發明一實施例中第2(a)圖之信號選通測量之本地依序選通圖形表示。
第3a圖係根據本發明教示使用一移動式選通信號(本地依序選通)之信號選通測量之另一實施例圖形表示。
第3b圖係本發明一實施例中第3(a)圖之信號選通測量之本地依序選通圖形表示。
第4圖係根據本發明教示一種選通信號系統之一實施例方塊圖。
第5a圖係根據本發明教示一種本地依序選通方法之一實施例流程圖。
第5b圖係說明來自本發明一實施例之本地依序選通之處理資訊之流程圖。
第6圖係根據本發明教示一種本地依序選通方法之一實施例流程圖。
根據一般慣例，各種已說明特徵並未按比例繪製而是被繪製以強調特定特徵與本發明之關聯。

Claims (39)

  1. 一種本地依序選通之方法，包括：接收至少一受測元件(DUT)輸出信號，其中，該受測元件輸出信號具有一重複形態；於一想要的期間內使用一非同步取樣時脈信號對該受測元件輸出信號進行取樣，其中，該重複形態之每一個週期被取樣至少兩次；其中，該非同步取樣時脈信號之取樣頻率係視一或多個使用者輸入而定；其中，取樣該受測元件輸出信號包括抓取代表該受測元件中一單一週期之每一個邊緣之邏輯狀態資訊至少一次：將該些樣本分類成各子集並映射該些樣本至該重複形態中一單一週期上，其中，一特別子集內之樣本被映射至與得到該些樣本次序相同之一組時間；分開處理每一個子集之樣本與其它子集之樣本；結合已處理子集之結果；及處理該些子集之結合結果。
  2. 根據申請專利範圍第1項之方法，其中，該一或多個使用者輸入包括該重複形態中每一週期之位元數、單一位元週期之長度、一目標有效取樣解析度、有效經過欲取樣之重複形態及抖動測量接腳之次數。
  3. 根據申請專利範圍第1項之方法，其中，取樣該受測元件輸出信號進一步包括抓取代表每一個邊緣及相鄰穩定區域之一部分之邏輯狀態資訊至少一次。
  4. 根據申請專利範圍第1項之方法，其中，該受測元件輸出信號之單一週期內之每一個樣本屬於一不同樣本子集。
  5. 根據申請專利範圍第1項之方法，進一步包括將該些樣本儲存於記憶體中。
  6. 根據申請專利範圍第1項之方法，進一步包括處理該些儲存樣本。
  7. 根據申請專利範圍第1項之方法，其中，一個單一子集之樣本的有效位置係與相鄰子集的樣本重疊。
  8. 根據申請專利範圍第1項之方法，進一步包括根據一相關子集之樣本來計算每一個邊緣之抖動。
  9. 根據申請專利範圍第1項之方法，進一步包括計算該受測元件輸出信號之隨機抖動、資料相依抖動及總抖動中其中之一或多個。
  10. 根據申請專利範圍第9項之方法，進一步包括計算該受測元件輸出信號抖動之頻率成分。
  11. 根據申請專利範圍第1項之方法，進一步包括藉由增加每一個樣本子集內之樣本量來減少一有效邊緣出現於二樣本子集相交處且不被任一個子集所抓取之風險。
  12. 根據申請專利範圍第1項之方法，進一步包括藉由增加該樣本量來減少一些樣本中之誤差效應。
  13. 根據申請專利範圍第1項之方法，進一步包括藉由決定隨一時間函數增加之誤差率並將這些決定誤差當做一影響測量結果之因素，來減少由選通信號頻率誤差及受測元件漂移所引起之誤差。
  14. 根據申請專利範圍第1項之方法，進一步包括藉由降低取得之樣本量來減少執行一測量所需之時間。
  15. 一種抖動測量之方法，包括：於一想要的期間內使用一非同步取樣時脈信號對一受測元件輸出信號進行取樣；其中，該受測元件輸出信號具有一重複形態而該重複形態之每一個週期被取樣至少兩次；其中，該非同步取樣時脈信號之取樣頻率係視一或多個使用者輸入而定；其中，取樣該受測元件輸出信號包括抓取代表該受測元件中一單一週期之每一個邊緣之邏輯狀態資訊至少一次：將該些樣本分類成各子集並映射該些樣本至該重複形態中一單一週期上，其中，一特別子集內之樣本被映射至與得到該些樣本次序相同之一組時間；分開處理每一個子集之樣本與其它子集之樣本；結合已處理子集之結果；及處理該些子集之結合結果。
  16. 一種測量抖動之方法，包括：接收至少一受測元件(DUT)輸出信號，其中，該受測元件輸出信號具有一重複形態；接收複數個使用者輸入；根據該使用者輸入來計算一取樣頻率；根據所計算之取樣頻率來取樣該受測元件輸出信號；映射該些樣本至該重複形態之單一週期上，其中，該些樣本被分類成各樣本子集，且每一個樣本子集之取樣頻率被設定為大於該重複形態一週期之時間分數，以使一相關樣本子集之每一個時脈信號有效地以晚於前一個樣本之時間分數來取樣該形態；分開處理每一個子集之樣本與其它子集之樣本；結合已處理子集之結果；及處理該些子集之結合結果。
  17. 根據申請專利範圍第16項之方法，其中，該一或多個使用者輸入包括該重複形態中每一週期之位元數、單一位元週期之長度、一目標有效取樣解析度、有效經過欲取樣之重複形態及抖動測量接腳之次數。
  18. 根據申請專利範圍第16項之方法，其中，每一個樣本子集包含該受測元件信號之單一週期之至少一邊緣。
  19. 根據申請專利範圍第16項之方法，其中，每一個樣本子集包含該受測元件信號之單一週期之至少一邊緣及連結每一個邊緣之穩定區域之一部分。
  20. 根據申請專利範圍第16項之方法，進一步包括將該些樣本儲存於記憶體中。
  21. 根據申請專利範圍第20項之方法，進一步包括處理該些儲存樣本。
  22. 根據申請專利範圍第16項之方法，進一步包括根據一相關子集之樣本來計算每一個邊緣之抖動。
  23. 根據申請專利範圍第16項之方法，進一步包括計算該受測元件輸出信號之隨機抖動、資料相依抖動及總抖動中其中之一或多個。
  24. 根據申請專利範圍第16項之方法，進一步包括決定該受測元件輸出信號之特性曲線是否符合該受測元件之電壓對時間規定。
  25. 根據申請專利範圍第24項之方法，其中，該些特性曲線包含一有效邊緣之上升時間及下降時間中其中之一或多個。
  26. 根據申請專利範圍第16項之方法，進一步包括決定該受測元件輸出信號之邊緣是否適合在一所需樣板或眼狀圖內。
  27. 一種自動化測試設備系統，包括：一比較器，其係用以自一受測元件中接收至少一輸出信號並比較該輸出信號與一期待輸出信號，其中，該輸出信號具有一重複形態；一時脈來源，其係用以根據使用者輸入來產生一取樣時脈信號；及一閂鎖電路，其係用以根據該取樣時脈信號來得到該輸出信號之樣本，其中，該些樣本被分類成各樣本子集且每一個樣本子集之取樣頻率被設定為大於該重複形態一週期之時間分數，以使一相關樣本子集之每一個時脈信號有效地以晚於前個樣本之時間分數來取樣該形態；及一處理器，其係用以分開處理每一個子集內之樣本與其它子集內之樣本，該處理器進一步適合結合所有已處理子集之結果並處理該些結合結果。
  28. 根據申請專利範圍第27項之系統，其中，該使用者輸入包括該重複形態中每一週期之位元數、單一位元週期之長度、一目標有效取樣解析度、有效經過欲取樣之重複形態及抖動測量接腳之次數。
  29. 根據申請專利範圍第27項之系統，進一步包括用以儲存該取樣資料之一記憶元件。
  30. 根據申請專利範圍第29項之系統，進一步包括用以分析該儲存資料之處理器。
  31. 根據申請專利範圍第30項之系統，其中，該處理器映射該些樣本至該重複形態之單一週期上。
  32. 根據申請專利範圍第30項之系統，其中，該處理器根據一相關子集之樣本來計算該輸出信號中一週期之每一個邊緣之抖動。
  33. 根據申請專利範圍第27項之系統，其中，代表該輸出信號之單一週期內之每一個邊緣之邏輯狀態資訊被抓取至少一次。
  34. 根據申請專利範圍第27項之系統，其中，代表該輸出信號之單一週期內之每一個邊緣及相鄰穩定區域之一部分之邏輯狀態資訊被抓取至少一次。
  35. 根據申請專利範圍第27項之系統，其中，該輸出信號之單一週期內之每一個樣本屬於一不同樣本子集。
  36. 根據申請專利範圍第30項之系統，其中，該處理器計算該輸出信號之隨機抖動、資料相依抖動及總抖動中其中之一或多個。
  37. 根據申請專利範圍第30項之系統，其中，該處理器決定該輸出信號之特性曲線是否符合該受測元件之電壓對時間規定，其中，該些特性曲線包含一有效邊緣之上升時間及下降時間中其中之一或多個。
  38. 根據申請專利範圍第30項之系統，其中，該處理器決定該受測元件輸出信號之邊緣是否適合在一所需樣板或眼狀圖內。
  39. 一種自動化測試設備系統，包括：一緩衝器，其係用以自一受測元件中接收至少一輸出信號，其中，該輸出信號具有一重複形態；一比較器，其係耦接至該緩衝器之輸出，並用以比較該緩衝暫存之輸出信號與一期待輸出信號；一時脈來源，其係用以根據使用者輸入來產生一取樣時脈信號；及一閂鎖電路，其係用以根據該取樣時脈信號來得到該比較器之輸出信號之樣本，其中，該些樣本被分類成各樣本子集，且每一個樣本子集之取樣頻率被設定為大於該重複形態一週期之時間分數，以使一相關樣本子集之每一個時脈信號有效地以晚於前個樣本之時間分數來取樣該形態；及一處理器，其係用以分開處理每一個子集內之樣本與其它子集內之樣本，該處理器進一步適合結合所有已處理子集之結果並處理該些結合結果。
TW095141651A 2005-11-10 2006-11-10 本地依序選通之方法、抖動測量之方法及自動化測試設備系統 TWI398645B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/271,507 US7668235B2 (en) 2005-11-10 2005-11-10 Jitter measurement algorithm using locally in-order strobes

Publications (2)

Publication Number Publication Date
TW200736623A TW200736623A (en) 2007-10-01
TWI398645B true TWI398645B (zh) 2013-06-11

Family

ID=37964504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095141651A TWI398645B (zh) 2005-11-10 2006-11-10 本地依序選通之方法、抖動測量之方法及自動化測試設備系統

Country Status (4)

Country Link
US (1) US7668235B2 (zh)
JP (1) JP5577035B2 (zh)
TW (1) TWI398645B (zh)
WO (1) WO2007059411A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349818B2 (en) * 2005-11-10 2008-03-25 Teradyne, Inc. Determining frequency components of jitter
US8452560B2 (en) * 2006-12-29 2013-05-28 Teradyne, Inc. Identifying periodic jitter in a signal
JP5432730B2 (ja) 2007-03-20 2014-03-05 ラムバス・インコーポレーテッド 受信器ジッタ耐性（「ｊｔｏｌ」）測定を有する集積回路
US7991046B2 (en) * 2007-05-18 2011-08-02 Teradyne, Inc. Calibrating jitter
CN102985837B (zh) * 2010-05-10 2016-04-27 爱德万测试公司 用于确定比特流内的边缘之前的连续相等比特的数目的装置和用于重建重复比特序列的装置
US9885752B2 (en) 2010-08-12 2018-02-06 Advantest Corporation Test apparatus for generating reference scan chain test data and test system
US9244126B2 (en) 2013-11-06 2016-01-26 Teradyne, Inc. Automated test system with event detection capability
US20160018443A1 (en) * 2014-07-21 2016-01-21 Tektronix, Inc. Method for determining a correlated waveform on a real time oscilloscope
US10896106B2 (en) 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
US10628624B1 (en) * 2018-08-14 2020-04-21 Cadence Design Systems, Inc. System and method for simulating channels using true strobe timing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6601004B2 (en) * 2000-05-02 2003-07-29 Agilent Technologies, Inc. Method and apparatus for measuring parameters of an electronic system
US6661836B1 (en) * 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US20040260492A1 (en) * 2003-06-19 2004-12-23 Francine Halle Direct jitter analysis of binary sampled data
US6925430B2 (en) * 2000-09-08 2005-08-02 Fujitsu Limited Method of and apparatus for signal-waveform simulation, and computer product

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660197A (en) * 1985-11-01 1987-04-21 Teradyne, Inc. Circuitry for synchronizing a multiple channel circuit tester
US5604751A (en) * 1995-11-09 1997-02-18 Teradyne, Inc. Time linearity measurement using a frequency locked, dual sequencer automatic test system
US5673272A (en) * 1996-02-13 1997-09-30 Teradyne, Inc. Apparatus and method for performing digital signal processing in an electronic circuit tester
US5938780A (en) * 1997-09-19 1999-08-17 Teradyne, Inc. Method for capturing digital data in an automatic test system
CA2322975A1 (en) * 1998-03-03 1999-09-10 Mosaic Technologies Purification and detection processes using reversible affinity electrophoresis
US6195617B1 (en) * 1998-03-09 2001-02-27 Lecroy, S.A. Digital storage oscilloscope with simultaneous primary measurement and derived parameter display on common time axis and method therefor
US6609077B1 (en) * 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
US6694462B1 (en) 2000-08-09 2004-02-17 Teradyne, Inc. Capturing and evaluating high speed data streams
US7401272B1 (en) * 2001-03-09 2008-07-15 Pmc-Sierra, Inc. Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
US6819192B2 (en) * 2002-02-14 2004-11-16 Sun Microsystems, Inc. Jitter estimation for a phase locked loop
US7143323B2 (en) * 2002-12-13 2006-11-28 Teradyne, Inc. High speed capture and averaging of serial data by asynchronous periodic sampling
DE10393879T5 (de) * 2002-12-27 2005-10-20 Advantest Corp. Halbleitertestgerät
US7050915B2 (en) * 2003-10-16 2006-05-23 Agilent Technologies, Inc. Periodic jitter characterization using pseudo-random sampling
US7363568B2 (en) * 2004-11-03 2008-04-22 Texas Instruments Incorporated System and method for testing differential signal crossover using undersampling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661836B1 (en) * 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US6601004B2 (en) * 2000-05-02 2003-07-29 Agilent Technologies, Inc. Method and apparatus for measuring parameters of an electronic system
US6925430B2 (en) * 2000-09-08 2005-08-02 Fujitsu Limited Method of and apparatus for signal-waveform simulation, and computer product
US20040260492A1 (en) * 2003-06-19 2004-12-23 Francine Halle Direct jitter analysis of binary sampled data

Also Published As

Publication number Publication date
US7668235B2 (en) 2010-02-23
WO2007059411A3 (en) 2007-07-05
WO2007059411A2 (en) 2007-05-24
JP2009516176A (ja) 2009-04-16
TW200736623A (en) 2007-10-01
JP5577035B2 (ja) 2014-08-20
US20070118315A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
TWI398645B (zh) 本地依序選通之方法、抖動測量之方法及自動化測試設備系統
TWI391679B (zh) 決定抖動的頻率成分
JP5430816B2 (ja) デューティサイクルを測定する方法
JP2005223911A (ja) データ依存アイ・ダイヤグラムを測定・表示するための方法及びデバイス
US20110204910A1 (en) Method and apparatus for testing electrical connections on a printed circuit board
US20040025123A1 (en) System and method to facilitate evaluation of integrated circuits through delay testing
EP2713170B1 (en) Rare anomaly triggering in a test and measurement instrument
CN107144781B (zh) 具有数字边沿触发检测电路的测量系统
US7636642B2 (en) Direct jitter analysis of binary sampled data
JP6509841B2 (ja) 自動試験システム、同システムを動作させる方法、及び同システム用の機器
JP2007121302A (ja) 信号のジッター特性の決定
WO2008083265A1 (en) Identifying periodic jitter in a signal
CN111487447B (zh) 一种用于实现快速测量的数字示波器
WO2010047134A1 (ja) 確定成分モデル判定装置、確定成分モデル判定方法、プログラム、記憶媒体、試験システム、および、電子デバイス
JP2010101894A (ja) 確定成分識別装置、確定成分識別方法、プログラム、記憶媒体、試験システム、および、電子デバイス
JP2008076121A (ja) ディレイ不良解析方法およびその装置
US7610520B2 (en) Digital data signal testing using arbitrary test signal
KR101228167B1 (ko) 프로그램, 시험 장치, 및 시험 방법
CN118626954A (zh) 基于循环神经网络的信号识别方法、装置及电子设备
JP2007005842A (ja) データ依存アイ・ダイヤグラムを測定・表示するための方法及びデバイス
Zhu et al. Measurements and Calculation Methods of Jitter in Broadband Sampling Oscilloscope
JP2010103984A (ja) 算出装置、算出方法、プログラム、記憶媒体、試験システム、および、電子デバイス
Yamaguchi et al. Total jitter measurement for testing HSIO Integrated SoCs
JP2016201045A (ja) 設計支援方法、設計支援プログラム、および設計支援装置
JP2011053156A (ja) ジッタ測定方法、プログラム、及びジッタ測定装置