JP2009516176A - ローカルに順序付けられたストロービング - Google Patents
ローカルに順序付けられたストロービング Download PDFInfo
- Publication number
- JP2009516176A JP2009516176A JP2008540345A JP2008540345A JP2009516176A JP 2009516176 A JP2009516176 A JP 2009516176A JP 2008540345 A JP2008540345 A JP 2008540345A JP 2008540345 A JP2008540345 A JP 2008540345A JP 2009516176 A JP2009516176 A JP 2009516176A
- Authority
- JP
- Japan
- Prior art keywords
- samples
- output signal
- sample
- dut
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
Claims (39)
- ローカルに順序付けられたストロービング方法であって、
少なくとも一つの試験下の装置(DUT)出力信号を受け取り、DUT出力信号は繰り返しパターンを有することと、
所望の期間に渡って非同期サンプリングクロックを使ってDUT出力信号をサンプリングし、繰り返しパターンの各周期を少なくとも2回サンプリングすることと、
非同期サンプリングクロックのサンプリング周波数は1つ以上のユーザ入力に基づいており、
DUT出力信号のサンプリングは、DUT出力信号の単一の周期の各エッジを表す論理状態情報を少なくとも1回捕捉することからなり、
サンプルをサブセットに分けて、サンプルを繰り返しパターンの単一の周期にマッピングし、特定のサブセット内のサンプルはサンプルが取得されたときと同じ順序をもった時間の組にマッピングされることと、
他のサブセットのサンプルとは独立して各サブセット内のサンプルを処理することと、
処理されたサブセットの結果を組み合わせることと、
サブセットの組み合わされた結果を処理することと、
からなる方法。 - 一つ以上のユーザ入力が、繰り返しパターンの一周期毎のビット数と、単一のビット周期の長さと、目標実効サンプリング分解能と、実効的に繰り返しパターンに跨ってウォーキングする回数と、サンプリングすべきジッター測定ピンと、からなる請求項1の方法。
- DUT出力信号のサンプリングが更に、各エッジと隣接する安定した領域の一部を表す論理状態情報を少なくとも1回捕捉することからなる、請求項1の方法。
- DUT出力信号の単一の周期内の各サンプルは異なるサンプルサブセットに属する、請求項1の方法。
- 更に、サンプルをメモリに格納することからなる、請求項1の方法。
- 更に、格納されたサンプルを処理することからなる、請求項1の方法。
- 単一のサブセットのサンプルの実効位置が、隣接するサブセットのサンプルと重なる、請求項1の方法。
- 更に、関連したサブセットのサンプルに基づいた各エッジのジッターを計算することからなる、請求項1の方法。
- 更に、DUT出力信号のランダムジッター、データ依存ジッター、総ジッターの一つ以上を計算することからなる、請求項1の方法。
- 更に、DUT出力信号のジッターの周波数成分を計算することからなる、請求項9の方法。
- 更に、実効的なエッジが2つのサンプルサブセットの交点で起こり、どちらのサブセットでも捕捉されないリスクを、各サンプルサブセット内のサンプル数を増やして低減することからなる、請求項1の方法。
- 更に、僅かなサンプルのエラーの影響を、サンプル数を増やして低減することからなる、請求項1の方法。
- 更に、ストローブ周波数エラーとDUTドリフトによって起こされるエラーを、エラーが時間の関数として増加する割合を決定し、これらの決定されたエラーを測定結果に影響を与えるファクターとして適用することにより低減することからなる、請求項1の方法。
- 更に、測定を行うのに必要とされる時間を、取得されたサンプル数を減らすことによって低減することからなる、請求項1の方法。
- ジッター測定の方法であって、
所望の期間に渡って非同期サンプリングクロックを使って試験下の装置(DUT)出力信号をサンプリングすることと、
DUT出力信号は繰り返しパターンを有し、繰り返しパターンの各周期を少なくとも2回サンプリングし、
非同期サンプリングクロックのサンプリング周波数は1つ以上のユーザ入力に基づいており、
DUT出力信号のサンプリングは、DUT出力信号の単一の周期の各エッジを表す論理状態情報を少なくとも1回捕捉することからなり、
サンプルをサブセットに分けて、サンプルを繰り返しパターンの単一の周期にマッピングし、特定のサブセット内のサンプルはサンプルが取得されたときと同じ順序をもった時間の組にマッピングされることと、
他のサブセットのサンプルとは独立して各サブセット内のサンプルを処理することと、
処理されたサブセットの結果を組み合わせることと、
サブセットの組み合わされた結果を処理することと、
からなる方法。 - ジッターを測定する方法であって、
少なくとも一つの試験下の装置(DUT)出力信号を受け取り、DUT出力信号は繰り返しパターンを有することと、
複数のユーザ入力を受け取ることと、
ユーザ入力に基づいてサンプリング周波数を計算することと、
計算されたサンプリング周波数に基づいてDUT出力信号をサンプリングすることと、
サンプルを繰り返しパターンの単一の周期にマッピングし、サンプルはサンプルサブセットに分けられており、各サンプルサブセットのサンプリング周波数は繰り返しパターンの周期よりも大きい時間の断片に設定されて、関連するサンプルサブセットの各クロックが実効的に前のサンプルよりも時間の断片分遅く繰り返しパターンをサンプリングするようになることと、
他のサブセットのサンプルとは独立して各サブセット内のサンプルを処理することと、
処理されたサブセットの結果を組み合わせることと、
サブセットの組み合わされた結果を処理することと、
からなる方法。 - ユーザ入力が、繰り返しパターンの一周期毎のビット数と、単一のビット周期の長さと、目標実効サンプリング分解能と、実効的に繰り返しパターンに跨ってウォーキングする回数と、サンプリングすべきジッター測定ピンと、の一つ以上からなる請求項16の方法。
- 各サンプルサブセットが、DUT信号の単一の周期の少なくとも一つのエッジを含む、請求項16の方法。
- 各サンプルサブセットが、DUT信号の単一の周期の少なくとも一つのエッジと、各エッジを囲んでいる安定した領域の一部を含む、請求項16の方法。
- 更に、サンプルをメモリに格納することからなる、請求項16の方法。
- 更に、格納されたサンプルを処理することからなる、請求項20の方法。
- 更に、関連したサブセットのサンプルに基づいて各エッジのジッターを計算することからなる、請求項16の方法。
- 更に、DUT出力信号のランダムジッター、データ依存ジッター、総ジッターの一つ以上を計算することからなる、請求項16の方法。
- 更に、DUT出力信号の特性が、試験下の装置の電圧対時間要求に合致するかどうか決定すること、からなる請求項16の方法。
- 特性が実効的なエッジの立ち上がり時間と落ち下がり時間の一つ以上を含む、請求項24の方法。
- 更に、DUT出力信号のエッジが、要求されるテンプレートまたはアイダイアグラム内に収まるかどうかを決定すること、からなる請求項16の方法。
- 自動化試験設備システムであって、
少なくとも一つの出力信号を試験下の装置から受け取り、出力信号を期待された出力信号と比較するようになっている比較器であって、出力信号は繰り返しパターンを有するものと、
ユーザ入力に基づいてサンプリングクロックを生成するようになっているクロックソースと、
サンプリングクロックに基づいて出力信号のサンプルを取得するようになっているラッチング回路であって、サンプルはサンプルサブセットに分けられており、各サンプルサブセットのサンプリング周波数は繰り返しパターンの周期よりも大きい時間に設定されて、関連するサンプルサブセットの各クロックが実効的に前のサンプルよりも時間の断片分遅く繰り返しパターンをサンプリングするようになるものと、
他のサブセットのサンプルとは独立して各サブセット内のサンプルを処理するようになっているプロセッサであって、プロセッサは更に全ての処理されたサブセットの結果を組み合わせ、組み合わされた結果を処理するようになっているものと、
からなるシステム。 - ユーザ入力が、繰り返しパターンの一周期毎のビット数と、単一のビット周期の長さと、目標実効サンプリング分解能と、実効的に繰り返しパターンに跨ってウォーキングする回数と、サンプリングすべきジッター測定ピンと、の一つ以上からなる請求項27のシステム。
- 更に、サンプルされたデータを格納するようになっているメモリからなる、請求項27のシステム。
- 更に、格納されたデータを分析するようになっているプロセッサからなる、請求項29のシステム。
- プロセッサは、サンプルを繰り返しパターンの単一の周期にマッピングする、請求項30のシステム。
- プロセッサは、関連したサブセットのサンプルに基づいて出力信号の周期の各エッジのジッターを計算する、請求項30のシステム。
- 出力信号の単一の周期内の各エッジを表す論理状態情報を少なくとも1回捕捉する、請求項27のシステム。
- 出力信号の単一の周期内の各エッジと隣接する安定した領域の一部を表す論理状態情報を少なくとも1回捕捉する、請求項27のシステム。
- 出力信号の単一の周期内の各サンプルは異なるサンプルサブセットに属する、請求項27のシステム。
- プロセッサは、出力信号のランダムジッター、データ依存ジッター、総ジッターの一つ以上を計算する、請求項30のシステム。
- プロセッサは、出力信号の特性が、試験下の装置の電圧対時間要求に合致するかどうか決定し、特性が実効的なエッジの立ち上がり時間と落ち下がり時間の一つ以上を含む、請求項30のシステム。
- プロセッサは、DUT出力信号のエッジが、要求されるテンプレートまたはアイダイアグラム内に収まるかどうかを決定する、請求項30のシステム。
- 自動化試験設備システムであって、
少なくとも一つの出力信号を試験下の装置から受け取るようになっているバッファであって、出力信号は繰り返しパターンを有するものと、
バッファの出力と結合され、バッファリングされた出力信号を期待された出力信号と比較するようになっている比較器と、
ユーザ入力に基づいてサンプリングクロックを生成するようになっているクロックソースと、
サンプリングクロックに基づいて比較器の出力信号のサンプルを取得するようになっているラッチング回路であって、サンプルはサンプルサブセットに分けられており、各サンプルサブセットのサンプリング周波数は繰り返しパターンの周期よりも大きい時間の断片に設定されて、関連するサンプルサブセットの各クロックが実効的に前のサンプルよりも時間の断片分遅く繰り返しパターンをサンプリングするようになるものと、
他のサブセットのサンプルとは独立して各サブセット内のサンプルを処理するようになっているプロセッサであって、プロセッサは更に全ての処理されたサブセットの結果を組み合わせ、組み合わされた結果を処理するようになっているものと、
からなるシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/271,507 US7668235B2 (en) | 2005-11-10 | 2005-11-10 | Jitter measurement algorithm using locally in-order strobes |
US11/271,507 | 2005-11-10 | ||
PCT/US2006/060733 WO2007059411A2 (en) | 2005-11-10 | 2006-11-09 | Locally in-order strobing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009516176A true JP2009516176A (ja) | 2009-04-16 |
JP5577035B2 JP5577035B2 (ja) | 2014-08-20 |
Family
ID=37964504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008540345A Active JP5577035B2 (ja) | 2005-11-10 | 2006-11-09 | ローカルに順序付けられたストロービング |
Country Status (4)
Country | Link |
---|---|
US (1) | US7668235B2 (ja) |
JP (1) | JP5577035B2 (ja) |
TW (1) | TWI398645B (ja) |
WO (1) | WO2007059411A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7349818B2 (en) * | 2005-11-10 | 2008-03-25 | Teradyne, Inc. | Determining frequency components of jitter |
WO2008083265A1 (en) * | 2006-12-29 | 2008-07-10 | Teradyne, Inc. | Identifying periodic jitter in a signal |
EP2360488B1 (en) * | 2007-03-20 | 2013-01-23 | Rambus Inc. | Integrated circuit having receiver jitter tolerance ("JTOL") measurement |
US7991046B2 (en) * | 2007-05-18 | 2011-08-02 | Teradyne, Inc. | Calibrating jitter |
KR101394843B1 (ko) * | 2010-05-10 | 2014-05-13 | 어드밴테스트 (싱가포르) 피티이. 엘티디. | 비트 스트림 내의 에지에 선행하는 연속 동일 비트들의 수를 판정하기 위한 장치 및 반복 비트 시퀀스를 재구성하기 위한 장치 |
CN103154755B (zh) | 2010-08-12 | 2015-04-01 | 爱德万测试(新加坡)私人有限公司 | 用于生成参考扫描链测试数据的测试装置、测试系统和方法 |
US9244126B2 (en) | 2013-11-06 | 2016-01-26 | Teradyne, Inc. | Automated test system with event detection capability |
US20160018443A1 (en) * | 2014-07-21 | 2016-01-21 | Tektronix, Inc. | Method for determining a correlated waveform on a real time oscilloscope |
US10896106B2 (en) | 2018-05-10 | 2021-01-19 | Teradyne, Inc. | Bus synchronization system that aggregates status |
US10628624B1 (en) * | 2018-08-14 | 2020-04-21 | Cadence Design Systems, Inc. | System and method for simulating channels using true strobe timing |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188617A (ja) * | 1998-10-21 | 2000-07-04 | Schlumberger Technol Inc | 高速デ―タチャンネルのジッタの測定 |
JP2002009723A (ja) * | 2000-05-02 | 2002-01-11 | Agilent Technol Inc | 電子システムのパラメータを測定する方法及び装置 |
JP2002506204A (ja) * | 1998-03-03 | 2002-02-26 | モザイク テクノロジーズ | 可逆的アフィニティー電気泳動を用いる精製および検出プロセス |
JP2002506975A (ja) * | 1998-03-09 | 2002-03-05 | レクロイ・エス・アー | 1次測定値と取得パラメータの同時表示 |
JP2002163320A (ja) * | 2000-09-08 | 2002-06-07 | Fujitsu Ltd | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US20040117692A1 (en) * | 2002-12-13 | 2004-06-17 | Sweet Charles M. | High speed capture and averaging of serial data by asynchronous periodic sampling |
JP2005124214A (ja) * | 2003-10-16 | 2005-05-12 | Agilent Technol Inc | 擬似ランダムサンプリングを使用する周期性ジッタの特性付け |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4660197A (en) | 1985-11-01 | 1987-04-21 | Teradyne, Inc. | Circuitry for synchronizing a multiple channel circuit tester |
US5604751A (en) | 1995-11-09 | 1997-02-18 | Teradyne, Inc. | Time linearity measurement using a frequency locked, dual sequencer automatic test system |
US5673272A (en) | 1996-02-13 | 1997-09-30 | Teradyne, Inc. | Apparatus and method for performing digital signal processing in an electronic circuit tester |
US5938780A (en) | 1997-09-19 | 1999-08-17 | Teradyne, Inc. | Method for capturing digital data in an automatic test system |
US6609077B1 (en) | 2000-05-31 | 2003-08-19 | Teradyne, Inc. | ATE timing measurement unit and method |
US6694462B1 (en) | 2000-08-09 | 2004-02-17 | Teradyne, Inc. | Capturing and evaluating high speed data streams |
US7401272B1 (en) * | 2001-03-09 | 2008-07-15 | Pmc-Sierra, Inc. | Apparatus and method for high speed sampling or testing of data signals using automated testing equipment |
US6819192B2 (en) | 2002-02-14 | 2004-11-16 | Sun Microsystems, Inc. | Jitter estimation for a phase locked loop |
JP4319146B2 (ja) | 2002-12-27 | 2009-08-26 | 株式会社アドバンテスト | 半導体試験装置 |
US7636642B2 (en) | 2003-06-19 | 2009-12-22 | Teradyne, Inc. | Direct jitter analysis of binary sampled data |
US7363568B2 (en) * | 2004-11-03 | 2008-04-22 | Texas Instruments Incorporated | System and method for testing differential signal crossover using undersampling |
-
2005
- 2005-11-10 US US11/271,507 patent/US7668235B2/en active Active
-
2006
- 2006-11-09 WO PCT/US2006/060733 patent/WO2007059411A2/en active Application Filing
- 2006-11-09 JP JP2008540345A patent/JP5577035B2/ja active Active
- 2006-11-10 TW TW095141651A patent/TWI398645B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002506204A (ja) * | 1998-03-03 | 2002-02-26 | モザイク テクノロジーズ | 可逆的アフィニティー電気泳動を用いる精製および検出プロセス |
JP2002506975A (ja) * | 1998-03-09 | 2002-03-05 | レクロイ・エス・アー | 1次測定値と取得パラメータの同時表示 |
JP2000188617A (ja) * | 1998-10-21 | 2000-07-04 | Schlumberger Technol Inc | 高速デ―タチャンネルのジッタの測定 |
JP2002009723A (ja) * | 2000-05-02 | 2002-01-11 | Agilent Technol Inc | 電子システムのパラメータを測定する方法及び装置 |
JP2002163320A (ja) * | 2000-09-08 | 2002-06-07 | Fujitsu Ltd | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US20040117692A1 (en) * | 2002-12-13 | 2004-06-17 | Sweet Charles M. | High speed capture and averaging of serial data by asynchronous periodic sampling |
JP2005124214A (ja) * | 2003-10-16 | 2005-05-12 | Agilent Technol Inc | 擬似ランダムサンプリングを使用する周期性ジッタの特性付け |
Also Published As
Publication number | Publication date |
---|---|
TW200736623A (en) | 2007-10-01 |
TWI398645B (zh) | 2013-06-11 |
US7668235B2 (en) | 2010-02-23 |
JP5577035B2 (ja) | 2014-08-20 |
WO2007059411A2 (en) | 2007-05-24 |
US20070118315A1 (en) | 2007-05-24 |
WO2007059411A3 (en) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5577035B2 (ja) | ローカルに順序付けられたストロービング | |
JP5636161B2 (ja) | ジッターの周波数成分の決定 | |
US7286947B1 (en) | Method and apparatus for determining jitter and pulse width from clock signal comparisons | |
JP4989840B2 (ja) | 高速データストリームの捕捉および評価 | |
JP5430816B2 (ja) | デューティサイクルを測定する方法 | |
US7389450B2 (en) | Bit error rate measurement | |
JP4152323B2 (ja) | 被測定lsiの試験装置 | |
US7930120B2 (en) | System and circuit for determining data signal jitter via asynchronous sampling | |
US7519489B2 (en) | Determination of a jitter property of a signal | |
JP2002350515A5 (ja) | ||
US7636642B2 (en) | Direct jitter analysis of binary sampled data | |
JP2005524837A (ja) | スペクトルジッタ分析 | |
CN111487447B (zh) | 一种用于实现快速测量的数字示波器 | |
US9673862B1 (en) | System and method of analyzing crosstalk without measuring aggressor signal | |
JP2004289388A (ja) | アイマスクの範囲外に存在する多値データ信号のエラーを決定する方法及びその装置 | |
US7610520B2 (en) | Digital data signal testing using arbitrary test signal | |
WO2005015248A1 (en) | Digital data signal testing using arbitrary test signal | |
US20060190793A1 (en) | Establishing a reference bit in a bit pattern | |
Lecklider | Taking a signal to bits | |
JP2004101340A (ja) | Ic試験方法及びその試験方法を用いたic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5577035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |