CN114548031A - 信号检测方法和装置 - Google Patents
信号检测方法和装置 Download PDFInfo
- Publication number
- CN114548031A CN114548031A CN202210181216.7A CN202210181216A CN114548031A CN 114548031 A CN114548031 A CN 114548031A CN 202210181216 A CN202210181216 A CN 202210181216A CN 114548031 A CN114548031 A CN 114548031A
- Authority
- CN
- China
- Prior art keywords
- signal
- simulation
- file
- waveform
- data strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开实施例提供一种信号检测方法和装置,信号检测装置通过在激励文件中定义待测信号的正确输出波形的信息,以及采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,仿真文件中包括待测信号的仿真波形的信息,筛除仿真波形中的噪声,以获得待对比文件,比较待对比文件与激励文件,以产生检测结果文件;或者,对比正确输出波形和仿真波形,以获得候选检测结果,筛除候选检测结果中噪声点的结果,以产生检测结果文件。该方式通过自动对比待测信号的正确输出波形和仿真波形的信息,并筛除假错点,提高仿真结果的正确性,提高信号检测效率。
Description
技术领域
本公开实施例涉及半导体技术领域,尤其涉及一种信号检测方法和装置。
背景技术
在开发、设计和调试存储器的过程中,需要对存储器的功能进行仿真验证,可以采用仿真软件对存储器进行仿真验证。该存储器例如为动态随机存取存储器(DynamicRandom Access Memory,简称DRAM),该仿真软件例如为Finesim,Finesim是一款高性能的加速通用模拟电路仿真器(Simulation program with integrated circuit emphasis,简称SPICE),以其速度和准确性的优势得到了广泛应用。
在存储器的仿真验证中,有大量信号需要进行仿真验证,对应会产生成数以千计的波形结果文件。目前,这些仿真结果主要通过人工检查,但是,人工检查仿真结果存在效率低且准确率低的问题。
发明内容
本公开实施例提供一种信号检测方法和装置,能够实现对仿真器仿真得到的仿真波形进行自动检测。
在一些实施例中,本公开第一方面提供一种信号检测方法,该方法包括:
获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形的信息;
筛除所述仿真波形中的噪声,以获得待对比文件,所述待对比文件中包括所述待测信号的有效仿真波形的信息;
比较所述待对比文件与所述激励文件,以产生检测结果文件。
在一些实施例中,所述仿真波形包括数据信号的仿真波形和数据选通信号的仿真波形,筛除所述仿真波形中的噪声,以获得待对比文件,包括:
获取所述数据选通信号的电压基准线,所述电压基准线是和所述数据选通信号仿真波形处于同一维度的直线,所述电压基准线对应的电压值位于所述数据选通信号的最大电压值与最小电压值之间;
根据所述数据选通信号的仿真波形和所述电压基准线的交点,确定数据选通信号变化点;
删除所述数据选通信号变化点中的无效变化点,以获得所述待对比文件。
在一些实施例中,所述获取所述数据选通信号的电压基准线,包括:
确定所述数据选通信号的最大电压值与最小电压值之和的一半为电压基准值;
根据所述电压基准值和所述数据选通信号的仿真波形,生成所述电压基准线,所述电压基准线是和所述数据选通信号仿真波形处于同一维度,且对应的电压值等于所述电压基准值的直线。
在一些实施例中,所述无效变化点包括以下变化点中的一个或者多个:
第一时间段内的所述数据选通信号变化点,在所述第一时间段内,所述数据选通信号的状态为不选通所述数据信号;
第二时间段内的所述数据选通信号的第一次信号边沿发生变化与所述电压基准线的交点,在所述第二时间段内,所述数据选通信号状态为选通所述数据信号。
在一些实施例中,所述待测信号的正确输出波形的信息为所述数据信号在各个时间的正确逻辑电压值,比较所述待对比文件与所述激励文件,以产生检测结果文件,包括:
根据相邻的有效所述数据选通信号变化点对应的数据信号仿真波形,计算数据信号的平均电压值;
将所述数据信号的平均电压值转换为逻辑电压值;
比较所述逻辑电压值与所述激励文件中的所述数据信号的正确逻辑电压值,得到所述检测结果文件。
在一些实施例中,所述删除所述数据选通信号变化点中的无效变化点之前,还包括:
检查所述数据选通信号仿真波形的正确性。
在一些实施例中,所述检查所述数据选通信号仿真波形的正确性,包括:
获取所述数据选通信号在一个数据选通周期内的正确跳变次数;
根据所述数据选通信号的仿真波形,计算每个所述数据选通周期内,所述数据选通信号的仿真跳变次数;
比较所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数,根据比较结果,生成所述数据选通信号的检查结果文件。
在一些实施例中,所述比较所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数,包括:
当所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数相同时,确定所述数据选通信号在所述数据选通周期内的仿真波形是正常的;
当所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数不同时,确定所述数据选通信号在所述数据选通周期内的仿真波形是异常的。
在一些实施例中,本公开第二方面提供一种信号检测方法,包括:
获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形的信息;
对比所述正确输出波形和所述仿真波形,以获得候选检测结果;
筛除所述候选检测结果中噪声点的结果,以产生检测结果文件。
在一些实施例中,所述对比所述正确输出波形和所述仿真波形,以获得候选检测结果,包括:
对所述输出波形和所述仿真波形在相同采样条件下进行采样,对比所述输出波形和所述仿真波形在各个采样时间点的电压值。
在一些实施例中,所述相同采样条件包括采样频率,所述采样频率是所述芯片的时钟信号的频率的N倍,N大于或等于2。
在一些实施例中,所述对比所述正确输出波形和所述仿真波形在各个采样时间点的电压值,包括:
当所述正确输出波形和所述仿真波形在所述芯片时钟信号的半个周期内的各采样时间点的电压值均不相同时,确定所述待测信号的仿真波形在所述芯片的时钟信号的半个周期内发生错误;
当所述正确输出波形和所述仿真波形在所述芯片时钟信号的半个周期内有至少一个采样时间点的电压值相同时,确定所述待测信号的仿真波形在所述芯片的时钟信号的半个周期内未发生错误。
在一些实施例中,所述筛除所述候选检测结果中噪声点的结果,以产生检测结果文件,包括:
在所述芯片的时钟信号的半个周期有至少一个采样时间点的逻辑电压值相同时,确定所述半个周期内其他逻辑电压值不同的目标采样时间点为所述噪声点;
筛除所述噪声点的采样结果,以产生检测结果文件。
在一些实施例中,所述待测信号为所述待测芯片的外部输出信号。
在一些实施例中,本公开第三方面提供一种信号检测装置,包括:
获取模块,用于获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
仿真模块,用于采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形的信息;
筛选模块,用于筛除所述仿真波形中的噪声,以获得待对比文件,所述待对比文件中包括所述待测信号的有效仿真波形的信息;
比较模块,用于比较所述待对比文件与所述激励文件,以产生检测结果文件。
在一些实施例中,本公开第四方面提供一种信号检测装置,包括:
获取模块,用于获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
仿真模块,用于采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形;
比较模块,用于对比所述输出波形和所述仿真波形,以获得候选检测结果;
筛选模块,用于筛除所述候选检测结果中噪声点的结果,以产生检测结果文件。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
图1为本公开实施例一提供的信号检测方法的流程图;
图2为本公开实施例二提供的信号检测方法的流程图;
图3为DQS的仿真波形和电压基准线的示意图;
图4为本公开实施例三提供的信号检测方法的流程图;
图5为本公开实施例四提供的信号检测方法的流程图;
图6为芯片时钟信号的一种示意图;
图7为本公开实施例五提供的信号检测装置的结构示意图;
图8为本公开实施例六提供的信号检测装置的结构示意图;
图9为本公开实施例七提供的信号检测装置的结构示意图。
通过上述附图,已示出本公开明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围,而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本公开实施例提供一种信号检测方法,可以对设定仿真器仿真得到的结果进行检测,以自动判断仿真结果是否正确。该设定仿真器用于对待测芯片进行仿真,以产生仿真文件,仿真文件中包括待测信号的仿真波形的信息。该设定仿真器可以是Finesim,Finesim在DRAM仿真验证中具有速度快和准确性高的优势,但对于生成的波形结果文件并没有对应的机制或语言方便的判断结果的正确与否,只能通过人工方式来进行检查。人工检查一方面会有漏查错查的风险,另一方面检查速度较慢。
图1为本公开实施例一提供的信号检测方法的流程图,本实施例的方法可以由信号检查装置执行,该信号检测装置可以集成在仿真器中,也可以为一个独立设备,该信号检测装置用于对待测芯片的仿真结果进行检测,该待测芯片包括但不限于DRAM,本实施例以待测芯片为DRAM为例进行说明。如图1所示,本实施例的方法包括以下步骤。
S101、获取激励文件,该激励文件中包括待测信号的正确输出波形的信息。
该激励文件可以通过验证人员开发的模型得到,该激励文件中定义了待测信号的正确输出波形的信息,待测信号的正确输出波形的信息包括待测信号在各个时间应该具备的电压值或者逻辑电压值,电压值是一个模拟量,例如0.746V、0.5V等,而逻辑电压值是一个数字量,可以通过0/1的形式表示,其中,0可以表示低电平,1表示高电平。电压值和逻辑电压值之间可以转换,例如,当电压值为0.746V时,如果参考电压为0.7V,则对应的逻辑电压值为1。
该待测信号包括但不限于数据信号(即DQ),DQ用于将数据写入DRAM以及从DRAM中读取数据。数据选通信号(data strobe signal,简称DQS)是内存控制器和内存(即DRAM)之间信号同步用的,在内存控制器将数据写入DRAM(即写操作)时,由内存控制器产生DQS,DQS的上升沿或下降沿(可以统称为边沿)与DQ的边沿对齐,DRAM根据DQS的边沿确定什么时候接收写入的数据。在内存控制器从DRAM中读取数据(即读操作)时,由DRAM产生DQS,DQS的边沿与DQ的边沿对齐,内存控制器根据DQS的边沿确定什么时候接收读出来的数据。
S102、采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,该仿真文件中包括待测信号的仿真波形的信息。
以设定仿真器为Finesim为例,通过Finesim测量仿真波形的信息,设计人员可以根据待测信号编写对应的测量文件(measure file),并在利用Finesim仿真时加入该测量文件。相应的,在执行该测量文件后,会自动生成测量结果文件。
待测信号的仿真波形的信息与待测信号的正确输出波形的信息对应,当待测信号的正确输出波形的信息为待测信号在各个时刻应该具备的电压值,待测信号的仿真波形的信息为待测信号的仿真波形在各个时刻的测量电压值。当待测信号为DQ时,仿真波形包括DQ的仿真波形和DQS的仿真波形。
S103、筛除仿真波形中的噪声,以获得待对比文件,该待对比文件中包括待测信号的有效仿真波形的信息。
在仿真波形中存在一些噪声,这些噪声可能会产生错误的检测结果,降低了待测信号的检测结果的正确性,所以需要排除这些噪声,本实施例中噪声是指所有可能对检测结果产生错误的因素。
可以理解,当待测信号不同时,仿真波形中噪声的类型可能不同。以DQ为例,仿真波形的噪声包括DQS无效变化点,DQS变化点是指DQS的上升沿或者下降沿对应的时间点,或者DQS从高电平变为低电平的时间点以及DQS从低电平变为高电平的时间点。其中,上升沿即波形的电平从低电平变为高电平的波段,下降沿为波形的电平从高电平变为低电平的波段。
DQS无效变化点包括以下变化点中的一个或者多个:第一时间段内的DQS变化点,在第一时间段内,DQS的状态为不选通DQ。第二时间段内的DQS的第一次信号边沿发生变化与电压基准线的交点,在第二时间段内,DQS状态为选通DQ。
S104、比较待对比文件与激励文件,以产生检测结果文件。
激励文件中定义了待测信号的正确输出波形的信息,待对比文件中包括了待测信号的有效仿真波形的信息,将正确输出波形的信息和有效仿真波形的信息进行对比,得到检测结果。例如,将DQ在各个时间的正确逻辑电压值与DQ在各个时间的仿真逻辑电压值进行对比,得到DQ的仿真波形在各个时间的逻辑电压值是否正确。
可选的,可以将该检测结果文件通过显示屏显示给用户,以便于用户直观的了解信号的检测结果。进一步的,可以通过波形或者表格的方式将信号的错误点展示给用户,或者通过矩阵的方式表示仿真结果是否正确。
在一些实施例中,信号检测装置通过在激励文件中定义待测信号的正确输出波形的信息,以及采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,仿真文件中包括待测信号的仿真波形的信息,然后筛除仿真波形中的噪声,以获得待对比文件,待对比文件中包括所待测信号的有效仿真波形的信息,比较待对比文件与激励文件,以产生检测结果文件。该方式通过自动对比待测信号的正确输出波形和有效仿真波形的信息,实现了自动检测信号的仿真结果是否正确,信号检测效率高。
在实施例一的基础上,本公开实施例二以待测信号为DQ为例,说明DQ的检测方法,在存储器设计验证中,DQ正确是判断存储器设计正确性的基本条件。图2为本公开实施例二提供的信号检测方法的流程图,如图2所示,本实施例提供的方法包括以下步骤。
S201、获取激励文件,该激励文件中包括DQ在各个时间的正确逻辑电压。
S202、采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,该仿真文件中包括DQ和DQS的仿真波形的信息。
S203、获取DQS的电压基准线。
该电压基准线是和DQS仿真波形处于同一维度的直线,该电压基准线对应的电压值位于DQS的最大电压值与最小电压值之间。
示例性的,确定DQS的最大电压值与最小电压值之和的一半为电压基准值,根据该电压基准值和DQS的仿真波形,生成电压基准线,该电压基准线是和DQS仿真波形处于同一维度,且对应的电压值等于电压基准值的直线。这里以电压基准值为DQS的最大电压值与最小电压值之和的一半为例,可以理解,电压基准值还可以在DQS的最大电压值与最小电压值之和的一半的基础上进行上下浮动。
S204、根据DQS的仿真波形和电压基准线的交点,确定DQS变化点。
图3为DQS的仿真波形和电压基准线的示意图,如图3所示,DQS的最大电压值为1.2V,DQS的最小电压值为0.4V,图中虚线表示电压基准线,电压基准值为0.8V,为DQS的最大电压值和最小电压值的一半。
DQS变化点即DQS的仿真波形与电压基准线的交点,从图中看在一个周期内(即第一时间段+第二时间段),DQS的仿真波形与电压基准线共有10个交点(即DQS变化点),分别记为D9、D10……D19,交点是由DQS的上升沿和下降沿产生,每个DQS变化点对应DQS的电压值的一次变化,图中r1-r9表示上升沿,f1-f9表示下降沿。
S205、删除DQS变化点中的无效变化点,以获得待对比文件。
DQS无效变化点包括以下变化点中的一个或者多个:第一时间段内的DQS变化点,在第一时间段内,DQS的状态为不选通DQ。第二时间段内的DQS的第一次信号边沿发生变化与电压基准线的交点,在第二时间段内,DQS状态为选通DQ。
以图3为例,第一时间段可以是D9和D10之间的时间段,不包含D9和D10,在这一时间段内DQS不选通,即在这段时间内发生信号跳变的变化点均认为是无效变化点。第二时间段为D10和D19之间的时间段,包含D10和D19,该时间段DQS状态为选通DQ,选通过程中,DQS的第一次信号边沿发生变化与电压基准线的交点D10为无效变化点,这是因为,在数据选通过程中,DQS的第一次信号沿变是不选通DQ数据的。
通过步骤S203-S205筛除了DQS仿真波形中的噪声。
S206、根据待对比文件中相邻的有效DQS变化点对应的DQ仿真波形,计算DQ的平均电压值。
以图3为例,D11至D19为有效DQS变化点,那么分别确定D11-D12、D12-D13、……D17-D18、D18-D19共八个时间段对应的DQ仿真波形,根据每个时间段对应的DQ仿真波形的电压值计算得到该时间段内的DQ的平均电压值,共得到八个时间段内DQ的平均电压值。
S207、将DQ的平均电压值转换为逻辑电压值。
步骤S206计算得到的各时间段内的DQ的平均电压值为模拟电压,根据DQ的平均电压值和参考电压将该模拟电压转换为逻辑电压值。
S208、比较该逻辑电压值与激励文件中的DQ的正确逻辑电压值,得到检测结果文件。
将计算得到的各个时间段内的DQ的逻辑电压值与激励文件中同一时间段设定的DQ的正确逻辑电压值进行比较,当同一时间段内计算得到的DQ的逻辑电压值与正确逻辑电压值相同时,确定该时间段内仿真得到的DQ是正确的,当同一时间段内计算得到的DQ的逻辑电压值与正确逻辑电压值不相同时,确定该时间段内仿真得到的DQ是错误的。
本实施例中,在获得DQ的仿真波形和DQS的仿真波形后,确定DQS变化点,并删除无效的DQS变化点,根据相邻的有效DQS变化点对应的数据信号仿真波形,计算DQ的平均电压值,将DQ的平均电压值转换为逻辑电压值,比较该逻辑电压值与激励文件中的DQ的正确逻辑电压值,得到检测结果文件。该方法能够自动检测DQ的仿真结果是否正确,并且排除了无效DQS,使得检测结果更加准确。
在实施例二的基础上,在一个可能的实施例中,删除DQS变化点中的无效变化点之前,检查DQS仿真波形的正确性。本公开实施例三详细介绍一种DQS仿真波形的正确性检查的方法,图4为本公开实施例三提供的信号检测方法的流程图,如图4所示,本实施例提供的方法包括以下步骤。
S301、获取DQS在一个数据选通周期内的正确跳变次数。
DQS的跳变是指DQS的电压从高电平变为低电平或者从低电平变为高电平,DQS在一个数据选通周期内的跳变次数包括DQS在一个数据选通周期内从高电平变为电平的次数以及从低电平变为高电平的次数之和。每次跳变对应DQS的一个上升沿或者下降沿,所以DQS在一个数据选通周期内的正确跳变次数也可以为DQS在一个数据选通周期内的上升沿的个数和下降沿的个数之和。
该正确跳变次数可以包含在激励文件中,信号检测装置可以从激励文件中读取到该正确跳变次数。
S302、根据DQS的仿真波形,计算每个数据选通周期内,DQS的仿真跳变次数。
DQS的仿真波形能够反应DQS的电压变化,根据DQS的仿真波形的电压幅度的变化,能够得到DQS的仿真跳变次数。以图3所示DQS为例,在一个数据选通周期内DQS的跳变次数为10次。
S303、比较DQS在数据选通周期内的仿真跳变次数与正确跳变次数,根据比较结果,生成DQS的检查结果文件。
当DQS在数据选通周期内的仿真跳变次数与正确跳变次数相同时,确定DQS在数据选通周期内的仿真波形是正常的。当DQS在数据选通周期内的仿真跳变次数与正确跳变次数不同时,确定DQS在数据选通周期内的仿真波形是异常的。
以图3所示DQS为例,DQS在数据选通周期内的正确跳变次数为10次,当DQS在数据选通周期内的仿真跳变次数小于10次或者大于10次时,确定DQS在数据选通周期内的仿真波形是异常的。例如,当DQS在数据选通周期内的仿真跳变次数为8次或者11次时,确定DQS在数据选通周期内的仿真波形是异常的。
图5为本公开实施例四提供的信号检测方法的流程图,本实施例的方法和实施例一的方法分别用于对不同的信号进行检测。如图5所示,本实施例的方法包括以下步骤。
S401、获取激励文件,该激励文件中包括待测信号的正确输出波形的信息。
S402、采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,该仿真文件中包括待测信号的仿真波形的信息。
S401-S402的具体实现方式参照实施例一步骤S101-102的相关描述,具体原理类似,不同点在于待测信号不同,本实施例中待测信号可以为待测芯片的外部输出信号。
S403、对比正确输出波形和仿真波形,以获得候选检测结果。
示例性的,对正确输出波形和仿真波形在相同采样条件下进行采样,然后对比正确输出波形和仿真波形在各个采样时间点的电压值得到候选检测结果。
该相同采样条件包括但不限于采样频率,其中,采样频率是芯片的时钟信号的频率的N倍,N大于或等于2。这是因为,如果采样频率等于芯片的时钟信号的频率,当该采样点位于正确输出波形或仿真波形的边沿时,采样到的电压值很可能由于信号的跳变发生错误,从而导致检测结果错误。所以,采样频率至少应该为二倍频的时钟信号,这样才能保证采样的电压值中包括正确的电压值,提高检测结果的准确性。
在对比正确输出波形和仿真波形在各个采样时间点的电压值时,当正确输出波形和仿真波形在芯片的时钟信号的半个周期内的各采样时间点的电压值均不相同时,确定待测信号的仿真波形在芯片的时钟信号的半个周期内发生错误。当正确输出波形和仿真波形在芯片的时钟信号的半个周期内有至少一个采样时间点的电压值相同时,确定待测信号的仿真波形在芯片的时钟信号的半个周期内未发生错误。
由于在时钟信号的半个周期内仿真波形和正确输出波形不会发生跳变,即仿真波形和正确输出波形的电压值不会从高电平跳转为低电平,也不会从低电平跳转为高电平,所以在时钟信号的半个周期内只要有一个采样时间点的电压值是正确的,那么待测信号的仿真波形在芯片的时钟信号的半个周期内就是正确的,不会发生错误。
同样,当仿真波形发生错误时,仿真波形在时钟信号的半个周期内的波形整个发生了翻转,例如仿真波形的电压值在时钟信号的半个周期内从低电平变为了高电平或者从高电平变为了低电平,相应的,各采样时间点采集到的电压值都会发生翻转,所以,当正确输出波形和仿真波形在芯片时钟信号的半个周期内的各采样时间点的电压值均不相同时,才确定待测信号的仿真波形在芯片时钟信号的半个周期内发生错误。
S404、筛除候选检测结果中噪声点的结果,以产生检测结果文件。
在候选检测结果中存在一些噪声,需要筛除这些噪声,本实施例中噪声是指所有可能对检测结果产生错误的因素,通过筛除噪声点,从而能够得到准确的检测结果文件。
示例性的,候选检测结果中包括仿真波形在芯片的多个时钟信号内的检测结果以及在每个时钟信号内的各采样点的电压值。其中,仿真波形在芯片的时钟信号的半个周期内的检测结果,用于指示仿真波形在芯片的时钟信号的半个周期内的波形是否正确,正确可以用true表示,错误可以用fause表示,或者,正确用1表示,错误用0表示,这里只是举例说明。
相应的,从候选检测结果中确定噪声点为,在芯片的时钟信号的半个周期内有至少一个采样时间点的电压值相同时,确定其他电压值不同的目标采样时间点为噪声点,并筛除噪声点的采样结果,以产生检测结果文件。该检测结果文件中包括仿真波形在芯片的多个时钟信号的半个周期内的检测结果以及在每个芯片时钟信号的半个周期内的正确采样点的电压值。
在芯片的时钟信号的半个周期内有些采样时间点可能位于芯片时钟信号周期的跳变沿,对于时钟信号边沿的采样时间点采集到的电压可能由于时钟沿信号跳变发生错误,所以这些采样时间点采集到的仿真波形的电压值与正确输出波形的电压值可能不同,所以通常位于芯片的时钟信号周期的跳边沿的采样点为噪声点,需要排除这些噪声点。
图6为芯片的时钟信号的一种示意图,如图6所示,并不需要关注芯片的时钟信号的上升沿和下降沿处采样点的电压值是否正确,只需要关注信号稳定期采样点的电压值是否正确,所以位于芯片的时钟信号的上升沿和下降沿处采样点为噪声点。可以理解,图6中关于芯片时钟信号的上升沿、下降沿以及稳定期只是一种示意图,不同设备中信号的上升沿和下降沿的切换时间可能是不同的,上升沿的切换时间可能小于下降沿的切换时间。在一些情况下,上升沿的切换时间或者下降沿的切换时间可能为0或者很小,可以忽略不计。
本实施例中,信号检测装置通过在激励文件中定义待测信号的正确输出波形的信息,以及采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,仿真文件中包括待测信号的仿真波形的信息,然后对比正确输出波形和仿真波形,以获得候选检测结果,筛除候选检测结果中噪声点的结果,以产生检测结果文件。该方式通过自动对比待测信号的正确输出波形和有效仿真波形的信息,实现了自动检测信号的仿真结果是否正确,信号检测效率高。且在获取候选检测结果后筛除候选检测结果中噪声点的结果,提高了检测结果的准确性。
图7为本公开实施例五提供的信号检测装置的结构示意图,如图7所示,该信号检测装置100,包括:
获取模块11,用于获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
仿真模块12,用于采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形;
筛选模块13,用于筛除所述仿真波形中的噪声,以获得待对比文件,所述待对比文件中包括所述待测信号的有效仿真波形的信息;
比较模块14,用于比较所述待对比文件与所述激励文件,以产生检测结果文件。
在一实施例中,所述仿真波形包括数据信号的仿真波形和数据选通信号的仿真波形,筛选模块14具体用于:
获取所述数据选通信号的电压基准线,所述电压基准线是和所述数据选通信号仿真波形处于同一维度的直线,所述电压基准线对应的电压值位于所述数据选通信号的最大电压值与最小电压值之间;
根据所述数据选通信号的仿真波形和所述电压基准线的交点,确定数据选通信号变化点;
删除所述数据选通信号变化点中的无效变化点,以获得所述待对比文件。
在一实施例中,所述获取所述数据选通信号的电压基准线,具体为:
确定所述数据选通信号的最大电压值与最小电压值之和的一半为电压基准值;
根据所述电压基准值和所述数据选通信号的仿真波形,生成所述电压基准线,所述电压基准线是和所述数据选通信号仿真波形处于同一维度,且对应的电压值等于所述电压基准值的直线。
在一实施例中,所述无效变化点包括以下变化点中的一个或者多个:第一时间段内的所述数据选通信号变化点,在所述第一时间段内,所述数据选通信号的状态为不选通所述数据信号;第二时间段内的所述数据选通信号的第一次信号边沿发生变化与所述电压基准线的交点,在所述第二时间段内,所述数据选通信号状态为选通所述数据信号。
在一实施例中,比较模块1具体用于:根据相邻的有效所述数据选通信号变化点对应的数据信号仿真波形,计算数据信号的平均电压值,将所述数据信号的平均电压值转换为逻辑电压值,比较所述逻辑电压值与所述激励文件中的所述数据信号的正确逻辑电压值,得到所述检测结果文件。
在一实施例中,还包括检查模块,用于检查所述数据选通信号仿真波形的正确性。
在一实施例中,所述检查模块具体用于:获取所述数据选通信号在一个数据选通周期内的正确跳变次数;根据所述数据选通信号的仿真波形,计算每个所述数据选通周期内,所述数据选通信号的仿真跳变次数;比较所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数,根据比较结果,生成所述数据选通信号的检查结果文件。
在一实施例中,所述比较所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数,具体为:当所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数相同时,确定所述数据选通信号在所述数据选通周期内的仿真波形是正常的;当所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数不同时,确定所述数据选通信号在所述数据选通周期内的仿真波形是异常的。
本实施例的装置,可用于执行上述实施例一至实施例三任一实施例所述的方法,具体实现方式和技术效果类似,这里不再赘述。
图8为本公开实施例六提供的信号检测装置的结构示意图,如图8所示,该信号检测装置200,包括:
获取模块21,用于获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
仿真模块22,用于采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形;
比较模块23,用于对比所述输出波形和所述仿真波形,以获得候选检测结果;
筛选模块24,用于筛除所述候选检测结果中噪声点的结果,以产生检测结果文件。
在一实施例中,比较模块23具体用于:对所述输出波形和所述仿真波形在相同采样条件下进行采样,对比所述输出波形和所述仿真波形在各个采样时间点的电压值。
在一实施例中,所述相同采样条件包括采样频率,所述采样频率是所述芯片的时钟信号的频率的N倍,N大于或等于2。
在一实施例中,所述对比所述正确输出波形和所述仿真波形在各个采样时间点的电压值,具体为:当所述正确输出波形和所述仿真波形在所述芯片时钟信号的半个周期内的各采样时间点的电压值均不相同时,确定所述待测信号的仿真波形在所述芯片的时钟信号的半个周期内发生错误;当所述正确输出波形和所述仿真波形在所述芯片时钟信号的半个周期内有至少一个采样时间点的电压值相同时,确定所述待测信号的仿真波形在所述芯片的时钟信号的半个周期内未发生错误。
在一实施例中,所述筛选模块24具体用于:在所述芯片的时钟信号的半个周期内,确定电压值不同的目标采样时间点为所述噪声点;筛除所述噪声点的采样结果,以产生检测结果文件。
在一实施例中,所述待测信号为所述待测芯片的外部输出信号。
本实施例的装置,可用于执行上述实施例四所述的方法,具体实现方式和技术效果类似,这里不再赘述。
需要说明的是,上述实施例提供的装置在执行信号检测方法时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将设备的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。
图9为本公开实施例七提供的信号检测装置的结构示意图,如图9所示,该信号检测装置300,包括:至少一个处理器31和存储器32;所述存储器32存储计算机执行指令;所述至少一个处理器31执行所述存储器32存储的计算机执行指令,使得所述至少一个处理器31执行如本公开实施例一至实施例四任一实施例所述的方法,具体实现方式和技术效果类似,这里不再赘述。
本公开实施例还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时,实现如上述实施例一至实施例四任一实施例所述的方法,具体实现方式和技术效果类似,这里不再赘述。
本公开实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现,实现如上述实施例一至实施例四任一实施例所述的方法,具体实现方式和技术效果类似,这里不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求书指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。
Claims (16)
1.一种信号检测方法,其特征在于,包括:
获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形的信息;
筛除所述仿真波形中的噪声,以获得待对比文件,所述待对比文件中包括所述待测信号的有效仿真波形的信息;
比较所述待对比文件与所述激励文件,以产生检测结果文件。
2.根据权利要求1所述的信号检测方法,其特征在于,所述仿真波形包括数据信号的仿真波形和数据选通信号的仿真波形,筛除所述仿真波形中的噪声,以获得待对比文件,包括:
获取所述数据选通信号的电压基准线,所述电压基准线是和所述数据选通信号仿真波形处于同一维度的直线,所述电压基准线对应的电压值位于所述数据选通信号的最大电压值与最小电压值之间;
根据所述数据选通信号的仿真波形和所述电压基准线的交点,确定数据选通信号变化点;
删除所述数据选通信号变化点中的无效变化点,以获得所述待对比文件。
3.根据权利要求2所述的信号检测方法,其特征在于,所述获取所述数据选通信号的电压基准线,包括:
确定所述数据选通信号的最大电压值与最小电压值之和的一半为电压基准值;
根据所述电压基准值和所述数据选通信号的仿真波形,生成所述电压基准线,所述电压基准线是和所述数据选通信号仿真波形处于同一维度,且对应的电压值等于所述电压基准值的直线。
4.根据权利要求3所述的信号检测方法,其特征在于,所述无效变化点包括以下变化点中的一个或者多个:
第一时间段内的所述数据选通信号变化点,在所述第一时间段内,所述数据选通信号的状态为不选通所述数据信号;
第二时间段内的所述数据选通信号的第一次信号边沿发生变化与所述电压基准线的交点,在所述第二时间段内,所述数据选通信号状态为选通所述数据信号。
5.根据权利要求4所述的信号检测方法,其特征在于,所述待测信号的正确输出波形的信息为所述数据信号在各个时间的正确逻辑电压值,比较所述待对比文件与所述激励文件,以产生检测结果文件,包括:
根据相邻的有效所述数据选通信号变化点对应的数据信号仿真波形,计算数据信号的平均电压值;
将所述数据信号的平均电压值转换为逻辑电压值;
比较所述逻辑电压值与所述激励文件中的所述数据信号的正确逻辑电压值,得到所述检测结果文件。
6.根据权利要求2-5任一项所述的信号检测方法,其特征在于,所述删除所述数据选通信号变化点中的无效变化点之前,还包括:
检查所述数据选通信号仿真波形的正确性。
7.根据权利要求6所述的信号检测方法,其特征在于,所述检查所述数据选通信号仿真波形的正确性,包括:
获取所述数据选通信号在一个数据选通周期内的正确跳变次数;
根据所述数据选通信号的仿真波形,计算每个所述数据选通周期内,所述数据选通信号的仿真跳变次数;
比较所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数,根据比较结果,生成所述数据选通信号的检查结果文件。
8.根据权利要求7所述的信号检测方法,其特征在于,所述比较所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数,包括:
当所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数相同时,确定所述数据选通信号在所述数据选通周期内的仿真波形是正常的;
当所述数据选通信号在所述数据选通周期内的仿真跳变次数与所述正确跳变次数不同时,确定所述数据选通信号在所述数据选通周期内的仿真波形是异常的。
9.一种信号检测方法,其特征在于,包括:
获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形的信息;
对比所述正确输出波形和所述仿真波形,以获得候选检测结果;
筛除所述候选检测结果中噪声点的结果,以产生检测结果文件。
10.根据权利要求9所述的信号检测方法,其特征在于,所述对比所述正确输出波形和所述仿真波形,以获得候选检测结果,包括:
对所述输出波形和所述仿真波形在相同采样条件下进行采样,对比所述输出波形和所述仿真波形在各个采样时间点的电压值。
11.根据权利要求10所述的信号检测方法,其特征在于,所述相同采样条件包括采样频率,所述采样频率是所述芯片的时钟信号的频率的N倍,N大于或等于2。
12.根据权利要求11所述的信号检测方法,其特征在于,所述对比所述正确输出波形和所述仿真波形在各个采样时间点的电压值,包括:
当所述正确输出波形和所述仿真波形在所述芯片时钟信号的半个周期内的各采样时间点的电压值均不相同时,确定所述待测信号的仿真波形在所述芯片的时钟信号的半个周期内发生错误;
当所述正确输出波形和所述仿真波形在所述芯片时钟信号的半个周期内有至少一个采样时间点的电压值相同时,确定所述待测信号的仿真波形在所述芯片的时钟信号的半个周期内未发生错误。
13.根据权利要求12所述的信号检测方法,其特征在于,所述筛除所述候选检测结果中噪声点的结果,以产生检测结果文件,包括:
在所述芯片的时钟信号的半个周期内有至少一个采样时间点的逻辑电压值相同时,确定所述半个周期内其他逻辑电压值不同的目标采样时间点为所述噪声点;
筛除所述噪声点的采样结果,以产生检测结果文件。
14.根据权利要求9-13任一项所述的信号检测方法,其特征在于,所述待测信号为所述待测芯片的外部输出信号。
15.一种信号检测装置,其特征在于,包括:
获取模块,用于获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
仿真模块,用于采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形的信息;
筛选模块,用于筛除所述仿真波形中的噪声,以获得待对比文件,所述待对比文件中包括所述待测信号的有效仿真波形的信息;
比较模块,用于比较所述待对比文件与所述激励文件,以产生检测结果文件。
16.一种信号检测装置,其特征在于,包括:
获取模块,用于获取激励文件,所述激励文件中包括待测信号的正确输出波形的信息;
仿真模块,用于采用设定仿真器,对待测芯片进行仿真,以产生仿真文件,所述仿真文件中包括所述待测信号的仿真波形;
比较模块,用于对比所述输出波形和所述仿真波形,以获得候选检测结果;
筛选模块,用于筛除所述候选检测结果中噪声点的结果,以产生检测结果文件。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210181216.7A CN114548031A (zh) | 2022-02-25 | 2022-02-25 | 信号检测方法和装置 |
US17/804,690 US20230274062A1 (en) | 2022-02-25 | 2022-05-31 | Signal detection method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210181216.7A CN114548031A (zh) | 2022-02-25 | 2022-02-25 | 信号检测方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114548031A true CN114548031A (zh) | 2022-05-27 |
Family
ID=81679561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210181216.7A Pending CN114548031A (zh) | 2022-02-25 | 2022-02-25 | 信号检测方法和装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230274062A1 (zh) |
CN (1) | CN114548031A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117332733A (zh) * | 2023-08-18 | 2024-01-02 | 芯华章科技(厦门)有限公司 | 一种定位逻辑系统设计的错误的方法、设备以及存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116932412B (zh) * | 2023-09-12 | 2024-01-23 | 厦门优迅高速芯片有限公司 | 可生成不同格式测试激励文件的共享平台和方法 |
-
2022
- 2022-02-25 CN CN202210181216.7A patent/CN114548031A/zh active Pending
- 2022-05-31 US US17/804,690 patent/US20230274062A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117332733A (zh) * | 2023-08-18 | 2024-01-02 | 芯华章科技(厦门)有限公司 | 一种定位逻辑系统设计的错误的方法、设备以及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US20230274062A1 (en) | 2023-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111931445B (zh) | 用于调试逻辑系统设计的方法、仿真器及存储介质 | |
US7478028B2 (en) | Method for automatically searching for functional defects in a description of a circuit | |
CN114548031A (zh) | 信号检测方法和装置 | |
CN103116069B (zh) | 芯片频率的测试方法、装置及系统 | |
US7246333B2 (en) | Apparatus and method for unified debug for simulation | |
CN114662427B (zh) | 一种逻辑系统设计的调试方法及设备 | |
CN112417798A (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
CN112649719B (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
JP4500338B2 (ja) | テストパターン評価方法及びテストパターン評価装置 | |
CN110765716A (zh) | 数字产品的仿真信号查看方法及系统 | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
US20050096862A1 (en) | Auto-linking of function logic state with testcase regression list | |
CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
CN110347595A (zh) | 一种fpga内部资源甄别与定位方法及系统 | |
CN102254569B (zh) | 四倍数据速率qdr控制器及其实现方法 | |
US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
US20110270599A1 (en) | Method for testing integrated circuit and semiconductor memory device | |
CN112613185A (zh) | 一种复合电流源噪声的建模方法 | |
CN110956007A (zh) | 数字产品的仿真信号查看方法及系统 | |
El-Kharashy et al. | A novel assertions-based code coverage automatic cad tool | |
US10060976B1 (en) | Method and apparatus for automatic diagnosis of mis-compares | |
Kumar | Assertion based functional verification of March algorithm based MBIST controller | |
CN104133174A (zh) | 一种基于SignaltapⅡ的FPGA开发板测试方法 | |
CN115510782B (zh) | 定位验证错误的方法、电子设备和存储介质 | |
CN112989736B (zh) | 用于检测修改设计的错误实例的方法、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |