TWI424179B - 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法 - Google Patents

用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法 Download PDF

Info

Publication number
TWI424179B
TWI424179B TW096150932A TW96150932A TWI424179B TW I424179 B TWI424179 B TW I424179B TW 096150932 A TW096150932 A TW 096150932A TW 96150932 A TW96150932 A TW 96150932A TW I424179 B TWI424179 B TW I424179B
Authority
TW
Taiwan
Prior art keywords
transition
signal
value
lengths
digital signal
Prior art date
Application number
TW096150932A
Other languages
English (en)
Other versions
TW200900715A (en
Inventor
Vladimir M Novikov
Thomas L Boyd
Ye Shen
Dwayne R Wedlaw
Alfred Jesse Wilkinson
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW200900715A publication Critical patent/TW200900715A/zh
Application granted granted Critical
Publication of TWI424179B publication Critical patent/TWI424179B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

用於識別數位訊號內之週期抖動的方法、自動測試設備(ATE)及非暫時性機器可讀取媒體以及用於測試器件之方法
此專利申請案一般係關於識別訊號內之週期抖動，且更特定言之，係關於在自動測試設備(ATE)之背景下識別訊號內之週期抖動。
本申請案主張2006年12月29日申請之美國臨時申請案第60/877,824號之優先權。美國臨時申請案第60/877,824號之全文以引用的方式併入本文中。
ATE指用於測試諸如半導體、電子電路以及印刷電路板裝配件之器件的自動化、通常為電腦驅動型系統。藉由ATE所測試的一器件係稱為一受測試器件(DUT)。
ATE通常包含一電腦系統及一測試器件或具有對應功能的單一器件。ATE能夠經由其來源頻道提供訊號至DUT。一捕獲頻道從該DUT接收訊號並轉遞此等訊號以進行處理，從而決定DUT是否滿足測試資格。
功能測試係積體電路(IC)之製程中的一個步驟。ATE應該儘可能快迅速地(以減少測試成本)且精確地(以允許依據性能而對器件進行分級)測試器件。
DUT之一特性係其位元錯誤速率(BER)。DUT之BER可定義為錯誤接收的位元之數目與在規定時間間隔期間傳送的位元之總數目的比率。在需要BER(位元錯誤速率)為約10-12或較小的現代應用情況下，直接測量BER係不切實際。例如，在每秒3.125十億位元組(GB/s)的資料速率情況下，平均5.4每分鐘出現約一個故障位元。
抖動係瞭解為對BER的主要貢獻者且係BER之一間接指示項。因此，通常測量抖動以便決定DUT之通訊的品質。 儘管可經由各種方法來測量抖動，但是傳統上，已在ATE中實施有限數目的測量技術。
此專利申請案說明用於識別訊號內之週期抖動的方法及裝置，其包含電腦程式產品。
週期抖動可由若干原因引起，而且可不利地影響對該DUT執行(例如，藉由ATE)的測試之結果。例如，週期抖動(例如，自外部來源)可使測試出現故障，從而指示已知傳遞器件上的器件故障。
抖動在一訊號之轉變區(例如，從低至高或從高至低)中比較明顯。例如，當使用低取樣時，在觀察的樣本中抖動可使訊號在一不同點迴圈地轉變。隨機抖動(由器件所產生的抖動)會產生具有高斯(Gaussian)分佈或接近於高斯分佈的轉變長度。另一方面，週期抖動使分佈偏離純高斯分佈。卡方測試係用於決定指示轉變長度之分佈偏離純高斯分佈所達到的範圍之數值。此數值指示訊號內之週期抖動的數量。
一旦識別週期抖動，客戶可得到通報並可採取適當動作以識別週期抖動之來源且使其安靜。
本文說明用於識別訊號內之週期抖動的方法。該方法包括識別該訊號之轉變區，其中該等轉變區對應於該訊號之區，在該等訊號區中該訊號在不同位準之間改變，從而決定該等轉變區之長度，並執行基於該等轉變區之長度的一 統計分析以便得到指示該訊號內之週期抖動之一位準的一數值。該方法可包含下列特徵之一或多者(單獨特徵或其組合)。
執行統計分析可包括決定轉變區的長度之一分佈，決定該分佈之一平均值以及一標準偏差，以及使用該等長度、該平均值以及該標準偏差來執行卡方(χ2)分析以便得到該數值。與透過χ2分析所得到的較低數值相比，透過χ2分析所得到的較高數值可指示該訊號內之較多週期抖動。轉變長度之高斯分佈可指示純隨機抖動，而且該訊號內之週期抖動的位準可對應於該分佈偏離高斯分佈的數量。
可如下決定平均值μ： 其中Li對應於一轉變區，而且M對應於若干轉變區。可如下決定標準偏差σ： N(L)對應於轉變長度L之出現，而且Nb對應於在μ+σ與μ-σ範圍內的轉變長度之一數目。N(L)Theor對應於預期數目的轉變長度L。可如下決定N(L)Theor： 其中CDF係累積密度函數。可如下決定χ2： 其中可如下決定指示該訊號內之週期抖動的位準之數值：
其中識別抖動的訊號可以係由位元組成的數位訊號。識別轉變區可包括定義包括訊號之一穩定區的若干位元，其中該穩定區包括具有同一位準的若干位元；以及識別該等位元之一部分，其中位元在不同位準之間轉變。該部分包括比該穩定區中的若干位元少的若干位元。可藉由對一原始訊號進行低取樣並重新排序藉由低取樣所產生的獲得之樣本來得到該等位元。
可藉由自動測試設備(ATE)執行該方法，而且可在該ATE中從藉由該ATE所測試的器件接收該訊號。
此專利申請案亦說明用於執行上述方法的ATE，該方法包含以上特徵之一或多者(單獨特徵或其組合)。該ATE包含與測試中的器件通訊式耦合之一測試器件。該測試器件包括用於將訊號與受測試器件交換之電路。該等訊號包括從該受測試器件所接收的一測試訊號。一處理器件係與該測試器件通訊式耦合。該處理器件經組態用以執行指令以執行上述方法。
上述方法可加以實施為由指令組成的電腦程式產品，該等指令係儲存在一或多個機器可讀取媒體中並且可在一或 多個處理器件上執行。上述方法可加以實施為一裝置或系統，其包含一或多個處理器件以及用於儲存可執行的指令以實施該方法之記憶體。
此專利申請案亦說明用於測試一器件之方法，其包括嘗試識別使用基於卡方(χ2)分析之統計方法從該器件所接收的一訊號內之週期抖動，以及提供該訊號是否包含週期抖動的指示。可依據以上說明的程序之一或多者來執行該統計方法。
上述方法可加以實施為由指令組成的電腦程式產品，該等指令係儲存在一或多個機器可讀取媒體中並且可在一或多個處理器件上執行。上述方法可加以實施為一裝置或系統，其包含一或多個處理器件以及用於儲存可執行的指令以實施該方法之記憶體。
在附圖及以下說明中提出一或多個範例之細節。將從該說明、該等圖式及申請專利範圍明白本發明之另外的特徵、態樣以及優點。
參考圖1，用於測試受測試器件(DUT)18(例如半導體器件)的一ATE系統10包含測試器12。為控制測試器12，系統10包含在硬佈線連接16上與測試器12介接的電腦系統14。通常而言，電腦系統14傳送命令至測試器12以起始常式的執行並用於測試DUT18。此類執行測試常式可起始至DUT18的測試訊號之產生及發射並收集自該DUT的回應。可藉由系統10測試各種類型的DUT。例如，DUT可以係半導體 器件，例如積體電路(IC)晶片(例如記憶體晶片、微處理器、類比至數位轉換器、數位至類比轉換器等)。
為提供測試訊號並收集自該DUT的回應，測試器12係連接至提供用於DUT 18之內部電路之介面的一或多個連接器接針。為測試某些DUT，例如任意數目(如多達六十四或一百二十八個)的連接器接針(或更多)可介接至測試器12。基於說明目的，在此範例中，半導體器件測試器12係經由硬佈線連接而連接至DUT 18之一連接器接針。一導體20(例如，電纜)係連接至接針22且係用於遞送測試訊號(例如，PMU測試訊號、PE測試訊號等)至DUT 18之內部電路。導體20亦感測接針22中的訊號以回應由半導體器件18提供至測試器12的測試訊號。例如，一電壓訊號或一電流訊號可在接針22中加以感測以回應一測試訊號並在導體20上加以傳送至測試器12以進行分析。亦可在DUT 18中所包含的其他接針上執行此類單埠測試。例如，測試器12可提供測試訊號至其他接針並收集在導體(其遞送所提供的訊號)上反射回的相關聯訊號。藉由收集反射的訊號，該等接針的輸入阻抗之特徵可以係連同其他單一埠測試數量。在其他測試方案中，一數位訊號可在導體20上加以傳送至接針22以將一數位值儲存在DUT 18中。一旦經儲存，DUT 18可加以存取以在導體20上擷取並傳送所儲存的數位數值至測試器12。接著可識別所擷取的數位數值以決定是否已將適當的數值儲存在DUT 18中。
連同執行單埠測量，兩埠測試亦可藉由半導體器件測試 器12加以執行。例如，一測試訊號可在導體20上加以注入接針22中而且一回應訊號可從DUT 18之一或多個其他接針上加以收集。此回應訊號係提供至半導體器件測試器12以決定數量，例如增益回應、相位回應以及其他產量測量數量。
亦參考圖2，為傳送並收集自一DUT(或多個DUT)之多個連接器接針的測試訊號，半導體測試器件12包含可與許多接針通訊的一介面卡24。例如，介面卡24可發射測試訊號至(例如)32、64或128個接針並收集對應回應。至一接針的各通訊鏈結係通常稱為頻道，而且藉由提供測試訊號至大量頻道，會減少測試時間，因為可以並聯執行測試。連同具有介面卡上的許多頻道，藉由包含測試器12中的多個介面卡，總的頻道數目會增加，從而進一步減少測試時間。在此範例中，兩個額外介面卡26及28係顯示用以證明多個介面卡可常駐於測試器12中。
各介面卡包含用於執行特定測試功能的專用積體電路(IC)晶片(例如，特殊應用積體電路(ASIC))。例如，介面卡24包含用於執行參數測量單元(PMU)測試及接針電子(PE)測試的IC晶片30。IC晶片30具有包含用於執行PMU測試的電路之PMU級32以及包含用於執行PE測試的電路之PE級34。另外，介面卡26及28分別包含包括PMU及PE電路的IC晶片36及38。通常而言，PMU測試涉及提供直流電壓或電流訊號至該DUT以將此類數量決定為輸入及輸出阻抗、漏電流以及其他類型的直流性能特性。PE測試涉及傳 送交流測試訊號或波形至一DUT(例如DUT 18)並收集回應以進一步表現該DUT之性能的特性。例如，IC晶片30可發射表示二進位數值之向量的交流測試訊號(至該DUT)以儲存在該DUT中。一旦已儲存此等二進位數值，則可藉由測試器12存取該DUT以決定是否已儲存正確的二進位數值。因為數位訊號通常包含突然電壓轉變，所以與PMU級32中的電路相比，IC晶片30上之PE級34中的電路在相對較高速度下操作。
為將直流及交流測試訊號從介面卡24傳遞至DUT 18，一傳導迹線40將IC晶片30連接至一介面板連接器42，其允許訊號在介面板24上傳遞及終止。介面板連接器42亦係連接至一導體44，其係連接至允許訊號傳遞至測試器12並從該測試器傳遞的一介面連接器46。在此範例中，導體20係連接至介面連接器46以在測試器12與DUT 18之接針22之間進行雙向訊號傳遞。在某些配置中，一介面器件可用於將一或多個導體從測試器12連接至該DUT。例如，該DUT(例如，DUT 18)可安裝在一器件介面板(DIB)上以提供對各DUT接針的存取。在此一配置中，導體20可與DIB連接以將測試訊號置於該DUT之適當接針(例如，接針22)上。
在此範例中，僅傳導迹線40及導體44分別連接IC晶片30及介面板24以遞送並收集訊號。然而，IC晶片30(連同IC晶片36及38)通常具有多個接針(例如，八、十六個接針等)，其分別與多個傳導迹線及對應導體連接以提供並收集自該DUT的訊號(經由一DIB)。此外，在某些配置中， 測試器12可連接至一或多個DIB以將由介面卡24、26及28所提供的頻道與一或多個受測試器件介接。
為起始並控制藉由介面卡24、26及28所執行的測試，測試器12包含PMU控制電路48以及PE控制電路50，其提供用於產生測試訊號並分析DUT回應的測試參數(例如，測試訊號電壓位準、測試訊號電流位準、數位數值等)。可使用一或多個處理器件來執行該PMU控制電路及該PE控制電路。處理器件之範例包含但不限於一微處理器、一微控制器、可程式邏輯(例如，場可程式閘極陣列)及/或其組合。測試器12亦包含一電腦介面52，其允許電腦系統14控制藉由測試器12所執行的操作並允許資料(例如，測試參數、DUT回應等)在測試器12與電腦系統14之間傳遞。
該ATE使用二進位低取樣(特定言之，為移動選通方法)得到欲在上面測量抖動之一DUT接針上的資料。此方法允許該ATE測量抖動而無需使用外部儀器，此舉減少執行抖動測量所需要的時間量。美國專利第6,694,462及6,609,077號說明移動選通低取樣，而且係如在本文中所提出，全部以引用的方式併入此申請案中。
下文說明ATE 10如何識別從該DUT所接收的一訊號內之週期抖動(PJ)，而且若該PJ超過可容許的位準，則輸出一指示(例如，警告)。在此實施方案中，可在電腦系統14上執行用於識別PJ的程序；然而，可在測試器12中執行所有或某些處理。
基於此申請案之目的，抖動包含一訊號邊緣與其理想時 間位置的一變化並可由該變化所定義。此可包含(例如)時間偏移及/或訊號之延長。例如，如圖3所示，位置55對應於訊號56之理想位置而且位置57對應於抖動之存在中的一位置。抖動一般係劃分為兩種類型：確定性抖動(DJ)以及隨機抖動(RJ)。DJ可與已知來源相關，而RJ係由於可採用統計方式加以特徵化的來源所致。DJ亦可劃分為兩個部分：週期抖動(PJ)及資料相依抖動(DDJ)。PJ係週期性的，意指其隨時間而重複；而DDJ係大體上恆定的，意指其偏移係橫跨不同訊號邊緣相對一致。因此，各圖案邊緣在多次觀察中將具有相同DDJ。
抖動之各分量可由一機率密度函數(PDF)加以特徵化，其對應於訊號邊緣與其理想時間位置的偏差。上述DDJ對應於時間邊緣位置之恆定偏移；PJ依據A．sin(Fpj．t+相位偏移)隨時間而變化(其中"A"係振幅，"Fpj"係PJ頻率(弧度/秒)，"t"則係時間)；而且RJ在時間方面係隨機的並具有正常(高斯)分佈。圖4顯示針對三種不同情況的PDF：(1)純RJ(σ=2皮秒(ps))，(2)純PJ(12ps，峰值到峰值)，以及(3)RJ(σ=2ps)與PJ(12ps，峰值到峰值)的組合。此處，σ係與平均數值的標準偏差。應注意圖4中的各曲線係根據10,000個模擬資料樣本而產生。
至少基於以上解釋的原因，PJ可表示對DUT抖動之精確測量的重要威脅。例如，若存在12ps(峰值到峰值)的PJ，則4.0ps的DUT之RJ將得以測量為5.78ps，此表示約45%的錯誤。程序60(圖5)使用用於統計分佈的卡方(χ2)測試來 識別取樣資料中的PJ。其他統計分佈測試可替代圖5中的卡方(χ2)測試以識別取樣資料中的PJ。例如，可使用傑古貝拉(Jarque-Bera；JB)測試。傑古貝拉測試係擬合度測量，其指示與根據取樣峰度及偏度所決定的預定義標準之脫離。傑古貝拉測試亦可用於藉由下列方式識別取樣資料中的PJ之位準：識別與預期標準(例如，高斯分佈)的偏差，其指示取樣資料受到非隨機抖動(例如PJ)的污染。
現在參考程序60(參見圖5)，在χ2測試中，測試訊號邊緣轉變長度之分佈，看其是否接近於理論高斯(正常)分佈。明確而言，訊號邊緣轉變長度之分佈係用於決定一χ2數值。χ2數值的較大數目(例如，甚大於一)指示該訊號受非隨機抖動(例如PJ)的污染。根據污染的位準，可發佈警告或另一指示。
圖5係顯示藉由程序60所執行的動作之流程圖。應注意程序60可包含除圖5所示的動作以外之動作。參考圖5，程序60識別(60a)取樣資料中的轉變區。在此實施方案中，識別一轉變區包含定義(61a)一轉變長度而且識別(61b)在各位準之間轉變(即，翻轉)之一資料流中的位元之一部分。程序60亦得到(60b)轉變區之長度，如以下所說明。
更詳細而言，程序60識別自DUT之資料中的訊號邊緣轉變長度。一比較器或測試器14(例如介面卡24上)使用低取樣技術(例如美國專利第6,694,462號中說明的移動選通取樣方法)對自該DUT的進入資料進行取樣。此取樣方法係用於從高頻訊號(例如從序列化器/解串聯器(SerDes)接收 的訊號)捕獲資料。依據移動選通方法所取樣的資料可能需要在電腦系統14另加以重新排序以便資料係按時間順序。用於對資料進行重新排序的程序係說明在美國專利申請案第2004/0260492號中，該專利申請案係如本文中所提出，全部以引用的方式併入此申請案中。
取樣資料包含轉變區，其包含藉由穩定位元之區所包圍的"翻轉"位元。在此背景下，翻轉位元指在小於預定義長度(其可對應於一穩定區之長度)之一區中從零變為一或反之亦然的位元。一區係指定為一轉變區，因為其構成資料流之一部分，其中藉由該等位元所表示的一訊號係在從一個數值轉變至另一個數值。
在以下所示的範例中，翻轉位元係1001010110。此區接近穩定零數值位元之一區以及穩定一數值位元之一區，兩者皆具有大於轉變區之長度的長度。
...000000000000001001010110111111111111...
根據轉變區中的位元之一數目來決定一轉變長度。轉變長度L係一整數數值Nbis+1，其中Nbis係一轉變區中的位元之數目。最短可行轉變如下對應於位元(例如，無翻轉位元)之穩定區域之間的邊界：...000111...。可為此轉變區指派一數值L=0或L=1。在此實施方案中，使用一數值"1"。應注意，基於程序60之目的，下列兩個轉變係相同，因為兩者皆具有轉變長度四：...000100111.........以及.........000110111...
程序60藉由識別翻轉位元所依照的穩定區而識別該等轉 變區。若翻轉位元係小於或在某些情況下等於一轉變區之預定義長度，則將討論中的區指定為一轉變區。若轉變區係太寬，則將產生一錯誤。程序60亦記錄(例如，在記憶體中儲存)各轉變區之長度。
在固定的取樣解析度情況下，訊號邊緣轉變長度部分地取決於該系統中的RJ之數量。RJ越大，則轉變長度越大。PJ亦將增加轉變長度。該系統中的PJ之相同振幅將對較小RJ比對較大RJ的影響大。此係顯示在以下表1中。
取樣資料中的平均轉變長度並不提供總抖動(TJ)之主要來源是否係RJ或PJ的指示。為決定資料中的PJ之數量，程序60首先考量轉變長度之分佈。在此實施方案中，可使用數百個轉變之群體。
參考圖5，程序60執行(60c)基於轉變區之長度的統計分析以便得到指示該訊號內之PJ的位準或PJ之缺乏的一數值。更明確而言，使用轉變長度之群體，程序60決定(62a)一分佈。決定該分佈包含使用預選定頻格大小而對資料進行重新分級(binning)。因為轉變長度全部係整數數值，所以可使用的最小頻格大小係一。選擇大於一的頻格大小可不利地影響獲得的抖動資料中的PJ之偵測。
程序60如下決定(62b)一平均值(μ)以及轉變長度分佈之標準偏差(σ)：
在以上等式(1)及(2)中，N表示轉變區之數目。
如上所述，當該系統中僅存在RJ時，轉變長度將具有高斯(正常)分佈。藉由PJ引起的資料群體使轉變長度分佈劣化。該系統中的PJ之位準越高，則獲得的長度分佈與高斯分佈的偏差越大。
程序60執行(62c)χ2統計測試以決定轉變長度分佈偏離高斯分佈的數量。當PJ係缺少或在資料中較低時，獲得之χ2數值係較小(例如，一或小於一)。當PJ之數量係較高時，獲得之χ2數值係較大(例如大於一)。在此背景下，術語"低"及"高"指如(例如)藉由比率PJ/RJ所測量的PJ之相對數量。應注意，該系統中DDJ之存在並不影響PJ之決定，因為DDJ僅作為與μ的偏移而且並不影響σ。
更詳細而言，一旦已得到轉變長度之群體{Li}，則藉由程序60執行下列動作以得到χ2數值。程序60使用一之頻格大小對群體{Li}進行重新分級。各頻格係定義為N(L)，其中N係該群體中的長度L之出現。
程序60從考量中排除N(1)(即，L=1情況下的轉變長 度)。在PJ之存在的情況下，{Li}在樣本N(1)中通常係較充裕，而該群體之其餘者係集中在該分佈之平均數值附近，該平均數值通常係甚大於一(>>1)。考量N(1)可能會導致分佈的參數μ以及σ之錯誤估計。此錯誤估計促使計算統計上較低之一區域內的χ2，此舉會產生太低的χ2數值，其可指示即使當存在PJ時該資料中仍缺乏PJ。
程序60根據未排除的群體{Li}之樣本，使用等式(1)以及(2)決定μ以及σ。參數μ及σ表示理論上從中汲取群體{Li}的分佈。
程序60將欲用於決定χ2的頻格指定為在將群體之平均值作為其中心數值之區域內的頻格，即，(μ-σ，μ+σ)。在此範例中，Nb係決定χ2數值中所用的頻格之總數。程序60為χ2決定中所用的各頻格決定一理論預期值N(L)Theor。為決定N(L)Theor，使用高斯分佈之累積密度函數(CDF)。圖6顯示CDF連同其對應PDF。用於決定N(L)Theor的公式係如下： 程序60如下決定一數值χ2： 使用此χ2數值，程序60如下決定一數值： 數值指示轉變長度之分佈偏離高斯分佈的一數量。之相對較低數值(例如，小於或約為一)指示在資料在存在很少或不存在PJ，而之相對較大數值(例如，大於或甚至大於一)指示資料中PJ之存在。用於的數值越高，則資料中的週期抖動越多。
參考圖5，若卡方測試指示PJ之存在，則程序60輸出(60d)一指示，例如電腦系統14上的警告。該指示亦指示PJ之位準係相對較高還係較低。作為回應，使用者可能會嘗試定位PJ之來源，並在可行的情況下使其安靜。
圖7顯示具有高斯分佈形狀的示範性轉變長度分佈。參考圖7，從具有參數{μ=60，σ=2}的模擬資料之高斯分佈產生100個轉變長度之群體。圖7顯示資料直方圖67。將等式(1)及(2)應用於資料會產生該群體之數值μ=59.82及σ=2.08。因此，在此範例中，事件(轉變長度)具有帶有μ=59.82及σ=2.08的高斯分佈。將μ及σ應用於等式(3)、(4)及(5)會產生=0.68。因此，數值係小於一，此確認高斯分佈(以及相對較低的PJ位準)。
圖8及9顯示確認藉由程序60所產生的結果之分佈。
圖8顯示用於一組抖動資料的直方圖70，該資料具有RJmeas=4.22ps之測量的RJ以及較低或沒有PJ。χ2計算會得到=0.87。之此相對較低數值暗示假定的(高斯)分佈係資料分佈之相對較佳估計。圖8所示的平滑曲線71表示根 據從測量資料決定之μ及σ所建立的理論高斯曲線，而且該曲線下面的區域等於直方圖之區域。如圖8所示，在資料之理論曲線與直方圖之間存在相對較佳匹配。該相對較佳匹配指示缺少PJ，或至少相對較低數量的PJ。
如以上所解釋，包含PJ的資料具有偏離高斯分佈的轉變長度分佈。可如下藉由用於轉變長度分佈的較大χ2數值(即>>1)來識別此PJ群體。
圖9顯示用於一組抖動資料的直方圖74，該資料具有RJmeas=0.55ps之測量的RJ以及注入的PJ=4ps。計算產生=18.3。之此相對較高數值暗示轉變長度之分佈並非高斯分佈。圖9所示的平滑曲線75表示根據從測量資料決定之μ及σ所建立的理論高斯曲線，而且該曲線下面的區域等於直方圖之區域。如圖所示，在資料之理論曲線與直方圖之間存在失配。此失配指示PJ之存在。
針對轉變長度分佈所決定的數值亦與該資料中估計的RJ之一錯誤ε相關，該錯誤係定義為。此處，如下決定RJmeas：μ=M1，，其中M1及M2係表示該資料的PDF之離散近似值的連續樣本之差值△[i]的第一及第二統計動差。如下決定M1及M2：
圖10顯示具有1.0ps至4.5ps之範圍內的RJ以及0.0ps至25.0ps之範圍內的PJ之1000個樣本的模擬結果。在模擬中，決定了ε以及二者。圖10顯示ε對之散佈圖。在測試實際器件中，可設定對應於測量的RJ之容許錯誤的某一位準Q，以在ξ超過該位準Q的情況下觸發一警告訊息。
以上說明用於識別週期抖動的程序60，以及對其進行的任何修改與本文中說明的有關程序(以下稱為"該等程序")並不限於以上說明的硬體及軟體。該等程序之全部或部分可至少部分地經由一電腦程式產品(即，在一資訊載體(如一或多個機器可讀取媒體或傳播的訊號)中可感知地執行之一電腦程式)加以實施，以藉由一或多個資料處理裝置(例如一可程式處理器、一電腦、多台電腦及/或可程式邏輯元件)加以執行或控制該等裝置的操作。
可藉由執行一或多個電腦程式的一或多個可程式處理器來執行與實施該等程序之全部或部分相關聯的動作，以執行校準程序之功能。可將該等程序之全部或部分實施為特殊用途邏輯電路，例如FPGA(場可程式閘極陣列)及/或ASIC(特殊應用積體電路)。
舉例而言，適合於執行一電腦程式的處理器包含一般及特殊用途微處理器，以及任一種數位電腦之任何一或多個處理器。一般而言，處理器將從唯讀記憶體或隨機存取記 憶體或兩者接收指令及資料。電腦元件包含用於執行指令的處理器以及用於儲存指令及資料的一或多個記憶體器件。
程序60可用於測量自任一類型的DUT之訊號(包含但不限於自SerDes器件之高頻訊號)中產生的PJ。
本文中說明的不同具體實施例之元件可進行組合以形成以上未明確提出的其他具體實施例。本文中未明確說明的其他具體實施例亦在以下申請專利範圍之範疇內。
10‧‧‧ATE系統
12‧‧‧測試器
14‧‧‧電腦系統
16‧‧‧硬佈線連接
18‧‧‧DUT/半導體器件
20‧‧‧導體
22‧‧‧接針
24‧‧‧介面卡/介面板
26‧‧‧介面卡
28‧‧‧介面卡
30‧‧‧IC晶片
32‧‧‧PMU級
34‧‧‧PE級
36‧‧‧IC晶片
38‧‧‧IC晶片
40‧‧‧傳導迹線
42‧‧‧介面板連接器
44‧‧‧導體
46‧‧‧介面連接器
48‧‧‧PMU控制電路
50‧‧‧PE控制電路
52‧‧‧電腦介面
圖1係用於測試器件的ATE之方塊圖。
圖2係ATE中所用的一測試器之方塊圖。
圖3顯示一訊號及具有抖動的同一訊號。
圖4係顯示時間邊緣位置之機率密度函數(PDF)如何受包含隨機抖動(RJ)及週期抖動(PJ)之抖動來源的影響之一曲線圖。
圖5係顯示用於偵測週期抖動之程序的流程圖。
圖6係顯示一正規化(μ=0，σ=1)高斯分佈之PDF與累積密度函數(CDF)之曲線圖。
圖7係顯示關於模擬資料之高斯分佈的具有很少或沒有週期抖動的該資料之直方圖的曲線圖。
圖8係顯示具有很少或沒有週期抖動的捕獲資料之轉變長度的分佈與捕獲資料之直方圖的曲線圖。
圖9係顯示具有週期抖動的捕獲資料之轉變長度的分佈與捕獲資料之直方圖的曲線圖。
圖10係依據比較器取樣演算法對所決定之測 量隨機抖動(RJmeas)中的錯誤之散佈圖。
不同圖式中的相同參考數字指示相同元件。

Claims (25)

  1. 一種用於識別數位訊號內之週期抖動的方法，該方法藉由一或多個處理裝置執行，其包括：使用該一或多個處理裝置來識別該數位訊號之若干轉變區，該等轉變區對應於該數位訊號之若干區，其中該數位訊號在在一穩定零數值(zero value)以及一穩定一數值(one value)之間切換，且該數位訊號在零與一之位元值之間翻轉；使用該一或多個處理裝置來決定該等轉變區之多個長度，該等轉變區之該等長度對應於該等轉變區中之位元數；以及使用該一或多個處理裝置來執行使用該等轉變區之該等長度的一統計分析以便得到指示該數位訊號內之週期抖動之一位準的一數值，該數值包括一範圍，該等轉變區之該等長度之一分佈於該範圍內偏離一預定分佈。
  2. 如請求項1之方法，其中執行該統計分析包括：決定該等轉變區之該等長度的該分佈；決定該分佈之一平均值及一標準偏差；以及使用該等長度、該平均值以及該標準偏差來執行一卡方(χ2)分析以便得到該數值。
  3. 如請求項2之方法，其中與透過該χ2分析所得到的一較低數值相比，透過該χ2分析所得到的一較高數值指示該數位訊號內之較多週期抖動。
  4. 如請求項3之方法，其中若干轉變長度之一高斯分佈可 指示純隨機抖動，而且該數位訊號內之週期抖動的一位準可對應於該分佈偏離該高斯分佈的一量。
  5. 如請求項2之方法，其中如下決定該平均值μ： 其中Li對應於一轉變區，而且M對應於若干轉變區；其中如下決定該標準偏差σ： 其中N(L)對應於一轉變長度L之出現，而且Nb對應於在μ+σ與μ-σ範圍內的轉變長度之一數目；其中N(L)Theor對應於轉變長度L的預期數目，其中如下決定N(L)Theor： 其中CDF係一累積密度函數；其中如下決定χ2：；以及其中如下決定指示該數位訊號內之週期抖動的一位準之該數值：
  6. 如請求項1之方法，其中一轉變區係與至少一穩定區交界，該穩定區包含不翻轉之一序列位元，且其中在該穩定區的位元數目係多於在該轉變區的位元數目。
  7. 如請求項6之方法，其進一步包括：使用該一或多個處理裝置來藉由對一原始訊號進行低取樣並重新排序藉由該低取樣所產生的若干獲得之樣本來得到該等位元。
  8. 如請求項1之方法，其中藉由自動測試設備(ATE)執行該方法，而且可在該ATE中從藉由該ATE所測試的一器件接收該數位訊號。
  9. 一種自動測試設備(ATE)，其包括：一測試器件，其係與一受測試器件通訊式耦合，該測試器件包括用於將若干訊號與該受測試器件交換之電路，該等訊號包括從該受測試器件所接收的一測試訊號，該測試訊號包含一數位訊號；以及一處理器件，其係與該測試器件通訊式耦合，該處理器件用於執行若干指令以便：識別該測試訊號之若干轉變區，該等轉變區對應於該測試訊號之若干區，其中該測試訊號在一穩定零數值(zero value)以及一穩定一數值(one value)之間切換，且該測試訊號在零與一之位元值之間翻轉；決定該等轉變區之多個長度，該等轉變區之該等長 度對應於該等轉變區中之位元數；以及執行使用該等轉變區之該等長度的一統計分析以便得到指示該測試訊號內之週期抖動之一位準的一數值，該數值包括一範圍，該等轉變區之該等長度之一分佈於該範圍內偏離一預定分佈。
  10. 如請求項9之ATE，其中執行該統計分析包括：決定該等轉變區之該等長度的該分佈；決定該分佈之一平均值及一標準偏差；以及使用該等長度、該平均值以及該標準偏差來執行一卡方(χ2)分析以便得到該數值。
  11. 如請求項10之ATE，其中與透過該χ2分析所得到的一較低數值相比，透過該χ2分析所得到的一較高數值指示該訊號內之較多週期抖動。
  12. 如請求項11之ATE，其中若干轉變長度之一高斯分佈指示純隨機抖動，而且該訊號內之週期抖動的一位準對應於該分佈偏離該高斯分佈的一量。
  13. 如請求項10之ATE，其中如下決定該平均值μ： 其中Li對應於一轉變區，而且M對應於若干轉變區；其中如下決定該標準偏差σ： 其中N(L)對應於一轉變長度L之出現，而且Nb對應於在μ+σ與μ-σ範圍內的轉變長度之一數目；其中N(L)Theor對應於轉變長度L的預期數目，其中如下決定N(L)Theor： 其中CDF係一累積密度函數；其中如下決定χ2：；以及其中如下決定指示該訊號內之週期抖動的一位準之該數值：
  14. 如請求項9之ATE，其中該測試訊號係由若干位元組成的一數位訊號，並且識別該轉變區包括：定義包括該訊號之一穩定區的若干位元，該穩定區包括具有同一位準的若干位元；以及識別其中若干位元在不同位準之間轉變的該等位元之一部分，該部分包括少於該穩定區中的若干位元之若干位元。
  15. 如請求項14之ATE，其中識別該轉變區包括：藉由對一原始訊號進行低取樣並重新排序藉由該低取 樣所產生的若干獲得之樣本來得到該等位元。
  16. 一種包括可執行以識別一數位訊號內之週期抖動的若干指令之非暫時性機器可讀取媒體，該等指令用於使一或多個處理器件：識別該數位訊號之若干轉變區，該等轉變區對應於該訊號之若干區，其中該數位訊號在一穩定零數值(zero value)以及一穩定一數值(one value)之間切換，且該數位訊號在零與一之位元值之間翻轉；決定該等轉變區之多個長度，該等轉變區之該等長度對應於該等轉變區中之位元數；以及執行使用該等轉變區之該等長度的一統計分析以便得到指示該數位訊號內之週期抖動之一位準的一數值，該數值包括一範圍，該等轉變區之該等長度之一分佈於該範圍內偏離一預定分佈。
  17. 如請求項16之非暫時性機器可讀取媒體，其中執行該統計分析包括：決定該等轉變區之該等長度的一分佈；決定該分佈之一平均值及一標準偏差；以及使用該等長度、該平均值以及該標準偏差來執行一卡方(χ2)分析以便得到該數值。
  18. 如請求項17之非暫時性機器可讀取媒體，其中與透過該χ2分析所得到的一較低數值相比，透過該χ2分析所得到的一較高數值指示該數位訊號內之較多週期抖動。
  19. 如請求項18之非暫時性機器可讀取媒體，其中若干轉變 長度之一高斯分佈可指示純隨機抖動，而且該數位訊號內之週期抖動的一位準對應於該分佈偏離該高斯分佈的一量。
  20. 如請求項17之非暫時性機器可讀取媒體，其中如下決定該平均值μ： 其中Li對應於一轉變區，而且M對應於若干轉變區；其中如下決定該標準偏差σ： 其中N(L)對應於一轉變長度L之出現，而且Nb對應於在μ+σ與μ-σ範圍內的轉變長度之一數目；其中N(L)Theor對應於轉變長度L的預期數目，其中如下決定N(L)Theor： 其中CDF係一累積密度函數；其中如下決定χ2：；以及其中如下決定指示該數位訊號內之週期抖動的一位準 之該數值：
  21. 如請求項16之非暫時性機器可讀取媒體，其中一轉變區係與至少一穩定區交界，該穩定區包含不翻轉之一序列位元，且其中在該穩定區的位元數目係多於在該轉變區的位元數目。
  22. 如請求項21之非暫時性機器可讀取媒體，其進一步包括指令以藉由對一原始訊號進行低取樣並重新排序藉由該低取樣所產生的若干獲得之樣本來得到該等位元。
  23. 如請求項16之非暫時性機器可讀取媒體，其中該機器可讀取媒體係自動測試設備(ATE)之一部分，而且可在該ATE中從藉由該ATE所測試的一器件接收該數位訊號。
  24. 一種用於測試一器件之方法，該方法藉由一或多個處理裝置執行，其包括：使用該一或多個處理裝置來使用基於卡方(χ2)分析之統計方法嘗試識別從該器件所接收的一訊號內之週期抖動；以及使用該一或多個處理裝置來提供該訊號是否包含週期抖動的指示；其中該統計方法包括：決定該訊號中多個轉變區之多個長度之一分佈，該訊號包含一數位訊號，且該等轉變區包含該數位訊號之區，其中該數位訊號在在一穩定零數值(zero value) 以及一穩定一數值(one value)之間切換，且該數位訊號在零與一之位元值之間翻轉；決定該分佈之一平均值及一標準偏差；以及使用該等長度、該平均值以及該標準偏差來執行一卡方(χ2)分析以得到指示該等轉變區之該等長度之一分佈是否偏離一高斯分佈之一數值。
  25. 如請求項24之方法，其中如下決定該平均值μ： 其中Li對應於一轉變區，而且M對應於若干轉變區；其中如下決定該標準偏差σ： 其中N(L)對應於一轉變長度L之出現，而且Nb對應於在μ+σ與μ-σ範圍內的轉變長度之一數目；其中N(L)Theor對應於轉變長度L的預期數目，其中如下決定N(L)Theor： 其中CDF係一累積密度函數；其中如下決定χ2： ；以及其中如下決定指示該訊號內之週期抖動的一位準之一數值：
TW096150932A 2006-12-29 2007-12-28 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法 TWI424179B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87782406P 2006-12-29 2006-12-29

Publications (2)

Publication Number Publication Date
TW200900715A TW200900715A (en) 2009-01-01
TWI424179B true TWI424179B (zh) 2014-01-21

Family

ID=39446302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150932A TWI424179B (zh) 2006-12-29 2007-12-28 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法

Country Status (3)

Country Link
US (1) US8452560B2 (zh)
TW (1) TWI424179B (zh)
WO (1) WO2008083265A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349818B2 (en) * 2005-11-10 2008-03-25 Teradyne, Inc. Determining frequency components of jitter
US8514955B2 (en) 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
DE102011080999A1 (de) * 2011-08-16 2013-02-21 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Detektion von zeitgleich im selben Kanal übertragenen Flugfunksignalen
US10976361B2 (en) * 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514738B (en) * 2000-08-09 2002-12-21 Teradyne Inc Capturing and evaluating high speed data streams
US20030115017A1 (en) * 2001-12-14 2003-06-19 Jie Sun Method and apparatus for analyzing a disribution
US20040260492A1 (en) * 2003-06-19 2004-12-23 Francine Halle Direct jitter analysis of binary sampled data
TW200635235A (en) * 2005-03-21 2006-10-01 Mobius Microsystems Inc Frequency calibration for a monolithic clock generator and timing/frequency reference

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254168B2 (en) * 2002-10-29 2007-08-07 Tektronix, Inc. Method for decomposing timing jitter on arbitrary serial data sequences
US20060167652A1 (en) * 2005-01-24 2006-07-27 Stimple James R System for characterizing a signal
WO2006091810A2 (en) 2005-02-25 2006-08-31 Lecroy Corporation Measuring components of jitter
US7668235B2 (en) * 2005-11-10 2010-02-23 Teradyne Jitter measurement algorithm using locally in-order strobes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514738B (en) * 2000-08-09 2002-12-21 Teradyne Inc Capturing and evaluating high speed data streams
US20030115017A1 (en) * 2001-12-14 2003-06-19 Jie Sun Method and apparatus for analyzing a disribution
US20040260492A1 (en) * 2003-06-19 2004-12-23 Francine Halle Direct jitter analysis of binary sampled data
TW200635235A (en) * 2005-03-21 2006-10-01 Mobius Microsystems Inc Frequency calibration for a monolithic clock generator and timing/frequency reference

Also Published As

Publication number Publication date
WO2008083265A1 (en) 2008-07-10
US8452560B2 (en) 2013-05-28
TW200900715A (en) 2009-01-01
US20080162060A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
TWI424179B (zh) 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法
Sunter et al. On-chip digital jitter measurement, from megahertz to gigahertz
KR100816468B1 (ko) 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치
KR20210119422A (ko) 고속 입력/출력 마진 테스팅을 위한 시스템, 방법 및 디바이스
US6937949B1 (en) System and method of processing a data signal
US7856578B2 (en) Strobe technique for test of digital signal timing
US7668235B2 (en) Jitter measurement algorithm using locally in-order strobes
JP5319665B2 (ja) ジッタ較正
US7221298B1 (en) Calibration circuitry
KR100471006B1 (ko) 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
US7339985B2 (en) Zero crossing method of symbol rate and timing estimation
TW201543039A (zh) 用於測試探針卡之轉換卡
TWI446162B (zh) 使用一測試儀器之方法及測試系統
US20130070830A1 (en) Characterization of the jitter of a clock signal
Yamaguchi et al. A robust method for identifying a deterministic jitter model in a total jitter distribution
Hancock et al. Jitter-Understanding It, Measuring It, Eliminating It. Part 2: Jitter Measurements
JP2022076479A (ja) 高速入出力マージン試験のためのシステム、方法及び装置
Fan et al. A high accuracy high throughput jitter test solution on ATE for 3GBPS and 6gbps serial-ata
Ming Implementation of full jitter performance test in high-speed serial links with ATE
Patrin et al. Characterizing jitter histograms for clock and datacom applications
CN116775389A (zh) 测试装置、信号眼图校准系统及方法
Lee et al. Method for Diagnosing Channel Damage Using FPGA Transceiver
Soma A mixed-signal framework and standard for high-frequency timing measurements
KR20140023026A (ko) 메모리 저장 유닛의 통신 제어 장치
Lu Cost-Effective and Accurate Solution for Jitter Performance Test in High-Speed Serial Links