TW514738B - Capturing and evaluating high speed data streams - Google Patents

Description

514738 A7 __ _ B7 __ 五、發明說明（/ ) 本發明係槪略地有關於自動測試設備，而且更特別地 是有關於測試該高速串列資料流之時序特徵。 (請先閱讀背面之注意事項再填寫本頁) 本發明之背景 積體電路製造商使用自動測試設備(ATE)來驗證新製造 的元件。ATE使製造商能夠在製程中及早診斷元件瑕疵， 因而使得製造商可節省成本。ATE亦使製造商可將其元件 分成不同性能的等級。製造商通常可因較佳性能之晶片而 獲得較高之價格，這種精確測試積體電路的能力變成獲利 之提升。 自動測試設備(ATE)之一主要目標係快速並精確地測試 電子元件。當元件變得更快更複雜時，ATE必須與這些變 化保持同步調地進步。 -線 多個串化器/解串化器收發器通常被稱爲“SerDes”元件 ，其受歡迎程度己隨著通訊及網路工業最近之成長而增加 。SerDes元件將平行位元流轉換成串列位元流，該串列位 元流係改變爲輸入的平行資料速率之倍數。它們也執行將 串列位元流解串列的反向功能，其係經由將它們轉換成平 行位元流，該平行位元流係改變爲串列資料速率的分數。 目前可用的SerDes元件其串列資料速率高達2.5 GB/s(每秒 十億位元），而且1〇 GB/s的元件很快就會出現。 圖1係一傳統元件測試機100的高度簡化例圖。該元 件測試機100包含有：一主電腦110、一時序產生器112、 一記憶體114、以及一系統時脈116。該主電腦11〇儲存一 測試程式（未顯不）用以控制該兀件測試機100的資源。響 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 _ B7___ 五、發明說明（> ) 應該系統時脈116，該時序產生器112在由該測試程式所 界定之時間的精準瞬時產生時序訊號118。該時序訊號I18 控制多個驅動器電路，槪略如驅動器電路120a-120x所示 ，以及多個偵測器電路，槪略如偵測器電路122a-122x所 示。 該測試程式標明該驅動器電路120將被驅動到達的數 位狀態之資料樣本。這些資料傳統上被認知爲“驅動資料” 。該測試程式也標明了來自於該DUT響應該驅動資料之期 望値的資料樣本，也就是“期望資料”。該測試系統100儲 存該驅動資料於該記憶體114，並在精準之時間瞬時依序 施加該驅動資料於該驅動器電路120。該驅動器電路120 產生電氣訊號以爲響應。該電氣訊號係被施加於一 DUT(測 試中之元件）124的輸入端，而且該DUT 124產生輸出以響 應該輸入。當該測試系統100施加輸入訊號至該DUT 124 ，其同時致動該偵測器電路122以捕捉來自於該DUT的輸 出訊號。被該偵測器電路所捕捉到之訊號的資料樣本係被 儲存於該記憶體114。爲了決定一元件合格或不合格，該 測試程式將來自該偵測器電路122的被捕捉資料與該期望 資料比較。如果該實際資料與該期望資料相符，該測試程 式大致係通過。否則，該測試程式大體而言並未通過。 最新發展的元件測試機可產生速度高至數百個百萬赫 茲的數位波形。這仍低於用以直接測試目前可用之最快速 的SerDes元件在全速時所需的1〇 GB/s。 先前以元件測試機來量測高速串列資料流的嘗試係使 5 本紙張尺度適用中關家標準(CNS)A4規格（210 X 297公爱) " ----— (請先閱讀背面之注意事項再填寫本頁) - · -線 514738 A7 ________B7 ___ 五、發明說明（l ) (請先閱讀背面之注意事項再填寫本頁) 用稱爲T】D’s(時間顫動數位化器）的特殊儀器來進行。 TJD’s偵測輸入之事件_例如，電氣訊號改變狀態_並使用時 間戳記値指示被偵測之事件所發生的時間。用於測試串列 資料流時’一 ΤΠ)捕捉該串列資料流。然後一測試機讀回 事件及對應之時間戳記以精確報告內含於該串列資料流中 之邊緣的時序。因爲它們係複雜，多功能之儀器，TJD，s 也較昂貴。它們也傾向於運作於低於測試最快之SerDes元 件所需的速度。 本發明之槪要 考慮前述之背景，量測高速串列資料流之時序特徵係 本發明之一項目標。 本發明更進一步的一項目標爲與傳統自動測試設備能 輕易地整合。 線· 爲了獲得上述之目標以及其他目標及優點，一種傳統 測試系統係被設置有一閂鎖比較器，以利該測試中之元件 (DUT)之測試。該閂鎖比較器有一閂鎖致能輸入，當致動時 ，該致能輸入導致該閂鎖比較器保持於其輸出在致動瞬間 其輸入之二進位狀態。該測試機中之驅動器電路係被耦合 至該DUT之輸入，而且該DUT之輸出係被耦合至該閂鎖 比較器之輸入。在一測試程式之控制下，該測試機施加一 測試樣式至該DUT之輸入。該DUT接著產生一輸出訊號 。在相對於該DUT輸出訊號的一精確的受控時間瞬間，該 測試機致動該閂鎖致能輸入並取樣該閂鎖比較器之輸出。 該測試機重複施加該測試樣式以及致動該閂鎖致能輸入， 6 I紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · 一 "" 514738 A7 ____B7____ 五、發明說明（i|) 以在相對於該DUT輸出訊號的受控時間瞬間獲得多個該 DUT輸出訊號的取樣。 (請先閱讀背面之注意事項再填寫本頁) 然後致動該閂鎖致能輸入的時序被變換至相對於該 DUT輸出訊號的一不同位置，而且在該新位置多個該DUT 輸出訊號的取樣被取得。此取樣該DUT輸出訊號以及變換 致動該閂鎖致能輸入之時序的過程一直被重複到該DUT輸 出訊號之所有想要位置的多個取樣被收集到爲止。 使用該被儲存的取樣，該測試機計算相對於該DUT輸 出訊號的每一位置所獲得之取樣的一獨立平均値（或機率) 。然後該平均値被順序排列爲一時間函數，而且該結果被 分析。 本發明之額外的目標、優點、以及新特徵從隨後的描 述及附圖來考量將更爲淸楚。 附圖之簡略說明 _線 參考附圖可以更淸楚地了解本發明，其中本發明之特 質及習知技藝係被圖解說明如下： 圖1係一根據習知技藝之傳統元件測試機之數位部分 的簡化方塊圖。 圖2係一'根據本發明用以特徵化串列資料流之~改裝 之測試系統的簡化方塊圖。 圖3爲一流程圖係說明一種方法，經由此方法該根據 本發明改裝之測試系統可被使用於特徵化一串列資料流。 圖4a爲一訊號之時序圖係被圖2之改裝之測試系統於 該測g式系統在一向量期間，用以產生及評估一串列資料流 7 本紙張尺度適时關家標準（CNS)A4規格（21Q x 297公爱) -- 514738 A7 ___B7___ 五、發明說明（I ) Ο 圖4b係圖4a之串列資料流之一部分的分解視圖，係 顯示該串列資料流被該圖2之改裝之測試系統取樣的時間 瞬時。 圖4c係顯示於圖4b之該串列資料流之部分的一機率 函數；以及 圖5爲一流程圖係說明一種方法用以程式化一測試機 以產生用於測試根據本發明之串列資料流的波形。 〔元件符號說明〕 (請先閱讀背面之注意事項再填寫本頁) 100 傳統元件測試機 110 主電腦 112 時序產生器 114 記憶體 116 時脈 118 時序訊號 120a-120x 驅動器 122 偵測器 122a-122x 偵測器 124 測試中元件 200 本發明之測試系統 210 閂鎖比較器 210a 閂鎖部分 210b 比較器部分 214a-2141 記憶體節段 8 V5J. -線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 514738 A7 ——_— B7_ 五、發明說明（L ) 216 記憶體節段 218 差動緩衝器 較佳實施例之說明 拓樸 圖2係根據本發明所建構的一測試系統2〇〇之一簡化 、局部圖解說明，係用以測試一 DUT 124。如圖2所示， 該測試系統200包含有：一記憶體H4、一時序產生器 、多個驅動器電路120a-1201、以及一偵測器電路122。該 時序產生器112產生時序訊號H8控制該驅動器電路及該 偵測器電路之時序。該記憶體114係被次分割爲多個節段 ’各分配給一特定的驅動器或偵測器電路。例如，記憶體 節段214a-2141分別儲存用於該驅動器電路i2〇a_i2〇l的驅 動資料。該記憶體節段216儲存對應於被該偵測器電路 122所補捉之數位訊號的響應資料。 該根據本發明的測試系統200也包含有一閂鎖比較器 210係包含一比較器部分210a及一閂鎖部分210b。該比較 器部分210a之輸出係被耦合至該閂鎖部分210b之輸入， 而該閂鎖部分210b之輸出係被耦合至該偵測器電路122， 因此允許其被該測試系統200加以取樣。該閂鎖比較器 210具有一閂鎖致能(LE)輸入，係經由一差動緩衝器218耦 合至該驅動器電路1201的輸出。當該訊號在該LE輸入(換 言之，該“LE訊號”)被致動時，該閂鎖比較器210保持於其 輸出而不管其輸入出現何種數位狀態。儘管該閂鎖比較器 之輸入有所改變，但只要該LE訊號維持動作，該閂鎖比 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 釋 L'aJ· 線- 514738 A7 ___ B7___ 五、發明說明) (請先閱讀背面之注意事項再填寫本頁) 較器210之輸出即保持不變，直到該LE訊號再次被致動。 當大寫字母LE訊號不動作時，該閂鎖部分210b係通透的 ，而該閂鎖比較器對應於其輸入之高低準位分別於其輸出 產生高低準位。 爲了測試SerDes元件，該Seizes DUT具有：多個平 行輸入端點、一個時脈端點、以及一個串列輸出端點。該 測試機200中之驅動器電路120a-120j提供數位輸入訊號至 該DUT 124之平行輸入端點。驅動器電路120k提供一時脈 訊號至該時脈端點。對應於這些輸入，該SerDes元件產生 一串列輸出訊號係具有一資料速率等於該時脈輸入訊號之 頻率的N倍，其中N係該DUT 124之平行輸入訊號的數目 。例如，若該SerDes元件具有10個平行輸入訊號-如圖2 所示-以及該時脈頻率係250 MHz，則該串列輸出訊號將具 有一 2.5 GHz的資料率。 爲了適當地量測該由DUT 124所產生的2.5 GHz訊號 ，該比較器部分210a必須被規格化爲能夠處理超過2.5 GHz之頻率。相似地，該閂鎖部分210b必須能夠迅速響應 該LE訊號而沒有實質之顫動。一種結合了一比較器及閂 鎖之功能並具有所需之效能的合適元件係位於科羅拉多洲 之科羅拉多泉市之Signal Processing Technologies公司所生 產的SPT 9689閂鎖比較器。該SPT 9689係一差動元件’在 其輸入端接收一差動訊號並於其輸出端產生一差動訊號° 該SPT 9689也於其LE輸入處接收一差動訊號。 如該SPT 9689的鎖閂比較器己在不同的文章中被用於 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 _______ Β7 _____ 五、發明說明（Ρ) 習知技藝以測試高速數位訊號。這些元件己被用作“邊緣發 現器”。如同吾人所知，邊緣發現器判定一數位訊號在一特 定時間瞬時是在一高或低的狀態。根據此項技術，該閂鎖 比較器之輸入端接收一測試訊號，而且該測試訊號係周期 性地重複。該測試系統在相對於其輸入訊號的一精準的受 控時間瞬時經由致動其LE輸入閃控該閂鎖比較器。稍後 ，該測試機讀取該閂鎖比較器之固定輸出以判定輸出是高 或低。該測試機再次閃控該LE訊號，但係在相對於該輸 入訊號的一不同時間瞬時，並且再次讀取該閂鎖比較器的 狀態。若該輸出的兩次讀取値不同，則可確定在第一次與 二次的閃控間隔中該測試訊號有一邊緣發生。然後可以額 外的量測來確定該邊緣的精確位置。 操作 圖3爲一流程圖係說明一種用以產生及評估根據本發 明之串列資料流的程序。廣義來說，該圖3之程序包含有 :準備用於該SerDes元件之測試樣式的步驟(步驟310-316) ，一施加該準備好之測試樣式的步驟(步驟318)，以及分析 來自該測試中之裝置所產生之訊號的步驟(步驟320-322)。 在步驟310，測試工程師準備用以施加激勵至該 SerDes元件以及用以在一個或更多個時間位置取樣該產生 之串列資料流的測試向量。槪略來說，此步驟包含準備用 於該SerDes元件之資料輸入，用於該時脈輸入，以及用於 該LE輸入的測試樣式。此步驟亦包含準備用於使用一偵 測器(例如偵測器122)以捕捉該閂鎖比較器210之輸出的測 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "" (請先M讀背面之注意事項再填寫本頁) 馨： 訂· -線 514738 A7 ________B7_ 五、發明說明（1 ) 試樣式。 (請先閱讀背面之注意事項再填寫本頁) 在步驟312，於步驟310所產生的測試向量係被複製 以對目前之取樣位置加以多次取樣。例如，在該較佳實施 例中，測試向量係被準備來對該串列資料流之每個位置做 128次之取樣。然後該複製之測試向量被附加至該步驟310 之原始測試向量之後而產生一向量記錄，用以在該LE訊 號每個目前被界定的位置獲得多個取樣。 •線 在步驟316，該LE訊號以及該偵測器閃控之時序係被 改變成在一與步驟310所界定之時間位置不同的位置來取 樣該串列資料流。新測試向量係被準備以反應該LE及該 偵測器閃控訊號之修改過之時序(步驟310)。然後該新測試 向量係被複製以在該新取樣一或多個位置獲得多個取樣。 雖然用於該LE訊號以及該偵測器閃控之測試樣式的時序 每次經由步驟314加以變化，但用於該SerDes元件之資料 以及時脈的樣式保持不變。因此，用於該LE訊號以及該 偵測器閃控之樣式有效地“走過”該固定的，重複的SerDes 輸入。 該準備測試向量、複製測試向量、以及修改測試向量 之時序的過程係被重複直到用於該串列資料流之全部想要 的部分的測試向量己經被產生爲止(步驟314)。 該測試向量係在步驟318被施加至該DUT。當每一測 試向量被施加時，該測試機讀回偵測器値，此値係指示該 閂鎖比較器隨著每一個LE訊號發出之後的狀態。然後該 測試機計算該串列資料流每一個位置所獲得的偵測器値之 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 ____B7 _ 五、發明說明（[C ) 一平均値(步驟320)。每一平均値表示該串列資料流在各別 的被取樣位置具有邏輯準位“1”的機率。例如，若在該串列 資料流某一特別位置做了 128個取樣，它們有一半是邏輯 準位“Γ以及一半是邏輯準位“0”，則該串列資料流在該位 置的機率將是該平均値，或0.5。 在步驟322,該串列資料流之時序特徵係由步驟320 所導得之機率函數加以決定。該步驟係在以下被更詳細地 描述。 不足取樣/決定機率 圖2之測試系統200特徵化一來自於一 SerDes DUT的 串列資料流係經由不足取樣該串列資料流並決定該串列資 料流在每一個被不足取樣位置的機率（或平均）而達成。該 DUT依該量得之機率可被決定爲合格或不合格。 圖4a-4b說明一根據本發明的程序係用以不足取樣一 串列資料流。在圖4a中，該測試機在一測試向量之期間的 時序動作係被顯示。波形410說明該“T0”訊號，該訊號界 定一測試向量之開始及結束。特別地，該測試向量開始於 該T0之第一個脈波的升緣而且結束於該T0之第二個脈波 的升緣。該測試機施加資料於該SerDes元件之資料輸入端 於該測試向量410被顯示於波形412之間隔的期間。該測 試機運作於某一模式係能夠在每一向量周期提供4組不同 的資料字組。爲了測試一 10位元SerDes元件’該測試機 在每一測試向量期間於由該波形412之脈波所標定的瞬間 產生4組1 〇位兀資料字組。 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂-- -線 514738 A7 ^_ B7___ 五、發明說明（Ll ) (請先閱讀背面之注意事項再填寫本頁) 波形414說明該測試機提供作爲該SerDes元件之輸入 的時脈訊號。如圖所示，該時脈訊號以該TO的兩倍速率來 變化。該SerDes元件係被建構能反應該時脈訊號之升緣及 降緣。因此，該SerDes元件每一測試向量係被時脈化 (clocked)4次，每次該SerDes元件之資料輸入被改變時即 被時脈化1次。 由於該SerDes元件之運作，該來自SerDes元件的串列 輸出具有一位元率等於10倍於該資料輸入訊號412之字組 率。因爲該資料輸入訊號之字組率以4倍於該T0速率改變 ，所以該來自S^Des元件的串列輸出訊號以40倍於該丁0 速率改變。 •線 波形416說明該串列輸出訊號的一部分，該訊號係在 訊號410所界定的測試向量期間由該SerDes元件所產生。 如顯示，該串列輸出訊號爲一差動訊號係以一 10倍於該資 料訊號412之變化率的速率改變。 有一點應該了解的是圖4a之全部爲一分解視圖係只顯 示許多測試向量中的某一個。特別地，該SerDes規格界定 一單位測試樣式(“UTP”)係具有一預先決定的多個1及0的 數列以及預先決定的2280位元的長度。該測試系統200係 被較佳地程式化以複製該UTP。因爲對於該圖4a的每一測 試向量該UTP包含有40位元(4個平行輸入字組乘以10)， 因此需要57個測試向量以產生整個UTP(2280位元除以每 向量40位元）。因此，57個測試向量被提供給每一組通過 (pass)穿越該 UTP。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 五、發明說明（/l ) υ 爲了測試該SerDes元件，構成該UTP的57個測試向 量係被重複而且該UTP係被重複地產生。當該UTP被產生 時，該閂鎖比較器210係被致動以取樣UTP於一預定之時 間瞬時。波形414說明該閂鎖比較器210在閂鎖致能輸入 時的LE訊號。如顯示，每一測試向量期間該測試機重複 該LE訊號兩次，或者每一 UTP重複114次(57個向量，每 個向量兩次）。每一組通過穿越該57個測試向量組成的 UTT之後，該LE訊號之時序位置係被增量，以致於該閂 鎖比較器210被用以取樣該UTP之一不同的部分。在該較 佳貫施例中’要獲得最好的可能時序解析度，該LE訊號 在每一組連續的通行穿越該UTP時係被增量該測試機之時 序系統的一 LSB。在位於麻州波士頓市的Teradyne公司所 製造Catalyst™測試系統中，該時序系統之一 LSB等於1 ns 除以1024，係大約等於9.76 ps。因此，在每一組連續的通 行穿越該UTP之際，該LE訊號的位置增量9.76 ps。取樣 該UTP及增量該LE訊號之位置的過程係被重複直到該 UTP整個想要的部分已被取樣爲止。 波形420表示該資料捕捉訊號(CAP)，該訊號界定了時 間瞬時，此時該測試機200閃控一偵測器，諸如偵測器 122，以取樣該閂鎖比較器210之輸出。當該偵測器被致動 ，其數位狀態係被儲存於該記憶體114之216部分。因爲 該閂鎖比較器210隨著該LE輸入之致動而無期限地保持其 閂鎖値，所以該CAP訊號420之精確定時並非重要的。然 而，應該注意的是要確保該CAP訊號在相對應於取樣的 15 (請先閱讀背面之注意事項再填寫本頁) 难. 訂·- 丨線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 ___ B7_____ 五、發明說明（I)) LE訊號之後(跟隨著一足夠延遲以允許建立時間），而且在 下一個LE訊號發出前要被發出。如圖4a中所示，該測試 機跟隨著該LE訊號，在該LE訊號418之後的一短暫延遲 後致動該CAP訊號420。因此，當該LE訊號418之時序位 置在連續的通行穿越UTP 416之際前進時，該CAP訊號之 時序位置也被對應地前推。 圖4b係該UTP 416之以及圖4a之LE訊號418的一分 解視圖，係顯示該UTP之三個連續位元區域。對照於圖4a 之波形，該波形表示一組通行穿越該UTP，圖4b則表示多 組通行穿越該UTP。在顯示於圖4b的間隔期間中，該UTT 片斷440改變狀態兩次，一次在位置442而一次在位置444 。明顯地，這些狀態改變的位置不是發生在一固定而一致 的時間瞬時，即使它們係被完全相同地產生用於全部之通 行。該訊號交叉訊份的改變係主要導因於該SerDes元件的 顫動。因爲顫動，該訊號440之狀態的改變可能比平均位 置發生得更早或更遲。 波形446表示橫跨多組通行穿越該UTP的LE訊號。 如前面所指出，在連續的通行之際該LE訊號之發出係被 該測試機的時序解析度的一個LSB，或在Catalyst™測試機 中的9.76 ps較佳地分開。 圖4c說明該UTP片斷440之一機率函數450，在函數 每一瞬間該UTP片斷係被取樣。在該函數450的部分452 及460期間，該機率函數450 —致地報告出一低的邏輯準 位。相似地，在該部分456期間，該機率函數450 —致地 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 鳓· -線 514738 A7 ___B7__ 五、發明說明（(斗） 報告出一高的邏輯準位。然而，在轉態區442及444期間 ，該UTP片斷440之機率係以一時間函數變化。吾人己知 若該UTP片斷440中之顫動係以一高斯形式分佈’該機率 函數450在轉態區442以及444之期間將依循著近似s形 的曲線(如區域454及458所示）。 該測試機經由分別平均由不同之UTP之取樣位置所獲 得的數位値（1以及〇)，並將該平均値變爲一時間函數來決 定該機率函數450。在該較佳實施例中，該UTP係被取樣 128次。因此，對於每個取樣位置有128個値被平均。一 表示該量測結果的替代方法係以從0到各位置之取樣數量 範圍（128)的數目來表示。一個全部是1的位置將產生一個 128之數値。一個全部是0者將產生一個0之數値。這些 熟知此技藝者能夠快速設計各種方法以表示該機率函數， 而且該被使用的特定方法對於本發明並非重要的。 從圖4c中很明顯地可知道該UTP:之許多時序特徵可 由該機率函數450獲得。例如，該SerDes元件所產生的顫 動可直接從該轉態區454以及458的寬度加以決定。上升 及下降顫動間之不同處可以從各別的轉態區之寬度的不同 而推得。如吾人所知，“眼閉”(eye closure)係串列資料流一 個很重要的特徵。眼閉係被表示爲該轉態區442以及444 之間的一段時間，在此時間該訊號440被保證在一穩定狀 態。圖4c中之456亦表示該段時間。如果該片斷456之寬 度縮短至0，該“眼”係被稱爲“關閉”，而且在該UTP的此 部分內被傳送的資料將無法被可靠地傳輸。 17 本^尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 一 " (請先閱讀背面之注意事項再填寫本頁) il· · -線 514738 A7 ^____B7_— ___ 五、發明說明（(.〈） “位元錯誤率”(BER)係串列資料流另一個很重要的特徵 。該串列資料流之位元錯誤率係該資料流由於顫動而傳輸 無效資料的頻率。在該顫動可被模式化爲一高斯現象的範 圍內，在離任一己知轉態區一隨機距離處，該機率函數 450之s形區域454及458的尾部可被以數學方法外插以預 測傳輸錯誤發生的機率。 “碼際干擾”係被定義爲一串列資料流反應該串列資料 流中先前被產生的邏輯準位所造成之一邊緣位置的重複改 變。前面所描述的技巧亦可用以決定“碼際干擾”。熱力特 徵、串音以及儲存之電荷爲碼際干擾之因素。使用前面所 描述的技巧，吾人可經由記錄對應前面資料(前面的1及0) 間之改變而在平均邊緣位置所造成之改變來量測碼際干擾 。該UTP係被明確地設計來顯示符碼際干擾。因此，該錯 誤通常可由該機率函數450直接加以決定。 以上所描述之技術亦可用以決定®際干擾之頻譜成分 。根據該技術之此項特性，該串列資料流中之平均邊緣位 置被與理想的參考位置比較。介於該UTP中之每個邊緣的 平均位置及理想邊緣位置之間的差異被描述成一時間函數 ，而且對該結果函數執行一快速傅立葉傳換(FFT)。該函數 之頻譜是該測試中之獨特元件所特有的而且可用來診斷瑕 疵。 程式化一測試機 以上所描述的方法槪略地集中於一^ SerDes兀件如何根 據本發明被取樣以及被評估。圖5說明了本方法如何使用 18 (請先閱讀背面之注意事項再填寫本頁) 士0·. -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 —_ __B7____ 五、發明說明（^) 一真實之元件測試機加以實現。 由步驟510開始，一測試工程師界定一向量頻率以在 該必要之字組率下產生輸入資料字組至該SerDes元件。例 如，要獲得一 2.5 G位元的串列輸出位元率，該資料輸入 訊號之字組率必須爲250 MSa/s，係該串列輸出訊號之位元 率的十分之一。如果該測試機無法直接產生一如此高的向 量頻率，就要考慮訊號產生的替代模式。各種訊號產生的 替代模式己爲熟悉此項技藝之人士所知悉而且包含有，例 如，雙驅動模式以及多工模式。以雙驅動模式，一驅動器 之輸出訊號的頻率經由在單一驅動器中有效組合該雙接腳 電子通道之動作可被倍頻。以多工模式，該驅動器之最大 頻率也可被倍頻，係藉由合成一測試機之單一輸出處之兩 個不同驅動器的輸出。藉由同時使用雙驅動以及多工模式 ，一測試機所能產生的波形高至該最大向量率的4倍。 當使用該Teradyne公司所製的Catalyst™測試系統時， 一 62.5 MHz的向量頻率爲最佳之選擇。雙驅動以及多工模 式皆被用以產生該資料輸入至該SerDes元件。該Catalyst™ 測試系統因而提供了訊號至該變化於250 MSa/s的SerDes 元件的資料輸入。不具多工模式的雙驅動模式係用以產生 時脈訊號給該SerDes元件並用以產生該LE訊號給該閂鎖 比較器210。因此這些訊號以一 125 MHz的頻率改變。 在步驟512,該向量周期係被調整以致於每一組通行 穿越該UTP對應於整數個該測試機時序LSB。如果要使所 有介於該LE訊號持續發出之間的時序增量均勻’此步驟 19 (請先閱讀背面之注意事項再填寫本頁) · 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 B7__ 五、發明說明（q) 就是必要的。然而，如果該LE訊號之非均勻的間隔是可 忍受的，則該步驟可被略過。該SerDes元件之串列輸出訊 號之周期構成整數個測試機時序LSB係足以確保穿越該 UTP之每一組通行構成整數個測試機時序LSB。例如，2.5 GSa/s的SerDes輸出率對應於400 ps的輸出周期，係形成 40.96個Catalyst測試系統（1 LSB等於10 ns/l，024)中的測 試機時序LSB。爲了確保穿越該UTP之每一組通行構成整 數個測試機時序LSB，該數目應該被四捨五入成最接近的 整數(也就是41)。反推回去，41個測試機時序LSB對應於 400.390625 ps的輸出周期，或2.49756 GSa/s的位元率。該 位元率係非常接近(但不精確地等於)該想要的SerDes輸出 位元率。因此，若想要均勻的取樣間隔，就可能必須忍受 該SerDes輸出位元率有一輕微的誤差。然而，如同以上之 數目推論，這些誤差是非常小的，並且被期望落於允許的 誤差預算內。如果想要更佳的精確度，一 UTP的整個間隔-而不是該單一位元的周期-可被四捨五入爲該測試機時序 LSB之最接近的整數數目。該四捨五入誤差將被一等於一 UTP中之位元數目（使用先前所提供之數目2,280的一因子) 之因子所減少。雖然將四捨五入誤差分散於該整個UTP上 獲得更精確的結果，事實上它是比較不好的，因爲其導致 該UTP以及該取樣之位元改變了該UTP中之位元到位元的 相對排列位置。當該UTP之每一位元包含整數個測試機時 序LSB，該UTP之所有位元都在相同的相對位置被樣。 在步驟514，該測試工程師係界定用以經由該閂鎖比 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) f: . 514738 A7 五、發明說明（1) 較器210取樣該SerDes元件輸出的測試向量。應該注意的 是該測試機有效取樣該SerDes輸出訊號的能力不會被該測 試機的最大資料率所限制，因爲該UTP可以被無限期地重 複直到所有想要的時序位置都己經被取樣過。然而，在決： 定量測時間時，該測試機的資料率確實擔任一重要角色。 爲了最小化量測時間及最大化產出，應該使用最高的實際 資料率。該Catalyst™測試系統使用雙驅動模式以產生該 LE訊號以及取樣該閂鎖比較器210。我們己確定該多工模 式在某些環境下可在鄰近的邊緣間產生時序歪斜。因爲該 LE訊號係特別對時間有臨界要求，所以多工模式最好不要 用來產生該LE訊號。因此，具有一近似62·5 MHz的向量 頻率，該LE訊號係以一近似125 MHz被發出。 在步驟516,該測試工程師決定取樣該整個樣式所需 要之穿越該UTP之通行的數目。若該UTP由57個使用雙 驅動模式所取樣的測試向量所組成，則一組通行穿越該 UTT係導致114個不同的取樣被取得。因爲在一 UTP中有 2,280位元，每位元含有41個測試機時序LSB(見步驟512) ，因此一個UTP含有總數93,480個測試機時序LSB(2,280 位元乘以每位元41個LSB)。將此總數除以每個UTP 114 個取樣得到在該UTP中取樣每個點所需要的通行數目，或 820組通行。因此，使用該被指示之値，該UTP應被重複 820次以在每個時序位置獲得一取樣。 而且吾人己知，元件測試機通常提供一有限數目的時 序組(“TSETs”)以產生數位連續訊號。每一 TSET通常由一 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公ϋ ' " ^請先閱讀背面之注意事項再填寫本頁} %_ · •線. 514738 A7 _____B7_____ 五、發明說明（[l ) (請先閱讀背面之注意事項再填寫本頁) 時脈周期、發出時間、以及一回復時間加以界定。由TSET 所界定的一訊號邊緣通常發生在發出時間，而另一邊緣則 發生在回復時間。因此，一 TSET有效地界定一數位波形 ’該波形係具有一預定周期以及發生於預定的、可程式化 之時間瞬時的高與低的數位狀態。經由改變一 TSET之發 出及回復時間，訊號邊緣可在對應於該測試向量的時間(也 就是TO)內被移動。訊號邊緣也可藉由施加不同之TSETs 被移動。在該較佳實施例中，TSETs係被用以控制該LE訊 號之時序，以及用以增量其時序以符合該UTP 416之不同 部分。 線 最好是TSETs之一組用於一組通行穿越該UTP。要完 成820組通行穿越該UTP，其中每個提供一不同的LE訊號 時序位置，該TSETs必需被重新程式化或再使用820次。 沒有任何己知之測試機提供820個不同之TSETs。因此， 要完成820組通行，TSETs將需要再被使用。多少TSETs 將再被使用，以及它們多常再被使用必須被決定。 在步驟518，該測試程師決定該TSETs將被使用的數 目。通常，當一程式在執行時，經由一預先程式化的TSET 改變至另一個並不會產生任何時間問題。然而，要重新程 式化TSETs至新値是需要相當時間的。因爲該時間延長了 測試時間而且減少了產出，TSETs最好視實際情況儘量不 要常常重新程式化。然而，該利害關係必須被與簡化測試 機軟體之需求一起權衡輕重。我們己了解測試機軟體能夠 經由使用一個可被通行穿越該UTP之數量（820)整除的 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514738 A7 _____B7__ 五、發明說明（>β) TSETs數目加以大量簡化。我們己發現在Catalyst™測試機 中介於最大化產出以及簡化測試機軟體之間的一個好的折 衷係使用20個不同的TSETs。 在步驟520，該測試工程師決定在步驟518中所決定 好的TESTs數目必須被重新程式化多少次。此數目等於該 通行之數量(820)除以該不同的TSETs的數目（20)，或者係 使用上面所指示之値而爲41次。 爲了決定該SerDes輸出訊號在每個時序位置的平均値 ，單一 TSET係被以固定値程式化而且多組通行係被完成 穿越該UTP。例如，爲了獲得該較佳之取樣數（128)，該用 以發出該LE訊號的TSET係被重複128次。因此總數 104,960組通行(820組通行乘128)被完成穿越該UTP以在 每一點獲得該想要的取樣數目。因爲每一組通行持續大約 912 ns(2,280位元，每位元大約400 ps)，要完成通行之全部 數量大約需要95.7 ms(104,960乘912 ns)。 在該Catalyst™測試機中，該被需求用以測試及評估一 UTP的全部時間大約500 ms。這不只包含取樣時間，也包 含重新程式化TSETs的時間以及處理該被捕捉之資料的時 間。在該較佳實施例中，該主電腦110藉由從該記憶體 114之記憶體節段216(該被捕捉之串列資料流的値係被儲 存在此處)讀取偵測器値來處理該資料，並且對該被儲存之 資料進行計算。 替代方法 經由描述過一實施例，許多種替代實施例或者變化可 23 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） ^ (請先閱讀背面之注意事項再填寫本頁) m: -線· 514738 A7 -------B7 五、發明說明（vl) 被施行。例如，在上面的描述中該CatalystTM測試機係用以 實現該用於捕捉及評估串列資料的系統及過程。然而，這 僅是一個舉例。各種廣泛變化的不同測試機可被使用，而 且亦爲熟悉此項技藝的人士所知曉。 此外，該用以測試串列資料流之系統及過程係參考 SerDes元件被描述。然而，本發明也可被用以測試其他型 式的電子元件。例如，本發明可被用以測試單獨(standl〇ne) 時脈回復電路，該電路目前被硏發以具有與前述相當之資 料率的串列輸出。 再者，從以上的描述中該測試中之元件的不同時序特 徵（也就是顫動、眼閉、位元錯誤率、以及碼際干擾）可使 用上述的普通方法學加以評估。 測試系統以及測試中元件之解析度、操作頻率、以及 其他特徵的特定値係被發表在上面作爲舉例說明之目的而 不是要對所描述之本發明的範圍加以限制。例如，該測試 系統不需要被操作於其時序解析度的限制。更確切的說， 解析度可被變化至想要的値以適合該特別的測試問題。該 解析度可以是整數個該測試機時序LSB，或者跟該測試機 時序LSB沒有數字相關的一隨機値。 再者，該測試者係執行上述之許多程序步驟的一行爲 者，也已被包含在內。然而，己知的趨勢係傾向於自動化 ，這些步驟不應被解釋爲需要一測試工程師。那些熟悉此 項技藝者將能迅速設計出自動化本文中指定給該測試工程 師之工作的方法，並視爲改進其製程之正常過程的一部分 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ' ' ' (請先閱讀背面之>i意事項再填寫本頁) m: 訂： 丨線 514738 A7 B7 五、發明說明（7+/) 因此，應該了解的是本發明可以各種不同的方法被實 現，而且只被隨後的申請專利範圍及精神所限制。 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) m: 線

Claims (1)

1. 經濟部智慧財產局員工消費合作社印制衣 514738 A8 B8 C8 D8 六、申請專利範圍 1 · 一種用以測試產生一串列資料流的一測試中之元件 (DUT)的方法，其係包含步驟有： A) 在相對於該串列資料流的一固定時間位置重複地取 樣該串列資料流； B) 平均在步驟A所獲得的取樣以決定在該固定時間位 置時該串列資料流的一機率函數；以及 C) 在相對於該串列資料流的一不同固定時間位置重複 步驟A及B，以得到該串列資料流對時間的一機率函數。 2·如申請專利範圍第1項之方法，其進一步包含有： D) 評估在步驟C中所得到的機率函數以決定該DUT之 時序特徵。 3. 如申請專利範圍第2項之方法，其中該評估步驟包 含決定該機率函數中之轉態區域的寬度，上述寬度表示在 該串列資料流之位元轉態位置中的顫動。 4. 如申請專利範圍第2項之方法，:其中該評估步驟包 含決定該機率函數中之轉態區域的寬度，上述寬度表示該 串列資料流之碼際干擾。 5. 如申請專利範圍第2項之方法，其中該評估步驟包 含檢查該串列資料流中之碼際干擾的光譜成分。 6. 如申請專利範圍第5項之方法，其中檢查該碼際干 擾之光譜成分的步驟包含有： 決定介於該串列資料流之每一位元轉態的位置以及各 自之位元轉態的理想位置之間的一差別； 將全部之位元轉態的差別變成一時間函數；以及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

   經濟部智慧財產局員工消費合作社印製 514738 §__ 六、申請專利範圍 對該差別函數進行一快速傅立葉轉換(FFT)。 7·如申請專利範圍第6項之方法，進一步包含對應該 .FFT之光譜成分判斷該DUT合格或不合格。 8·如申請專利範圍第2項之方法，其中該串列資料流 係被界定用以測試SerDes元件的一單元測試樣式(UTP)。 9.如申請專利範圍第1項之方法，其係被一執行測試 程式的元件測試機所執行。 10·如申請專利範圍第9項之方法，其中該取樣步驟包 含該元件測試機致動一閂鎖裝置以獲得該串列資料流之狀 肯、§ 〇 11·如申請專利範圍第10項之方法，其中該DUT轉換 平行字組成爲串列位元流，並且進一步包含該測試機施加 複數個輸入訊號至該DUT以導致該DUT產生該串列資料 流。 12·—種程式化一測試機以捕捉來自一 SerDes元件之輸 出的一串列資料流之方法，其包含有： A) 決定一向量周期以用於在一想要之字組率之下施加 輸入資料至該SerDes元件； B) 計算該串列資料流必須被重複以使用步驟A 的向量周期取樣該串列資料流之每個想要位置的;;欠; C) 決定用以取樣該串列資料流之全部想要位勺測|試 機時序組(TSETs)的整數數目（Ν)，其中Ρ係可被Ν整除； D) 決定上述之Ν組TSETs將再被使用以取樣該串列畜 料流的次數(M)，其中Μ等於P除以N ;以及 ^ 2 用中國國家標準（CNS)A4規格（210 X 297公釐） -------tr---------^— (請先閱讀背面之注意事項再填寫本頁) 514738 A8 B8 C8 D8 六、申請專利範圍 E)以該向量周期、測試向量、TSETs之數目、以及該 TSETs再被使用的次數程式化該測試機。 13. 如申請專利範圍第12項之方法’其進一步包含調 整該決定於步驟A的向量周期以使該串列資料流之每一位 元持續整數個測試機時序LSB。 14. 如申請專利範圍第12項之方法，其中該測試機具 有一最大之資料率，而且程式化該測試機的步驟E包含至 少應用一替代的訊號產生技術以產生比該測試機之最大資 料率更快的測試訊號。 15. 如申請專利範圍第12項之方法，其進一步包含界 定用以取樣來自該SerDes元件之輸出的串列資料流的測試 向量。 16. —種用以在一自動測試系統中測試一產生一串列輸 出訊號的測試中之元件(DUT)的裝置，其係包含有： 複數個驅動器電路，前述之複數個驅動器電路的一部 分係被耦合至該DUT以激勵該DUT以產生一串列輸出訊 號； 一閂鎖元件，其係具有一訊號輸入係被耦合至該DUT 之輸出以接收該串列輸出訊號、一致能輸入係被耦合至該 複數個驅動器電路的某一個以致動該問鎖元件、以及一輸 出係被耦合至一記憶體以儲存在該閂鎖元件之輸出處被提 供的數位値； 一時序產生器用以導致該驅動器電路被耦合至該閂鎖 元件的致能輸入，以在相對於該串列輸出訊號的預定時間 3 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) "~ .............................---------------訂——……,…… (請先閲讀背面之注意事項再塡寫本頁) M4738 A8 B8 C8

   、申請專利範圍 瞬時致動該致能輸入；以及 用以由該被儲存之數値決定該串列輸出訊號之一機率 函數的機構。 17. 如申請專利範圍第16項之裝置，其中該閂鎖元件 包含一比較器，其係具有至少一輸入被耦合至該DUT之輸 出以及一輸入被耦合至一閂鎖電路。 18. 如申請專利範圍第16項之裝置，其中該閂鎖元件 係一閂鎖比較器。 19·如申請專利範圍第16項之裝置，其中該DUT爲一 SerDes元件係接收平行格式的輸入字組並產生串列格式的 輸出位元。 2〇·如申請專利範圍第16項之裝置，其中該用以決定 該機率的機構係包含執行一測試程式的一主電腦。 ------------—— (請先閱讀背面之注意事項再填寫本頁) 丁 . 古口 經濟部智慧財產局員工消費合作社印製 私紙張尺度適用中國國家標準（CNS)A4規格（210 >： 297公釐）