CN1435886A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1435886A
CN1435886A CN02143169A CN02143169A CN1435886A CN 1435886 A CN1435886 A CN 1435886A CN 02143169 A CN02143169 A CN 02143169A CN 02143169 A CN02143169 A CN 02143169A CN 1435886 A CN1435886 A CN 1435886A
Authority
CN
China
Prior art keywords
mentioned
diffusion layer
layer
dead space
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02143169A
Other languages
English (en)
Inventor
古谷启一
山本文寿
寺岛知秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of CN1435886A publication Critical patent/CN1435886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明的课题是抑制因具有电感L的分量的负载的反电动势而引起的器件的误工作。半导体装置包括：在P型硅衬底上形成的外延层；将外延层分为元件形成区的N－外延层4和无效区的N－外延层2的P+扩散层3；以及将无效区的N－外延层2与P+扩散层3进行电连接的铝布线6。由于可将无效区的N－外延层2与P+扩散层3形成为相同的电位，故即使在电感L的负载的反电动势的作用下将电子注入到元件形成区时，也可抑制从P+扩散层3向无效区供给电子。

Description

半导体装置
[发明的详细说明]
[发明所属的技术领域]
本发明涉及半导体装置，特别是涉及用隔离扩散层对多个元件形成区进行了元件隔离的半导体装置。
[现有的技术]
图7是示出了现有的半导体装置的结构的平面图，图8是示出了沿图7的单点点划线II-II’的剖面的概略剖面图。该半导体装置例如是汽车用、电动机用等的驱动器，图8示出了对P型硅衬底101上的外延层进行了元件隔离的状态。另外，图9是示出了从图8的状态形成了铝布线106后的状态的概略剖面图。
如图8所示，在P型硅衬底101上形成的N-外延层借助于作为隔离扩散层的P+扩散层103被分为与芯片周围的切割区相接的区域(以下称为无效区)的N-外延层102和元件形成区的N-外延层104。在N-外延层102、P+扩散层103上的规定区域，用所谓LOCOS法形成元件隔离氧化膜105。
图10是详细地示出在N-外延层104上形成的MOS晶体管、NPN双极晶体管的结构的概略剖面图。
如图10所示，在N-外延层104上，由P-扩散层107(背栅区)、N+扩散层108(源/漏区)、栅氧化膜110和栅布线111形成DMOS(双扩散MOS)元件112。
另外，在利用成为有源区的P+扩散层103分隔的另外的元件形成区的N-外延层内，由作为发射区的N+扩散层121、作为基区的P扩散层122、作为集电区的N扩散层123和N+扩散层124形成NPN双极晶体管113。
然后，如图9所示，在与无效区相接的P+扩散层103和无效区的N-外延层102上形成铝布线106。铝布线106具有将规定的电压施加到P+扩散层103和N-外延层102的每一层上的功能。因此，铝布线106系分别在P+扩散层103上和N-外延层102上各自独立地形成。
[发明所要解决的课题]
然而，在上述现有的结构中，在元件形成区形成的半导体元件上，如果连接具有电动机等的电感L的分量的负载(以下称为L负载)，则产生了因L负载的反电动势而发生器件误工作这样的问题。
图11是示出用在汽车用、电动机用等的驱动器方面的输出电路的一部分的原理图。这里，N沟道MOS晶体管125和N沟道MOS晶体管126在P型硅衬底101上的元件形成区形成，构成驱动器的输出电路。而且，N沟道MOS晶体管125的漏和N沟道MOS晶体管126的源与电动机等的L负载(这里作为线圈127示出)连接。另外，N沟道MOS晶体管125的源接地，对N沟道MOS晶体管126的漏施加正的电位Vcc。
参照图11说明L负载的反电动势。首先，使N沟道MOS晶体管126导通，如果电流流到线圈127，则在线圈127中产生感应磁场。然后，如果关断N沟道MOS晶体管126，则通过在线圈127中感生的磁场引起的感应电流，电子被供给N沟道MOS晶体管125。这样，在关断N沟道MOS晶体管126后流过感应电流的现象称为由L负载引起的反电动势。
图12与图9一样，是示出沿图2的单点点划线I-I’的剖面的概略剖面图，是为了说明现有结构的问题的原理图。如图12所示，在现有的半导体装置的结构中，以元件形成区的N-外延层104作为发射极、以P型硅衬底101和P+扩散层103作为基极、以无效区的N-外延层102作为集电极，形成寄生NPN晶体管114。
此外，还形成了以无效区的N-外延层102作为发射极、以P型硅衬底101和P+扩散层103作为基极、以元件形成区的N-外延层104作为集电极的寄生NPN晶体管115。寄生NPN晶体管114的集电极和寄生NPN晶体管115的发射极均由无效区的N-外延层102构成，如图7所示，无效区的N-外延层102沿切割区形成为环状。从而，寄生NPN晶体管1144的集电极与寄生NPN晶体管115的发射极进行电连接。
首先，在现有的结构中，说明在连接了L负载的情况下的误工作的原因。在将L负载连接到在N-外延层104上形成的MOS晶体管、NPN双极晶体管等的元件的情况下，如上所述，由于L负载的反电动势的作用，从元件形成区的N-外延层104向P型硅衬底101注入电子。由此，寄生NPN晶体管114工作，电子被送入无效区的N-外延层102。
在无效区的N-外延层102上，由于形成铝布线106，降低了N-外延层102的电阻分量120。从而，电子被送入的无效区的外延层102形成为寄生NPN晶体管115的发射极。
通常，P型硅衬底101的电位以成为0V的方式接GND，但将整个区域的电位都形成为0V是有困难的，实际上，发生了产生10-1V量级的电位差的部位。而且，如果作为寄生NPN晶体管115的基极的P型硅衬底101的电位发生变动，则寄生NPN晶体管115工作，发生电子流入有源区内的其它的元件形成区这样的现象。由此，产生了在流入电子的元件形成区的元件中发生误工作这样的问题。
本发明就是为解决上述那样的问题而进行的，其目的在于提供能抑制L负载的反电动势引起的误工作的发生的半导体装置。
[解决课题的方法]
本发明的半导体装置包括：在半导体衬上形成的半导体层；将上述半导体层分为作为有源区的元件形成区和比有源区更靠外侧的无效区的隔离扩散层；以及与上述无效区的上述半导体层和上述隔离扩散层进行电连接的导电膜。
另外，上述导电膜被形成为覆盖在上述隔离扩散层上和上述无效区的上述半导体层上。
另外，上述导电膜只在上述隔离扩散层上和上述无效区的上述半导体层上的一部分区域中形成。
另外，上述导电膜由在上述隔离扩散层和上述无效区的上述半导体层上分别形成的第1导电膜以及与上述隔离扩散层上的上述第1导电膜和上述无效区的上述半导体层上的上述第1导电膜连接的第2导电膜构成。
另外，上述第1导电膜只在上述隔离扩散层上或上述无效区的上述半导体层上的一部分区域中形成。
另外，上述第1导电膜由含有杂质的多晶硅膜构成。
[附图的简单说明]
图1是示出本发明实施例1的半导体装置的平面图。
图2是示出沿图1的单点点划线I-I’的剖面的概略剖面图。
图3是示出本发明实施例2的半导体装置的平面图。
图4是示出本发明实施例3的半导体装置的概略剖面图。
图5是示出本发明实施例4的半导体装置的概略剖面图。
图6是示出本发明实施例4的半导体装置的概略剖面图。
图7是示出现有的半导体装置的结构的平面图。
图8是示出沿图7的单点点划线II-II’的剖面的概略剖面图。
图9是示出从图8的状态形成铝布线后的状态的概略剖面图。
图10是详细地示出在元件形成区所形成的MOS晶体管、NPN双极晶体管的结构的概略剖面图。
图11是示出用于电动机等方面的输出电路的一部分的原理图。
图12是说明现有结构的问题用的原理图。
[发明的实施例]
实施例1.
图1是备有本发明实施例1的DMOS元件和NPN双极晶体管元件的半导体装置的平面图。另外，图2是示出沿图1的单点点划线I-I’的剖面的概略剖面图。该半导体装置是构成汽车用、电动机用等的驱动器的半导体装置，与电动机等的L负载连接。
如图1和图2所示，在P型硅衬底1上形成的N-外延层被作为隔离扩散层的P+扩散层3分为无效区的N-外延层2和元件形成区的N-外延层4。作为隔离扩散层的P+扩散层3和元件形成区的N-外延层4形成为P型硅衬底1上的有源区。而且，在元件形成区的N-外延层4内，由P-扩散层7(背栅区)、N+扩散层8(源区)、N+扩散层9(漏区)、栅氧化膜10和栅布线11形成DMOS元件12。
另外，在其它的N-外延层4内，由成为发射区的N+扩散层21、成为基区的P扩散层22、成为集电区的N扩散层23和N+扩散层24形成NPN双极晶体管13。
而且，如在图12中说明的那样，在实施例1的半导体装置中，也以元件形成区的N-外延层4作为发射极、以P型硅衬底1和P+扩散层3作为基极、以无效区的N-外延层2作为集电极，构成寄生NPN晶体管14。
另外，还以无效区的N-外延层2作为发射极、以P型硅衬底1和P+扩散层3作为基极、以元件形成区的N-外延层4作为集电极，构成寄生NPN晶体管15。
如图1和图2所示，形成铝布线6，以便联结作为隔离扩散层的P+扩散层3和无效区的N-外延层2。而且，用铝布线6对P+扩散层3和N-外延层2进行电连接。
由此，无效区的N-外延层2、P+扩散层3和P型硅衬底1可形成为相同的电位。从而，即使在由于联结到DMOS元件12的漏上的器件引起的L负载的反电动势的作用使电子从元件形成区的N-外延层4注入到P型硅衬底1的情况下，也可抑制寄生NPN晶体管14进行工作。
而且，由于寄生NPN晶体管14不工作，可抑制电子从作为寄生NPN晶体管15的发射区的无效区的N-外延层2供给到P型硅衬底1。从而，电子不经寄生NPN晶体管15供给到作为有源区内的其它元件形成区内的元件的NPN双极晶体管元件13的集电极(N扩散层23、N+扩散层24)。由此，抑制连接NPN双极晶体管元件13的集电极的器件的误工作成为可能。
实施例2
图3是示出本发明实施例2的半导体装置的平面图。在实施例2中，将实施例1中已说明的铝布线6只覆盖住有源区的P+扩散层103上的一部分。即，如图3所示，这样形成铝布线6：使得有源区的P+扩散层3与铝布线6的连接部16至少为一个部位以上，只在连接部16的附近的P+扩散层3上形成铝布线6。其它结构与实施例1一样。
按照实施例2，由于只在连接部16的附近区域的P+扩散层3被铝布线覆盖，故可使重叠在P+扩散层3上的铝布线6的面积缩小到最小限度。由此，例如可将未被铝布线6覆盖的P+扩散层3的区域作为N型的元件形成区，形成其它元件。从而，得到了与实施例1同样的效果，同时还能得到扩大了有源区的面积的半导体装置。
实施例3
图4是示出本发明实施例3的半导体装置的概略剖面图。实施例3是采用将无效区的N-外延层2与有源区的P+扩散层3的连接处形成为多层的铝布线而进行的实施例。其它结构与实施例1一样。
形成为多层的铝布线由在N-外延层2和P+扩散层3上分别形成的铝布线6a；以及将在铝布线6a上形成的N-外延层2上的铝布线6a与在P+扩散层3上的铝布线6a连接起来的铝布线6b构成。在铝布线6a上形成层间绝缘膜17，铝布线6a与铝布线6b经接触孔20连接起来。
在实施例3的结构中，通过采用铝布线6b，可将作为有源区的P+扩散层3上的铝布线6a的面积只限定在与P+扩散层3的接触部位，比起只用铝布线6a将P+扩散层3与无效区的N-外延层2连接起来的实施例2，可使在P+扩散层3上未形成铝布线6的有源区进一步扩大。此时，例如也可形成以未形成铝布线6a的P+扩散层3的区域作为N型外延层的元件。
另外，采用布成多层的铝布线6a、6b可缩小将有源区上的N-外延层2与P+扩散层3进行电连接的铝布线6a的面积，借以增大在有源区上配置其它铝布线6a的面积，从而可使铝布线6a的线宽及布线间隔形成得比较宽，铝布线6a无需过度的微细化。由此，可使制造成本降低。
实施例4
图5和图6是示出本发明实施例4的半导体装置的概略剖面图。在图5的半导体装置中，在无效区的N-外延层2上形成掺杂成N+的多晶硅膜18。而且，将连接到有源区的P+扩散层3上的铝布线6与多晶硅膜18连接起来。
另外，在图6的半导体装置中，在有源区的P+扩散层3上形成掺杂成P+的多晶硅膜19，将连接到无效区的N-外延层2上的铝布线6与多晶硅膜19连接起来。实施例4的半导体装置的其它结构与实施例1一样。
按照实施例4，图5中的铝布线6与P+扩散层3的连接及图6的多晶硅膜19与P+扩散层3的连接只限定在连接部位，可缩小将有源区上的N-外延层2与P+扩散层3进行电连接的铝布线6的面积，借以增大在有源区上配置其它铝布线6的面积，从而可使铝布线6的线宽及布线间隔形成得比较宽，铝布线6无需过度的微细化。另外，多晶硅膜18、19可与元件形成区的栅工序同时形成，比起实施例3的由多层布线形成的连接结构，可减少半导体装置的制造工序数。
在以上已说明的各实施例中，作为在元件形成区上形成的元件，示出了DMOS元件和NPN双极晶体管元件，但不限于只是这些，也可以是扩散电阻元件或它们的复合元件。
另外，作为连接N-外延层2与P+扩散层3的布线，例示出铝布线条6，但也可以使用铜(Cu)或钨(W)等的金属布线。
[发明的效果]
由于本发明如以上说明那样构成，故可收到以下所示的效果。
由于将无效区的半导体层与隔离扩散层进行了电连接，可使无效区和隔离扩散层形成为相同的电位。从而，即使是在联结到元件形成区的L负载的反电动势的作用下使电子注入到元件形成区时，也可抑制从隔离扩散层向无效区供给电子，可抑制器件的误工作。
以覆盖在隔离扩散层和无效区的半导体层上的方式形成导电膜，从而可将隔离扩散层与无效区可靠地连接起来并形成为相同的电位。
通过只在隔离扩散层上或无效区的半导体层上的一部分区域形成导电模，在未被导电膜覆盖的隔离扩散层的区域可形成其它的元件。从而，可得到扩大了有源区的面积的半导体装置。
由于可通过形成为由第1和第2导电膜构成导电膜的多层结构，缩小将无效区的半导体层与隔离扩散层连接起来的第1导电膜的面积，借以增大在有源区上配置其它第1导电膜的面积，从而第1导电膜无需过度的微细化。因此，可降低制造成本。
通过将第1导电膜的形成区限定在必要的范围内，可缩小作为有源区的隔离扩散层上的第1导电膜的面积。由此，在有源区内未形成第1导电膜的区域，可形成其它的元件。
通过将第1导电膜作为含有杂质的多晶硅膜，可在栅形成工序的同时形成第1导电膜。

Claims (6)

1.一种半导体装置，其特征在于，包括：
在半导体衬底上形成的半导体层；
将上述半导体层分为作为有源区的元件形成区和靠有源区外侧的无效区的隔离扩散层；以及
将上述无效区的上述半导体层与上述隔离扩散层进行电连接的导电膜。
2.如权利要求1中所述的半导体装置，其特征在于：
上述导电膜以覆盖在上述隔离扩散层上和上述无效区的上述半导体层上的方式而形成。
3.如权利要求1或2中所述的半导体装置，其特征在于：
上述导电膜只在上述隔离扩散层上或上述无效区的上述半导体层上的一部分区域形成。
4.如权利要求1中所述的半导体装置，其特征在于：
上述导电膜由
在上述隔离扩散层上和上述无效区的上述半导体层上分别形成的第1导电膜；以及
将在上述隔离扩散层上的上述第1导电膜与上述无效区的上述半导体层上的上述第1导电膜连接起来的第2导电膜构成。
5.如权利要求4中所述的半导体装置，其特征在于：
上述第1导电膜只在上述隔离扩散层上或上述无效区的上述半导体层上的一部分区域形成。
6.如权利要求4或5中所述的半导体装置，其特征在于：
上述第1导电膜由含有杂质的多晶硅膜构成。
CN02143169A 2002-02-01 2002-09-16 半导体装置 Pending CN1435886A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26091/2002 2002-02-01
JP2002026091A JP2003229502A (ja) 2002-02-01 2002-02-01 半導体装置

Publications (1)

Publication Number Publication Date
CN1435886A true CN1435886A (zh) 2003-08-13

Family

ID=27621367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02143169A Pending CN1435886A (zh) 2002-02-01 2002-09-16 半导体装置

Country Status (5)

Country Link
US (1) US6639294B2 (zh)
JP (1) JP2003229502A (zh)
KR (1) KR20030066291A (zh)
CN (1) CN1435886A (zh)
DE (1) DE10243160A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP5358089B2 (ja) * 2007-12-21 2013-12-04 スパンション エルエルシー 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931634A (en) * 1973-06-14 1976-01-06 Rca Corporation Junction-isolated monolithic integrated circuit device with means for preventing parasitic transistor action
FR2492165A1 (fr) * 1980-05-14 1982-04-16 Thomson Csf Dispositif de protection contre les courants de fuite dans des circuits integres
JPS58166740A (ja) * 1982-03-26 1983-10-01 Matsushita Electronics Corp 半導体装置
JPS6045035A (ja) * 1983-08-22 1985-03-11 Sanyo Electric Co Ltd 半導岩集積回路
JPS60211868A (ja) * 1984-04-05 1985-10-24 Mitsubishi Electric Corp 半導体集積回路
SE465193B (sv) * 1989-12-06 1991-08-05 Ericsson Telefon Ab L M Foer hoegspaenning avsedd ic-krets
JPH05326844A (ja) 1992-05-20 1993-12-10 Nec Yamagata Ltd 半導体集積回路
US5495123A (en) * 1994-10-31 1996-02-27 Sgs-Thomson Microelectronics, Inc. Structure to protect against below ground current injection
JP3513609B2 (ja) * 1996-04-19 2004-03-31 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
JP2003229502A (ja) 2003-08-15
US6639294B2 (en) 2003-10-28
KR20030066291A (ko) 2003-08-09
US20030146487A1 (en) 2003-08-07
DE10243160A1 (de) 2003-08-21

Similar Documents

Publication Publication Date Title
JP6584893B2 (ja) 半導体装置の製造方法
JP4815885B2 (ja) 半導体装置の制御方法
US8304827B2 (en) Semiconductor device having on a substrate a diode formed by making use of a DMOS structure
JP4277496B2 (ja) 半導体装置
JP2681498B2 (ja) 電荷のサブストレートへの注入を遮へいするための集積装置
CN1361552A (zh) 半导体集成电路装置及其制造方法
CN1832174A (zh) 半导体装置
CN1199276C (zh) 半导体集成电路装置及其制造方法
CN1658391A (zh) 纵向双极型晶体管及其制造方法
TWI749107B (zh) 半導體裝置
US10930771B2 (en) Semiconductor device having an insulated gate bipolar transistor and method of manufacturing the same
CN1305138C (zh) 半导体集成电路装置
CN1052815C (zh) 薄膜半导体集成电路
US11233052B2 (en) Method of manufacturing semiconductor integrated circuit
JP5167323B2 (ja) 半導体装置
WO2011030597A1 (ja) 半導体装置
JP6606364B2 (ja) 半導体装置およびその製造方法
CN1259729C (zh) 半导体器件及其制造方法
CN1435886A (zh) 半导体装置
CN1136611C (zh) 半导体器件
CN1242874A (zh) 横向双极型场效应复合晶体管及其制作方法
CN1873983A (zh) 半导体集成电路器件
CN1324709C (zh) 半导体集成电路装置
JP4945948B2 (ja) 半導体装置
JP2010205760A (ja) 絶縁ゲート型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication