CN1399310A - 利用化学干蚀刻形成圆弧化边角的方法 - Google Patents
利用化学干蚀刻形成圆弧化边角的方法 Download PDFInfo
- Publication number
- CN1399310A CN1399310A CN 01120689 CN01120689A CN1399310A CN 1399310 A CN1399310 A CN 1399310A CN 01120689 CN01120689 CN 01120689 CN 01120689 A CN01120689 A CN 01120689A CN 1399310 A CN1399310 A CN 1399310A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- dry ecthing
- circular arc
- chemical dry
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种利用化学干蚀刻形成圆化边角的方法,在浅渠沟蚀刻完成后,利用氮化硅/硅选择比较高的化学干蚀刻法,且为均向性蚀刻的蚀刻步骤,将氮化砂层后推露出表面的硅边角;接着再利用硅/氮化硅的选择比较高均向性蚀刻步骤,将硅边角圆弧化,得到具有圆弧边角的浅渠沟。具有避免浅渠沟边角形成凹陷圆曲及电性异常的现象,利于后续制程的进行。
Description
技术领域
本发明涉及半导体制程中的蚀刻方法,特别是有关于一种于浅渠沟隔离(Shallow Trench Isolation,STI)制程中,利用化学干蚀刻法将氮化硅层后推,形成圆化边角的方法。
背景技术
在半导体制造的先进的积体电路制程中,可以在有限面积的硅表面上挤进多达数十万的MOS电晶体,为了使电晶体与电晶体之间的操作不会互相干扰,必需将每个积体电路上的电晶体,与其它的电晶体相隔离,避免产生短路。场氧化层(Field oxide)的目的是在隔绝组件中的主动区域(active regions),目前最常用的场氧化层的形成方法是搭配着氮化硅LOCOS(local oxidation of Si)来制作的,因为它非常简单,所以在0.25μm制程之前,LOCOS是被普遍使用的绝缘隔离制程,但由于LOCOS制程有鸟嘴效应及场氧化层细化(field oxide thinning)的问题存在,在0.25μm以下的组件,无法再使用LOCOS做为组件绝缘,取而代的以浅渠沟隔离(STI)成为标准的绝缘隔离制程,相较于LOCOS绝缘隔离制程,STI绝缘隔离制程有较好的防死拴(LatCh-uP)能力,有较小的通道宽度,并且消除传统LOCOS绝缘隔离制程中常有的鸟嘴效应,并具有较佳的平坦化能力,在先进的半导体制程中取代LOCOS绝缘隔离制程,成为绝缘隔离制程主流,解决LOCOS的鸟嘴效应所产生的场氧化层细化等问题。
一般而言,STI的绝缘隔离结构,是在底材硅表面先形成一层垫氧化层,在于其上沉积一层氮化硅层,在此氮化硅层形成一图案化光阻层,以定义出所要蚀刻的区域,并利用蚀刻技术形成一浅渠沟(trench)结构。为了避免因浅渠沟结构边角有接近直角的外形,导致增加后续制程的困难度,因此在浅渠沟结构的硅边角通常会再形成一圆弧外形(Profile),传统常利用如湿蚀刻或氧化等方法将氮化硅层后推,以露出硅表面的部分边缘,再形成圆弧边角,其主要缺点是:
所利用的制程较费时且复杂;再者,现有的STI制程中,沉积一层高密度电浆氧化层(HDP oxide)于浅渠沟中,再经化学机械研磨后所形成的STI结构,由于经过氮化硅层移除等多次的湿式化学洗净,造成STI表面边角处形成凹陷圆曲(wrap rounding)现象,产生一凹陷圆曲现象导致氧化层无法覆盖住STI边角,使得在进行下一次的热氧化时,此凹陷圆曲的现象会造成热氧化成长不均匀,进而在STI边缘产生寄生组件的特性,如次临限电流颈结效应(double hump)、高电场及预先崩溃(Pre-breakdown)等电生异常的情形,使半导体组件无法有效的发挥其电气特性。
因此,本发明人针对上述的缺点,创造出一种以化学干蚀刻法来制作STI圆弧边角的方法。
发明内容
本发明的主要目的是提供一种利用化学干蚀刻形成圆弧化边角的方法,利用化学干蚀刻方法,蚀刻氮化硅层,使其向后推露出硅顶边角,再对该边角进行蚀刻步骤,将浅渠沟的顶边角圆弧化,达到利后续制程的进行的目的。
本发明的第二目的是系提供一种利用化学干蚀刻形成圆弧化边角的方法,使其在后续浅渠沟隔离完成后,可避免在浅渠沟边角产生凹陷圆曲(wraProunding)的现象,达到避免产生寄生组件的电性异常的现象的目的。
本发明的第三目的是提供一种利用化学干蚀刻形成圆弧化边角的方法,达到在浅渠沟隔离制程中可快速形成圆弧化边角,具有制程时间最简短的目的。
本发明的底四目的是提供一种利用化学干蚀刻形成圆弧化边角的方法,以化学干蚀刻技术将氮化硅层后推,相较于其它同次以化学干蚀刻将氮化硅层后推的方法而言,本发明具有较佳的侧向蚀刻的效率。
本发明的目的是这样实现的:一种利用化学干蚀刻形成圆弧化边角的方法,其特征是:它包括下列步骤:
(1)在一底材上沉积一氮化硅层;
(2)在该氮化硅层表面形成一图案化光阻;
(3)以该图案化光阻为罩幕,进行蚀刻,形成浅渠沟结构;
(4)利用氮化硅对底材的选择比高的化学干蚀刻法,将该氮化硅层向后推,以露出该浅渠沟表面的边角;
(5)利用底材对氮化硅的选择比高的化学干蚀刻法,将该边角圆弧化,以得到圆弧边角。
该底材及氮化硅层之间形成有一层垫氧化层。蚀刻该浅渠沟所使用的气体为四氟化碳及氧气。该氮化硅对底材的蚀刻率选择比大于1。蚀刻该氮化硅层所使用的气体为四氟化碳、氧气及氮气。该底材对氮化硅的蚀刻率选择比大于1。
另一种利用化学干蚀刻形成圆弧化边角的方法,其特征是:它包括下列步骤:
(1)在一硅底材上沉积一氮化硅层;
(2)在该氮化硅层表面形成一图案化光阻;
(3)以该图案化光阻为罩幕进行蚀刻,以形成图案化氮化硅层;
(4)利用氮化硅对硅的选择比高的化学干蚀刻法,将该图案化氮化硅层向后推,以露出其表面的硅边角;
(5)利用硅对氮化硅的选择比高的化学干蚀刻法,将该硅边角圆弧化,以得到圆弧边角。
本发明利用上述方法所形成的圆弧边角有利于后续制程的进行,并可避免浅渠沟边角形成凹陷圆曲及电性异常的现象。
下面结合较佳实施例配合附图详加说明。
附图说明
图1-图5为本发明形成浅渠沟及其圆弧边角的连续步骤示意图。
具体实施方式
参阅图1-图5所示,本发明提出一种在浅渠沟隔离制程中利用化学干蚀刻将氮化硅后推,增加圆弧化边角的方法。
如图1所示,提供一半导体硅底材10,其上已完成有前段制程的基础组件,为简化整个图形结构,位于半导体硅底材10内的MOS电晶体结构等基础组件,暂时忽略不予表示。在半导体硅底材10表面,利用热氧化沉积法形成一层垫氧化层20,通常为二氧化硅层,并使之平坦化;接下来再利用炉管于该垫氧化层20上沉积一层氮化砂层30,且由于氮化砂层30与硅底材IO之间的应力很大,需要一层垫氧化层20做为两者间的缓冲层,以消除硅底材10与氮化硅层30的应力;接着,进行微影蚀刻制程,于氮化硅层30表面涂布一层光阻层,并利用黄光显影蚀刻技术形成一图案化的光阻层40,其具有适当尺寸的蚀刻窗42,以定义出所要蚀刻的浅渠沟大小与他置;
如图2所示,定义出蚀刻浅渠沟的大小之后,使用现有蚀刻技术,蚀刻形成浅渠沟50,,以图案化光阻层40为幕罩,蚀刻去除自蚀刻窗42露出的氮化硅层30及其底下的垫氧化层20,直至蚀刻部分硅基材10为止,以形成浅渠沟50结构,之后即去除该图案化光阻40,如图3所示;蚀刻制程所使用的气体为四氟化碳及氧气(CF4/O2),此为第一阶段的蚀刻步骤;其中,由于浅渠沟50是利用非等向性(Anisotropic)的干蚀刻技术所形成的,所以具有接近90度的直角外形(Profile);
参阅图4所示,接下来进行第二阶段蚀刻步骤,首先,利用氮化硅对硅的蚀刻率选择比较高,且为均向性蚀刻的化学干蚀刻法,蚀刻该氮化硅层30及垫氧化层20的边缘,以便将该氮化硅层30及垫氧化层ZO往后推,以露出该浅渠沟50表面,且呈垂直外形的硅边角12,其中蚀刻该氮化硅层30所使用的气体为四氟化碳、氧气及氮气(CF4/O2/N2),且该氮化硅对硅的蚀刻准选择比大于1(SiN/Si>1)
如图5所示,利用硅对氮化硅的蚀刻率选择比较高且为均向性蚀刻的化学干蚀刻法,将硅边角12表面的垂直外形予以圆弧化,即可在浅渠沟50的顶边角处得到圆弧边角14;且该硅对氮化硅的蚀刻率选择比大于1(Si/SiN>1)。
本发明在形成浅渠沟的圆弧边角后,有利后续制程(如沉积制程)的进行,且于后段浅渠沟隔离制程完成后,可避免在浅渠沟边角产生凹陷圆曲的现象,以避免产生寄生组件的电性异常的现象。再者,本发明利用化学干蚀刻技术将氮化硅层蚀刻向后推,相较于传统湿蚀刻或氧化等方法,本制程的时间最为简短;而相较于其它同次以化学干蚀刻将氮化硅层后推的方法而言,本发明则具有较佳的侧向蚀刻的效率。
本发明除了应用在浅渠沟隔离结构中之外,对于其它半导体制程中需要形成圆弧边角的蚀刻制程亦可以用本发明的方法来解决,详细的制程参考上面所述,故于此不再赘述。
以上所述的实拖例仅为说明本发明的技术思想及特点,其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施,凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的保护范围之内。
Claims (12)
1、一种利用化学干蚀刻形成圆弧化边角的方法,其特征是:它包括下列步骤:
(1)在一底材上沉积一氮化硅层;
(2)在该氮化硅层表面形成一图案化光阻;
(3)以该图案化光阻为罩幕,进行蚀刻,形成浅渠沟结构;
(4)利用氮化硅对底材的选择比高的化学干蚀刻法,将该氮化硅层向后推,以露出该浅渠沟表面的边角;
(5)利用底材对氮化硅的选择比高的化学干蚀刻法,将该边角圆弧化,以得到圆弧边角。
2、根据权利要求1所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:该底材及氮化硅层之间形成有一层垫氧化层。
3、根据权利要求1所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:蚀刻该浅渠沟所使用的气体为四氟化碳及氧气。
4、根据权利要求1所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:该氮化硅对底材的蚀刻率选择比大于1。
5、根据权利要求1所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:蚀刻该氮化硅层所使用的气体为四氟化碳、氧气及氮气。
6、根据权利要求1所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:该底材对氮化硅的蚀刻率选择比大于1。
7、一种利用化学干蚀刻形成圆弧化边角的方法,其特征是:它包括下列步骤:
(1)在一硅底材上沉积一氮化硅层;
(2)在该氮化硅层表面形成一图案化光阻;
(3)以该图案化光阻为罩幕进行蚀刻,以形成图案化氮化硅层;
(4)利用氮化硅对硅的选择比高的化学干蚀刻法,将该图案化氮化硅层向后推,以露出其表面的硅边角;
(5)利用硅对氮化硅的选择比高的化学干蚀刻法,将该硅边角圆弧化,以得到圆弧边角。
8、根据权利要求7所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:在该底材及氮化硅层之间形成有一层垫氧化层。
9、根据权利要求7所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:蚀刻该图案化氮化硅层所使用的气体为四氟化碳及氧气。
10、根据权利要求7所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:该氮化硅对硅的蚀刻率选择比大于1。
11、根据权利要求7所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:蚀刻该氮化硅所使用的气体为四氟化碳、氧气及氮气。
12、根据权利要求7所述的利用化学干蚀刻形成圆弧化边角的方法,其特征是:该硅对氮化硅的蚀刻率选择比大于1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01120689 CN1399310A (zh) | 2001-07-27 | 2001-07-27 | 利用化学干蚀刻形成圆弧化边角的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01120689 CN1399310A (zh) | 2001-07-27 | 2001-07-27 | 利用化学干蚀刻形成圆弧化边角的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1399310A true CN1399310A (zh) | 2003-02-26 |
Family
ID=4664310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01120689 Pending CN1399310A (zh) | 2001-07-27 | 2001-07-27 | 利用化学干蚀刻形成圆弧化边角的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1399310A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350589C (zh) * | 2005-01-18 | 2007-11-21 | 旺宏电子股份有限公司 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
CN105502279A (zh) * | 2014-09-23 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN111739890A (zh) * | 2020-06-23 | 2020-10-02 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法 |
-
2001
- 2001-07-27 CN CN 01120689 patent/CN1399310A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100350589C (zh) * | 2005-01-18 | 2007-11-21 | 旺宏电子股份有限公司 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
CN105502279A (zh) * | 2014-09-23 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN105502279B (zh) * | 2014-09-23 | 2017-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN111739890A (zh) * | 2020-06-23 | 2020-10-02 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法 |
CN111739890B (zh) * | 2020-06-23 | 2021-05-25 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5880004A (en) | Trench isolation process | |
JPH1174339A (ja) | 半導体装置及びその製造方法 | |
JPH1079423A (ja) | 半導体デバイスの製造方法 | |
CN1399310A (zh) | 利用化学干蚀刻形成圆弧化边角的方法 | |
CN1294639C (zh) | 浅槽与深槽隔离结构的制造方法 | |
JP3063710B2 (ja) | 半導体装置の製造方法 | |
US4496418A (en) | Process for forming an improved silicon-on-sapphire device | |
CN1260802C (zh) | 浅沟槽隔离的形成方法 | |
JP2906997B2 (ja) | 半導体装置の製造方法 | |
KR100224782B1 (ko) | 반도체의 소자의 소자분리 방법 | |
JPH0621020A (ja) | 半導体装置の製造方法 | |
US6537917B2 (en) | Method for fabricating electrically insulating layers | |
JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 | |
KR100312975B1 (ko) | 플라즈마를 이용한 식각공정에서 절연막 파괴를 방지할 수있는 반도체 소자 제조 방법 | |
CN1217383C (zh) | 在半导体装置中形成无边界接触窗的方法 | |
KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
JPH11176935A (ja) | 半導体装置の製造方法 | |
JPH11233611A (ja) | 半導体デバイスの隔離領域形成方法 | |
KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
TWI305674B (zh) | ||
JP2006032801A (ja) | 半導体装置の製造方法 | |
KR20020056356A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR100545176B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
KR20030001965A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |