CN105502279A - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN105502279A
CN105502279A CN201410490638.8A CN201410490638A CN105502279A CN 105502279 A CN105502279 A CN 105502279A CN 201410490638 A CN201410490638 A CN 201410490638A CN 105502279 A CN105502279 A CN 105502279A
Authority
CN
China
Prior art keywords
groove
oxidant layer
photoresist oxidant
semiconductor substrate
stacked body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410490638.8A
Other languages
English (en)
Other versions
CN105502279B (zh
Inventor
倪梁
刘尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410490638.8A priority Critical patent/CN105502279B/zh
Publication of CN105502279A publication Critical patent/CN105502279A/zh
Application granted granted Critical
Publication of CN105502279B publication Critical patent/CN105502279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在其上形成有多个堆叠体；在堆叠体之间的半导体衬底中形成沟槽；在沟槽中沉积金属层；采用旋转涂布工艺形成光致抗蚀剂层，覆盖金属层、沟槽的侧壁以及堆叠体，仅露出沟槽的顶端拐角部分；蚀刻沟槽的顶端拐角部分，使其发生圆化；采用喷雾涂布工艺再次形成光致抗蚀剂层，覆盖前次采用旋转涂布工艺形成的光致抗蚀剂层以及发生圆化的沟槽的顶端拐角部分；图案化光致抗蚀剂层，并蚀刻露出的金属层，以形成金属层图形。根据本发明，可以使光致抗蚀剂层完全覆盖形成于半导体衬底中的沟槽的顶端拐角部分，确保后续蚀刻形成于沟槽中的金属层时可以获得所需的金属层图形。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
随着半导体集成电路微细加工技术和超精密机械加工技术的发展，微机电系统(MEMS)器件日益成为最主流、最先进的产品之一，并且随着技术的更新，这类产品的发展方向是具有更小的尺寸、更高质量的电学性能和更低的功耗。
在制作MEMS中的锗帽层的过程中，需要实施特殊的光刻工艺，对通过沉积工艺形成在大约30微米深的硅衬底沟槽中的钛金属层执行图案化过程，以形成所需的钛金属层图形。由于通过旋转涂布工艺或者喷雾涂布工艺形成的光致抗蚀剂掩膜层不能完全覆盖如图1中示出的硅衬底沟槽100的顶部拐角101，后续干法蚀刻硅衬底沟槽100中的钛金属层102时，将不能获得所需的钛金属层图形。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有多个堆叠体；在所述堆叠体之间的半导体衬底中形成沟槽；在所述沟槽中沉积金属层；采用旋转涂布工艺形成光致抗蚀剂层，覆盖所述金属层、所述沟槽的侧壁以及所述堆叠体，仅露出所述沟槽的顶端拐角部分；蚀刻所述沟槽的顶端拐角部分，以使所述沟槽的顶端拐角部分发生圆化；采用喷雾涂布工艺再次形成所述光致抗蚀剂层，以覆盖前次采用所述旋转涂布工艺形成的光致抗蚀剂层以及所述发生圆化的沟槽的顶端拐角部分；图案化所述光致抗蚀剂层，并蚀刻露出的所述金属层，以形成金属层图形。
在一个示例中，所述堆叠体由自下而上层叠的氧化物介电层和锗帽层构成。
在一个示例中，所述堆叠体之间的间距为300微米-400微米，所述堆叠体的宽度为40微米-60微米。
在一个示例中，所述沟槽的深度为20微米-40微米。
在一个示例中，形成所述沟槽的工艺步骤包括：在所述半导体衬底上形成具有所述沟槽的图案的另一光致抗蚀剂层，覆盖所述堆叠体；以所述另一光致抗蚀剂层为掩膜，蚀刻所述半导体衬底，以形成所述沟槽。
在一个示例中，沉积所述金属层之后，还包括采用剥离技术去除所述另一光致抗蚀剂层的步骤。
在一个示例中，形成所述金属层图形之后，还包括采用灰化工艺去除所述光致抗蚀剂层的步骤。
在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
根据本发明，可以使所述光致抗蚀剂层完全覆盖形成于所述半导体衬底中的沟槽的顶端拐角部分，确保后续蚀刻形成于所述沟槽中的金属层时可以获得所需的金属层图形。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为蚀刻硅衬底沟槽中的钛金属层时不能获得所需的钛金属层图形的示意性剖面图；
图2A-图2H为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例一]
参照图2A-图2H，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
在半导体衬底200上形成有多个由自下而上层叠的氧化物介电层202和锗帽层203构成的堆叠体。作为示例，所述堆叠体之间的间距可以为300微米-400微米，所述堆叠体的宽度可以为40微米-60微米。形成所述堆叠体的工艺为本领域技术人员所熟习，在此不再赘述。
接下来，在所述堆叠体之间的半导体衬底200中形成沟槽201，沟槽201的顶端拐角与所述堆叠体的侧壁之间存在一定距离，该距离根据器件的制造工艺而定，在此不做具体限定。作为示例，沟槽201的深度可以为20微米-40微米。形成沟槽201的工艺步骤包括：通过涂布、曝光、显影等工艺在半导体衬底200上形成具有沟槽201的图案的光致抗蚀剂层204，覆盖所述堆叠体；以光致抗蚀剂层204为掩膜，选用深反应离子刻蚀(DRIE)方法蚀刻半导体衬底200，以形成沟槽201。
接着，如图2B所示，在沟槽201中沉积金属层205。作为示例，金属层205的构成材料可以为钛。在本实施例中，采用电子束沉积工艺在沟槽201中沉积金属层205，由于沟槽201的侧壁近乎竖直，因而只在沟槽201的底部形成金属层205，同时，为了后续实施剥离技术的需要，光致抗蚀剂层204的剖面形状呈下宽上窄的梯形，因而在光致抗蚀剂层204的侧壁和顶部均形成有金属层205。
接着，如图2C所示，去除光致抗蚀剂层204。在本实施例中，采用剥离技术去除光致抗蚀剂层204，以将覆盖在光致抗蚀剂层204的侧壁和顶部上的金属层205一并去除。
接着，如图2D所示，采用旋转涂布工艺形成另一光致抗蚀剂层206，覆盖金属层205、沟槽201的侧壁以及所述堆叠体，仅露出沟槽201的顶端拐角部分。
接着，如图2E所示，以另一光致抗蚀剂层206为掩膜，蚀刻沟槽201的顶端拐角部分，直至沟槽201的顶端拐角部分207发生圆化。作为示例，所述蚀刻为常规的干法蚀刻。
接着，如图2F所示，采用喷雾涂布工艺再次形成另一光致抗蚀剂层206，以覆盖前次采用旋转涂布工艺形成的另一光致抗蚀剂层206以及发生圆化的沟槽201的顶端拐角部分。
接着，如图2G所示，图案化另一光致抗蚀剂层206，以在另一光致抗蚀剂层206中形成开口图案208。然后，以另一光致抗蚀剂层206为掩膜，蚀刻去除通过开口图案208露出的金属层205，作为示例，所述蚀刻为常规的干法蚀刻。
接着，如图2H所示，去除另一光致抗蚀剂层206。作为示例，采用灰化工艺实施所述去除。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，可以使光致抗蚀剂层206完全覆盖形成于半导体衬底200中的沟槽201的顶端拐角部分，确保后续蚀刻形成于沟槽201中的金属层205时可以获得所需的金属层图形。
参照图3，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上形成有多个堆叠体；
在步骤302中，在所述堆叠体之间的半导体衬底中形成沟槽；
在步骤303中，在沟槽中沉积金属层；
在步骤304中，采用旋转涂布工艺形成光致抗蚀剂层，覆盖金属层、沟槽的侧壁以及所述堆叠体，仅露出沟槽的顶端拐角部分；
在步骤305中，蚀刻沟槽的顶端拐角部分，以使沟槽的顶端拐角部分发生圆化；
在步骤306中，采用喷雾涂布工艺再次形成光致抗蚀剂层，以覆盖前次采用旋转涂布工艺形成的光致抗蚀剂层以及发生圆化的沟槽的顶端拐角部分；
在步骤307中，图案化所述光致抗蚀剂层，并蚀刻露出的金属层，以形成金属层图形。
[示例性实施例二]
接下来，可以通过后续工艺完成整个半导体器件的制作，包括所述堆叠体中的锗帽层203与形成有MOS器件的晶圆上的焊盘之间的键合等。
[示例性实施例三]
本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有多个堆叠体；
在所述堆叠体之间的半导体衬底中形成沟槽；
在所述沟槽中沉积金属层；
采用旋转涂布工艺形成光致抗蚀剂层，覆盖所述金属层、所述沟槽的侧壁以及所述堆叠体，仅露出所述沟槽的顶端拐角部分；
蚀刻所述沟槽的顶端拐角部分，以使所述沟槽的顶端拐角部分发生圆化；
采用喷雾涂布工艺再次形成所述光致抗蚀剂层，以覆盖前次采用所述旋转涂布工艺形成的光致抗蚀剂层以及所述发生圆化的沟槽的顶端拐角部分；
图案化所述光致抗蚀剂层，并蚀刻露出的所述金属层，以形成金属层图形。
2.根据权利要求1所述的方法，其特征在于，所述堆叠体由自下而上层叠的氧化物介电层和锗帽层构成。
3.根据权利要求1所述的方法，其特征在于，所述堆叠体之间的间距为300微米-400微米，所述堆叠体的宽度为40微米-60微米。
4.根据权利要求1所述的方法，其特征在于，所述沟槽的深度为20微米-40微米。
5.根据权利要求1所述的方法，其特征在于，形成所述沟槽的工艺步骤包括：在所述半导体衬底上形成具有所述沟槽的图案的另一光致抗蚀剂层，覆盖所述堆叠体；以所述另一光致抗蚀剂层为掩膜，蚀刻所述半导体衬底，以形成所述沟槽。
6.根据权利要求5所述的方法，其特征在于，沉积所述金属层之后，还包括采用剥离技术去除所述另一光致抗蚀剂层的步骤。
7.根据权利要求1所述的方法，其特征在于，形成所述金属层图形之后，还包括采用灰化工艺去除所述光致抗蚀剂层的步骤。
8.一种采用权利要求1-7之一所述的方法制造的半导体器件。
9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。
CN201410490638.8A 2014-09-23 2014-09-23 一种半导体器件及其制造方法、电子装置 Active CN105502279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410490638.8A CN105502279B (zh) 2014-09-23 2014-09-23 一种半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410490638.8A CN105502279B (zh) 2014-09-23 2014-09-23 一种半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN105502279A true CN105502279A (zh) 2016-04-20
CN105502279B CN105502279B (zh) 2017-09-01

Family

ID=55710667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410490638.8A Active CN105502279B (zh) 2014-09-23 2014-09-23 一种半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN105502279B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399310A (zh) * 2001-07-27 2003-02-26 旺宏电子股份有限公司 利用化学干蚀刻形成圆弧化边角的方法
CN1516260A (zh) * 1997-02-18 2004-07-28 ������������ʽ���� 半导体器件及其制造工艺
JP2007149804A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 半導体基板の製造方法及び半導体装置の製造方法、半導体装置
CN101924018A (zh) * 2009-06-11 2010-12-22 上海华虹Nec电子有限公司 将沟槽顶部拐角改善为圆角的方法
CN102110642A (zh) * 2010-12-09 2011-06-29 中国电子科技集团公司第二十四研究所 提高台阶金属覆盖率的通孔刻蚀方法
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法
CN104011885A (zh) * 2011-09-30 2014-08-27 首尔伟傲世有限公司 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516260A (zh) * 1997-02-18 2004-07-28 ������������ʽ���� 半导体器件及其制造工艺
CN1399310A (zh) * 2001-07-27 2003-02-26 旺宏电子股份有限公司 利用化学干蚀刻形成圆弧化边角的方法
JP2007149804A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 半導体基板の製造方法及び半導体装置の製造方法、半導体装置
CN101924018A (zh) * 2009-06-11 2010-12-22 上海华虹Nec电子有限公司 将沟槽顶部拐角改善为圆角的方法
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法
CN102110642A (zh) * 2010-12-09 2011-06-29 中国电子科技集团公司第二十四研究所 提高台阶金属覆盖率的通孔刻蚀方法
CN104011885A (zh) * 2011-09-30 2014-08-27 首尔伟傲世有限公司 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法

Also Published As

Publication number Publication date
CN105502279B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN103456770B (zh) 具有嵌入式应变诱导图案的半导体装置及其形成方法
KR101908980B1 (ko) 전계 효과 트랜지스터
CN105448898A (zh) 一种半导体器件及其制造方法和电子装置
CN106972021B (zh) 一种半导体器件及其制作方法、电子装置
KR102083493B1 (ko) 반도체 소자의 제조방법
CN108122840B (zh) 一种半导体器件及制备方法、电子装置
CN105633021A (zh) 半导体元件的制造方法
CN105932024B (zh) 阵列基板及其制造方法和显示装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
US20170287723A1 (en) Semiconductor device and method for fabricating the same
CN107799593B (zh) 一种垂直FinFET器件及其制备方法、电子装置
CN105097954A (zh) 一种半导体器件的制造方法和电子装置
CN107978563B (zh) 一种半导体器件及制备方法、电子装置
CN105097662A (zh) 一种半导体器件及其制造方法、电子装置
CN105502279A (zh) 一种半导体器件及其制造方法、电子装置
CN105575766A (zh) 一种半导体器件及其制造方法、电子装置
CN105374669A (zh) 一种半导体器件及其制造方法、电子装置
CN107658268B (zh) 一种半导体器件及制备方法、电子装置
CN101202222A (zh) 制造沟槽mosfet的方法
CN103855019A (zh) 一种半导体器件的制造方法
US8927387B2 (en) Robust isolation for thin-box ETSOI MOSFETS
CN102856378B (zh) 包角晶体管及其制造方法
CN106601680A (zh) 一种半导体器件及其制备方法、电子装置
CN107689330B (zh) 一种半导体器件及制备方法、电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant