CN1326591A - 多晶硅电阻器及其制造方法 - Google Patents

多晶硅电阻器及其制造方法 Download PDF

Info

Publication number
CN1326591A
CN1326591A CN99813247A CN99813247A CN1326591A CN 1326591 A CN1326591 A CN 1326591A CN 99813247 A CN99813247 A CN 99813247A CN 99813247 A CN99813247 A CN 99813247A CN 1326591 A CN1326591 A CN 1326591A
Authority
CN
China
Prior art keywords
resistor
layer
polysilicon
oxide
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99813247A
Other languages
English (en)
Other versions
CN1156004C (zh
Inventor
U·史密斯
M·莱德伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1326591A publication Critical patent/CN1326591A/zh
Application granted granted Critical
Publication of CN1156004C publication Critical patent/CN1156004C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种电阻器,它具有由多晶硅组成的电阻器本体(11)以及排列在电阻器本体(11)上和/或中的电接触区(23,15),使电阻器部分(13)被制作在接触区之间,它为电阻器提供电阻值。用例如硼,对电阻器本体中的材料进行掺杂,以确定其电阻值。为了使电阻器有良好的长期稳定性,用一个或多个由过渡金属制作的氧化物基阻挡层(28,31)来保护电阻器部分(13)。这些阻挡层能够防止诸如氢之类的可移动原子到达多晶硅中的不饱和键。这种可移动原子能够例如存在于位于电阻器所在的集成电路最外围的钝化层(27)中。可以由具有30%的钛和70%的钨的用过氧化氢氧化的层来制作阻挡层。

Description

多晶硅电阻器及其制造方法
技术领域
本发明一般涉及到电子元件，主要是包含在电子集成电路或使用相应加工方法制造的电子元件，特别是涉及到由多晶硅、锗或硅-锗组成的电阻器，并涉及到制造此类电阻器的方法。
发明的背景和目前工艺水平
多晶硅电阻器已在电路领域应用了近三十年。多晶硅的制造方法，正如用多晶硅制造电阻器的方法一样，是众所周知的。以前还知道有可能通过加入掺杂剂将多晶硅的电阻率控制到所需的数值。在T.Kamins的《集成电路应用的多晶硅》一书(书号为ISBN 0-89838-259-9，Kluver Academic Publishers，1988)中描述了基本工艺。
在模拟电路中，对所用电阻器的稳定性要求极高：二个指标必须满足，即关于电阻绝对值的最大允许改变必须满足，以及相互匹配的各个电阻器的电阻值的可能变化必须使各个电阻器的电阻值的相互关系一直准确地保持。只有在电路使用的整个期间各个电阻器足够稳定，即各个电阻器的电阻值在整个这一期间保持足够恒定，才能够实现这一点。
以前所知的影响和特别是改进多晶硅电阻器长期稳定性的方法，在下列文献中有所描述：M.Rydberg和U.Smith的“补偿掺杂的多晶硅电阻器的电学性质”，1998年5月提交IEEE Trans.ElectronDevices；M.Rydberg和U.Smith的“氟对多晶硅IC电阻器电学性质的影响”，1998年5月提交IEEE Trans.Electron Devices；M.Rydberg和U.Smith的“使用氟掺杂改进多晶硅集成电路电阻器的长期稳定性”，Mat.Res.Symp.Proc.Vol.472，(1997)；M.Rydberg，U.Smith，A.Soderbarg和H.Hansson的“稳定的集成电路电阻器的多晶硅薄膜的补偿掺杂”，Diffusion-and-Defect-Data-Part-B-(Solid-State-Phenomena)，Vol.51-52，pp.561-566(1996)；已公开的国际专利申请WO97/49103，其发明人是U.Smith和M.Rydberg，公开了由高掺杂氟所得到的一种具有高的长期稳定性的多晶硅电阻器；以及最后，已公开的国际专利申请WO97/10606，其发明人是U.Smith、M.Rydberg和H.Hansson，公开了一种由于浓度如此之高以至于阻塞晶粒边界处的荷电载流子陷阱的施主而使其电阻具有提高了的稳定性的多晶硅电阻器。
在M.S.Liu、G.A.Shaw和J.Yue的美国专利5,212,108《SEU控制用稳定多晶硅电阻器的制造》中，描述了不同生产批次间和批次内电阻器的稳定。此专利涉及到制造过程中电阻值的统计分散，而此处所讨论的问题涉及到电阻值随时间的变化。
在多晶硅电阻器被用于电路关键部位的应用中，电阻器缺乏稳定性是人所共知的实际问题。事实是，电阻器在使用中会以不可预测的方式改变其电阻值。此类从设计者设置数值的偏离，以及相互匹配的各个电阻器的电阻值之间的偏离，会损害电阻器所在电路的运行。不稳定性的原因在于材料晶粒边界中存在不饱和键。不饱和键形成于多晶材料中各个单晶晶粒之间的边界中，这是由于其中不存在作为晶格的硅原子的周期性有序。单晶晶粒中最外层的硅原子因此没有足够多的硅原子为近邻，以便能够形成硅晶格所特有的四个键。由此产生的不饱和键充当荷电载流子的陷阱，从而将电荷束缚至晶粒边界，因而影响材料输运荷电载流子的能力，从而影响材料的电阻率。
如果在电阻器制造过程和电阻器使用的所有时间内，被键合的电荷数量保持恒定，则不存在电阻器稳定性问题。然而，如果单个原子能够迁移到晶粒边界并被固定在不饱和键上，则可减少陷阱的数量，从而防止它们继续作为荷电载流子的陷阱。同样，在原子离开其在晶粒边界处的位置，每一个原子于是留下一个多余的不饱和键的情况下，则陷阱的数量会增加。
已知晶粒边界中的氢原子可阻挡不饱和键。氢可以高浓度存在于淀积在包含多晶硅电阻器的电路上的各层内，例如在特殊制成的二氧化硅和/或氮化硅组成的钝化层中。氢原子与多晶硅电阻器中的不饱和键反应，并阻挡它们，使其不能再作为陷阱。然而，与已经被键合到不饱和键的氢原子相关的一个问题是，氢与硅之间的键合强度比例如各个硅原子之间的相互键合低。因此，硅和氢之间的键可容易地被打破，从而使不饱和键重新曝露。由于不饱和键捕捉荷电载流子，这会使电阻率数值改变。目前所能知道的造成键被打破的原因，可归结为由电阻器中关键点的功率增加引起的温度上升或局部温度变化。然而，不能排除由于通过电阻器输运荷电载流子所引起的动能或量子机械效应也能够击破键。
虽然文献中主要讨论的是氢原子阻挡不饱和键的能力，但不能排除恰巧位于晶粒边界中的或在电阻器制造过程和使用中留下的其它原子，如果它们没有与晶粒边界中硅原子足够强的键合能力，也可产生类似的效应。可以提及的是，当使用电阻器时以动态方式与晶粒边界相互作用的掺杂剂原子，能够具有与氢原子相同的对电阻率的影响，此处无需说明此种影响的程度。同样，不能排除电阻器中和/或平常作为电阻器一部分的电路板中包含的其他种类的原子和非有意加入的杂质，也能够具有同样的影响。
发明的概述
本发明的目的是提供具有良好的长期稳定性的，亦即其电阻值具有良好的恒定性的多晶硅电阻器，这种电阻器能够被安全地应用于敏感电路中，诸如例如作为测量或作为传感器的一部分的模拟电路，其中例如放大电路中的电阻器的电阻值直接影响代表测量值的输出信号。
上述在某些情况下与多晶硅电阻器缺乏稳定性或稳定性不足相关的问题的解决方法是，在电阻器的各个部分安排一个或多个限定其电阻值的稳定层或阻挡层。如果确保多晶硅电阻器被阻挡层或扩散防止层，特别是厚度适当的由过渡金属制成的一个或多个氧化物基阻挡层保护起来，则可获得稳定，这些层能够防止诸如例如氢等移动原子抵达多晶硅中的不饱和键，且加入的材料不影响并消除多晶硅电阻器的其它可能的优化处理效应，例如本身导致增加稳定性的此类处理，以及加入的阻挡层与余下的电路制造工艺相兼容。阻挡层可以位于电阻器与电阻器整体结构中其它层之间，诸如在电阻器本体和典型的氧化物或氮化物钝化层之间，或在电阻器本体与含氧化物或氮化物的其它层之间，特别是在电阻器本体与因其生产方法而含有氢原子的层之间。阻挡层可位于通常为平板形的电阻器的任何一侧，或其两侧从而将电阻器包围起来。电阻器可具有电阻值限定部分、电阻器部分、和与电阻器部分一起构成电阻器本体的连接区域。
过渡金属最好包括钛和钨。在Su-Il Pyun和Young-Ci-Yoon的论文“Hydrogen permeation through PECVD-TiO2 film/Pd bilayerby AC-impedance and modulation method”，Advances in InorganicFilms and Coatings，Proceedings of Topical Symposium 1 onAdvances in Inorganic Films and Coatings of 8th CIMTEC-WorldCeramics Congress and Forum on New Materials，TECHNA，Faenza，Italy，1995，pp.485-96中，描述了氢通过TiO2层的扩散受到限制的事实。在论文R.S.Nowicki et al.，“Studies of the Ti-W/AuMetallization on Aluminium”，Thin Solid Films，53(1978)pp.195-205，以及论文S.Berger et al.，“On the microstructure，composition and electrical properties of Al/TiW/poly-Sisystem”，Applied Surface Science 48/49(1991)，pp.281-287中，公开了诸如Ti30W70薄膜的含有钛和钨的层，由于其表面处的氧化层而能够提供改进了的扩散阻挡性质的事实，见以下讨论。在Byung-HooJung的美国专利5674759“用来增强氢化效应的制造半导体器件的方法”中，公开了一种制造TFT和MOSFET的方法。若在氮化物层顶部涂敷一层“氢扩散系数低的材料或难熔金属”，则可防止氢扩散出等离子体氮化物层。此外，在C.G.Granqvist的《Handbook of InorganicElectrochromic Materials》，Elsevier1995中，可查到对过渡金属氧化物及其与氢原子的相互作用的概述。
虽然在目前的技术状态下不可能提出分析，但有理由设想氧化物基阻挡层由于具有能够束缚氢原子和/或阻止其通过层运动的包括结构中的缺陷的无序结构，而获得其稳定性质。
附图的简要说明
现参照非限制性实施方案和附图，来更详细地描述本发明，其中：
图1a是先前已知的由多晶硅制造的电阻器的示意剖面图，其中略去了一些可能的包含例如其它集成元件的顶层和更多的钝化层，
图1b是相似于图1a的由多晶硅制造且具有加入的稳定阻挡层的电阻器的示意剖面图，
图2是电阻器的部分掺氟区的高倍放大俯视图，
图3是已经由多晶硅制得的分别无稳定层和有稳定层的电阻器的负载测试结果曲线，
图4和5是被稳定的电阻器的氧化物基阻挡层的SIMS(二次离子质谱术)分析结果曲线，以及
图6和7是被稳定的电阻器的氧化物基阻挡层的TXRF(X射线总荧光)分析结果曲线。
优选实施方案的描述
图1a示出了常规多晶硅电阻器剖面图的例子。电阻器已经被制作在包含集成元件且顶部有氧化硅隔离层3的基底结构1上，此氧化硅例如是热氧化物，当然也可以是被淀积的氧化物。在所示实施方案中，在基底结构1的底部提供了硅衬底5，例如单晶硅片，在其顶部提供了具有不同的扩散进入其中的物质区的硅衬底区7，其上提供了通常情况下包括介电材料和多晶硅的层结构9，并在其整个顶部提供了氧化层3。平台即“台面”11位于氧化层3上，构成电阻器本体，俯视时为例如矩形形状，见图2中电阻器本体的俯视图。电阻器本体11包含作为电阻器一部分的确定电阻器电阻值的内部即中间部分13以及可以被重掺杂的因而电阻值相当小的用于接触的外部区域15。
基底结构1和电阻器本体11的组装件的上表面，被氧化硅层17覆盖。但也可以在组装件的顶部安置其它包含无源或有源电气器件和电子器件的层。在结构的顶部，可以提供分别由氮化硅或二氧化硅或二者组成的钝化层27。通过氧化层17向下直到接触区15的上表面，制作孔21。为了进一步增强与用以电连接位于氧化层17与钝化层27之间的电阻器的铝构成的导电通路25的接触，在孔23中的接触区15的表面处提供了区域23。区域23可以包括由例如钛或某些钛的化合物组成的导电扩散势垒层。
现参照详细实施例来描述制造多晶硅电阻器的常规方法。电阻器的电阻值由硼掺杂确定。
实施例1
根据已知的CVD(化学汽相淀积)方法，在先前已经涂敷在适当衬底上的厚度为9000的热氧化二氧化硅上，淀积厚度为5500的多晶硅膜。在多晶硅膜顶部上，用CVD方法淀积厚度约为5500的二氧化硅。然后在1050℃下执行30分钟退火，以便确定多晶硅的晶粒尺寸等。多晶硅表面被腐蚀成无氧化物，然后以80keV的能量，在膜中注入浓度为9.4×1018cm-3的硼。随后，将光刻确定的掩模置于多晶硅上，并进行腐蚀以产生电阻器。之后，用CVD方法，在400℃下淀积厚度为6500的二氧化硅，随之以在1000℃下执行大约30分钟退火。再随之以集成电路制造中通常所用的工艺流程，包括接触孔腐蚀、铝合金化、光刻确定导体路径、在420℃下的氢气中进行20分钟合金、以及用厚度为9000的氮化硅钝化。后面一层是用等离子体增强CVD产生的。电阻器的长度为200μm，而宽度为20μm。在成品电阻器中的多晶硅膜的电阻率为每方605欧姆。
电阻器被安装在气密性陶瓷包封件中，并在100℃和150℃下实验2000小时，施加或不施加30V的负载电压，在0、168、500和1000、1500和2000小时之后，在室温下测量生产的电阻器的电阻值。结果在图3中被示为“单独”所示的实线。如从图可见，这些电阻器的电阻值比之实验开始时的电阻值，能够增加高达大约2％。这对于电路应用中的模拟电阻器来说是太大了。此例子从而说明了与仅仅用硼掺杂的多晶硅不能提供足够稳定的电阻器的事实相关的所述问题。
实施例2
根据上述国际专利申请WO97/49103所述的方法，制作了电阻器。
在根据实施例1制作的多晶硅膜中，在80keV下，在膜中注入浓度为9.4×1018cm-3的硼。用CVD方法，在多晶硅膜顶部淀积厚度约为5500的二氧化硅。然后在1000℃下对膜进行30分钟退火。多晶硅表面被腐蚀成无氧化物，然后以120keV的能量，在膜中注入浓度为5.7×1019cm-3的氟。随后，将光刻确定的掩模置于多晶硅上，并进行腐蚀以产生电阻器。之后，用CVD方法，在400℃下淀积厚度为6500的二氧化硅，随之以在750℃下执行30分钟退火。再随之以集成电路制造中通常所用的工艺流程，包括接触孔腐蚀、铝合金化、光刻确定导体路径、在420℃下的氢气中进行20分钟合金、以及用厚度为9000的氮化硅钝化。后面一层是用等离子体增强CVD产生的。电阻器的长度为200μm，而宽度为20μm。在成品电阻器中的多晶膜的电阻率为每方650-700欧姆。
电阻器被安装在陶瓷包封件中，并在100℃和150℃下老化实验和负载实验2000小时，在0、168、500和1000、1500和2000小时之后，在室温下测量制得的电阻器的电阻值。结果在图3中被示为“氟”所示的实线。如从图可见，这些电阻器的电阻值提高了大约1％。这说明当使用包含以高浓度的氟进行稳定的已知方法时，如何能够得到稳定作用。然而，往往还需要进一步改善稳定性。
实施例3
根据上述国际专利申请WO97/10606所述的方法，制作了电阻器。
在根据实施例1制作的多晶硅膜上，在80keV下，注入浓度为7.5×1019cm-3的硼。随之以在120keV下，注入剂量为13.6×1019cm-3的磷。然后，根据实施例1，从得到的多晶硅膜制作电阻器。电阻器的长度为200μm，而宽度为20μm。在成品电阻器中的多晶膜的电阻率为每方1020欧姆。
电阻器被安装在陶瓷包封件中，并在100℃和150℃下进行负载实验2000小时，在0、168、500和1000、1500和2000小时之后，在室温下测量制得的电阻器的电阻值。结果在图3中被示为“补偿”所示的实线。如从图可见，这些电阻器的电阻值提高了大约1％。这说明用包含补偿掺杂的先前已知方法，如何能够得到稳定作用。然而，往往还需要进一步改善稳定性。
然而，看来根据上述讨论的多晶硅电阻器的稳定性不总是足够的，亦即，这种电阻器的电阻值的变化在长时间内和/或载有电流时，能够用至少一个恰当地选择的被认为主要降低氢原子的扩散的稳定层或阻挡层来达到。更确切地说，为了稳定多晶硅电阻器，应该用一个或多个厚度适当的排列在电阻器处的由适当的过渡金属制作的氧化物基阻挡层加以保护。这些层被选择来防止诸如氢之类的可移动原子抵达电阻器多晶硅中的不饱和键。加入的材料不应该影响或抑制多晶硅电阻器的可能的其它优化处理效果，例如，本身导致稳定性提高的诸如根据上述讨论的恰当高的氟掺杂和补偿掺杂之类的处理。加入的阻挡层当然必须与电路的其余制造步骤兼容。
在图1b中，示出了以这种方式稳定的多晶硅电阻器的剖面。它具有相似于根据图1a的常规电阻器的结构，但具有稳定层，示出了其二个可能的位置。在图1b中，能够位于此电阻器结构上下的集成电路中的其它所有典型的层均未示出。但比之图1a，也未示出能够提供在硅衬底中的电路元件。于是，被稳定的多晶硅电阻器被建立在能够包含集成元件且其顶部具有氧化硅隔离层3的基底结构1上。硅衬底5位于氧化硅层3的下方。第一稳定层28可以直接位于氧化层3的顶部上，而其顶部上的氧化层29随之以形成电阻器本体的抬高部分11。电阻器本体11包含上述的内部部分13，即确定电阻器电阻值的电阻器部分，以及用于电连接的外部区域15。
包含基底结构1和电阻器本体11的组装件的顶部表面，被氧化硅层17覆盖。此氧化硅层17被基于最好是Ti和W的过渡金属的金属层31覆盖，其未被铝层25覆盖的区域，被转变成第二稳定层33。上稳定层33位于至少此电阻器部分13的顶部上，但可以覆盖除了被铝层25覆盖的位于边沿处的某些区域外的电阻器本体11的大部分。孔21被制作成通过过渡金属层31和氧化层17向下达到接触区15的上表面，并被来自铝层25的材料填充。为了进一步改善与用以电连接电阻器的包含在铝层25中的导电通路的电接触，在上述孔21中的接触区15的表面处提供了区域23。由例如氮化硅或二氧化硅组成的或由这二种材料一起组成的钝化层27，覆盖整个结构。
在图2中，局部高倍放大示出了一小部分多晶硅电阻器的示意图。从中可见受主原子A和/或施主原子D、荷电载流子陷阱T、以及可能的氢原子H是如何分别分布在晶粒41内和晶粒边界43中。可能还有氟原子F存在，或作为变通仅仅有氟原子而没有氢原子。影响多晶硅膜电阻率的可能的氟原子和氢原子，主要位于晶粒边界中。
以下描述具有稳定阻挡层的多晶硅电阻器的详细例子
实施例4
根据实施例1制作了多晶硅电阻器，但有差别，即在淀积铝膜之前，用溅射方法淀积厚度为1500的膜，此膜是一种集成电路制造中普通的合金，是组分为Ti30W70的钛和钨，其中的指标30和70表示原子组分，亦即此合金包含30％原子比的钛和70％原子比的钨。然后淀积铝金属化。此铝金属化被光刻确定，之后，在腐蚀操作中产生的铝导体被用作掩模，将金属性Ti30W70层转变成暴露于铝导体下方位置处的氧化物基阻挡层。室温下的30％重量比的过氧化氢水溶液被用于这一转变，电路板被浸入其中30分钟。然后将板在去离子水中清洗15分钟。之后，继续根据实施例1的正常工艺流程。多晶硅电阻器于是具有对应于图1b所示结构的结构，但没有第一下稳定层28和直接位于其上顶部的氧化层29。电阻器的长度为200μm，而宽度为20μm。考虑测量误差和分散之后，成品电阻器中的多晶膜的电阻率相当于根据实施例1制造的电阻器的电阻率。
在下列论文中描述了当用过氧化氢H2O2处理时，钛和钨到氧化物的转变：J.E.A.M.vain-den-Meerakker，M.Scholten and J.J.van-Oekel，“The Etching of Ti-W in Concentrated H2O2 Solutions”，Thin Solid Films，Vol.208，pp.237-42(1992)，以及J.E.A.M.van-den-Meerakker，M.Scholten and T.L.G.M.Thijssen，“An Electrandemical and X-Ray Photoelectron SpectroscopicStudy into the Mechanism of Ti＋W Alloy Etdhing in H2O2Solutions”，Journal of Electroanalytical Chemistry，Vol.333，pp.205-216(1992)。由于大多数金属在用过氧化氢处理时消失，故这一转变可以被认为是腐蚀操作。在腐蚀工艺之后，保留下氧化物基层，它可以很薄，其厚度最多可能是几百。
此处可以指出的是，钛和钨组成的金属合金在上述实施例中常常被用作制造集成电路过程中的中间层，以便在铝和n型硅之间得到电阻性电接触，与铝直接接触n型硅时得到的整流接触相反。
以相同于实施例1的方式，电阻器被安装在陶瓷包封件中，并在100℃和150℃下进行2000小时的负载实验，在0、168、500和1000、1500和2000小时之后，在室温下测量制得的电阻器的电阻值。结果在图3中被示为“单独”所示的虚线。如从图可见，这些电阻器的电阻值比之未被TiW-氧化物基阻挡层保护的多晶硅膜的电阻值，增加了大约一半，其电阻值在图3中由“单独”所示的实线表示。这说明在根据本实施例制造电阻器的情况下得到了稳定效果。
用高灵敏表面分析方法SIMS(“二次离子质谱术”)，对某些电阻器进行各个层的分析。如从图4可见，在氮化物与BPSG(硼磷掺杂的二氧化硅)之间的边界表面中，亦即在氧化物基阻挡层位置处，得到了清晰的钛信号。分析所需的离子辐射导致样品表面被充电，影响了信号的出现。
实施例5
根据实施例2制作了多晶硅电阻器，但有差别，即在淀积铝膜之前，用溅射方法淀积厚度为1500的金属膜，此膜的组成是Ti30W70，其中的指标表示原子组分。然后涂敷铝金属化。此铝导体被光刻确定，之后，以相同于实施例4的方式，在金属性Ti30W70层转变成暴露于铝导体下方任何位置处的氧化物基阻挡层的过程中，腐蚀工艺产生的铝导体被用作掩模。之后，继续根据实施例2的正常工艺流程。多晶硅电阻器如实施例4那样，具有对应于图1b所示结构的结构，但没有第一下稳定层28和直接位于其顶部的氧化层29。电阻器的长度为200μm，而宽度为20μm。考虑测量误差和分散之后，成品电阻器中的多晶膜的电阻率相当于根据实施例2制造的电阻器的电阻率。
以相同于实施例2的方式，电阻器被安装在陶瓷包封件中，并在100℃和150℃下进行2000小时的负载实验，在0、168、500和1000、1500和2000小时之后，在室温下测量电阻值。结果在图3中被示为“氟”所示的虚线。如从图可见，这些电阻器的电阻值增加了未被TiW-氧化物基阻挡层保护的多晶硅膜的且其电阻值在图3中被示为“氟”所示的实线的电阻值改变的不到一半。这说明在制造具有稳定层的电阻器的情况下得到了稳定效果。
实施例6
根据实施例3制作了多晶硅电阻器，但有差别，即在涂敷铝膜之前，用溅射方法淀积厚度为1500的金属膜，其组成是Ti30W70，其中的指标表示原子组分。然后涂敷铝金属化。此铝导体被光刻确定，之后，以相同于实施例4的方式，在金属性Ti30W70层转变成暴露于铝导体下方任何位置处的氧化物基阻挡层的过程中，腐蚀工艺产生的铝导体被用作掩模。之后，继续根据实施例3的正常工艺流程。多晶硅电阻器如实施例4那样，具有对应于图1b所示结构的结构，但没有第一下稳定层28和直接位于其顶部的氧化层29。电阻器的长度为200μm，而宽度为20μm。考虑测量误差和分散之后，成品电阻器中的多晶膜的电阻率相当于根据实施例3制造的电阻器的电阻率。
以相同于实施例3的方式，电阻器被安装在陶瓷包封件中，并在100℃和150℃下进行长达2000小时的负载实验，在0、168、500和1000、1500和2000小时之后，在室温下测量电阻值。结果在图3中被示为“补偿”所示的虚线。如从图可见，这些电阻器的电阻值增加了未被TiW-氧化物基阻挡层保护且其电阻值在图3中被示为“氟”所示的实线的多晶硅膜的电阻值改变的不到一半。这说明在制造具有稳定层的电阻器的情况下得到了稳定效果。
实施例7
根据实施例4制作了多晶硅电阻器，但有差别，即在硅衬底配备了厚度为9000的热氧化二氧化硅层之后，淀积厚度为1500的Ti30W70。后一薄膜以相同于实施例4中的相应层的方式，被转变成氧化物基阻挡层。用CVD方法，在阻挡层顶部淀积大约5500的二氧化硅。然后与实施例4完全一样地继续制作各个层并制造电阻器。
这样得到的电阻器与根据实施例4的电阻器的不同在于，还在多晶硅膜下方具有氧化物基阻挡层和CVD-氧化物层，亦即具有图1b所示的所有各个层。形成电阻器本体的多晶硅膜于是被包围在二个二氧化硅层之间，亦即在基于电阻器本体中的基础材料的作为电阻器本体的紧邻的二个氧化物层与这些氧化物层外面的二个氧化物基阻挡层之间。
电阻器被安装，接受负载实验，并根据实施例4测量电阻值的增加。在实验精度以内，未能观察到电阻值的增加。
实施例8
根据实施例1制作了掺杂的多晶硅膜。然后用根据实施例1的二氧化硅覆盖此多晶硅膜。然后以相同于实施例4的方式，用溅射方法淀积厚度为1500而组分为Ti30W70的由钛和钨组成的金属膜，其中的指标表示原子组分。然后将金属性Ti30W70层转变成氧化物基阻挡层。为此，在室温下使用30％的过氧化氢水溶液，将电路板置于其中30分钟。然后在去离子水中清洗电路板15分钟。
从电路板取下样品，并用高灵敏表面分析方法SIMS分析最外层中的钛和钨。除了刚刚要淀积Ti30W70膜之前中断了制造之外，经历了相同处理的样品被作为比较样品。如从图5可见，比之无Ti30W70的样品，在具有被湿法腐蚀过的Ti30W70的样品中得到了钛和钨信号强度的明显的差别。后一样品的信号电平被指定为信号噪声，而实际上，来自质量数为48的钛原子的SIMS信号与来自质量数相同并由3个氧原子形成的聚集物的信号重合。
还从电路板取下样品，用高灵敏表面分析方法TXRF(“X射线总荧光”)分析最外层中的钛。如从图6的钛线可见，样品表面上的氧化物基阻挡层含有钛。钛信号的强度相当于5×1012cm-2的表面浓度。由于钨阴极被用来产生分析所需的X射线辐射，故不能用钨线来表示薄膜中钨的存在。还从电路板取下样品，用高灵敏层分析方法RBS(“卢瑟福背散射光谱术”)分析最外层中的钛和钨二者。如从表1可见，样品1的结果表明样品表面上的氧化物基阻挡层含有钛和钨二者。由于SIMS、TXRF、和RBS这三种分析方法在不同的设备中进行，故不可能对所用的各个设备和得到的测量数值进行相互校准。
实施例9
用根据实施例4的氧化物层、铝层和Ti30W70氧化物基层，覆盖掺杂的多晶硅膜。以相同于实施例1的方式，将铝层腐蚀掉。在清除铝层之后，以相同于实施例8的方式，将Ti30W70层转变成氧化物基阻挡层。
从电路板取下样品，并用TXRF方法分析最外层中的钛。如从图7的钛线可见，样品表面上的氧化物基阻挡层含有钛。钛信号的强度相当于4×1012cm-2的表面浓度。由于钨阴极被用来产生分析所需的X射线辐射，故不能用钨线来表示薄膜中钨的存在。还从电路板取下样品，用RBS方法分析最外层中的钛和钨二者。如从表1可见，样品2的结果表明样品表面上的氧化物基阻挡层含有钛和钨二者。由于实施例8中的SIMS、TXRF、和RBS这三种分析方法在不同的设备中进行，故不可能对所用的各个设备和得到的测量数值进行相互校准。
表1：用H2O2处理TiW之后的Ti和W浓度
 样品编号   分析方法 Ti浓度(原子/cm2) W浓度(原子/cm2)
    1     RBS     1×1013     6×1012
    2     RBS     2×1013     1×1013
对于样品1，用过氧化氢腐蚀顶部具有TiW层的结构。对于样品2，采用顶部具有铝层而其下方具有TiW层的结构。用集成电路制造过程中常用的腐蚀剂将铝层腐蚀掉，而用过氧化氢腐蚀TiW层。
至于确定电阻器电阻值的多晶硅膜中的掺杂剂，可以选自所有常用的掺杂剂。更确切地说是硼，不一定要使用上述各个实施例所指出的原子类型。
至于包括在氧化物基阻挡层中的原子的类型，可以使用上述各个实施例所指出的金属原子之外的金属原子。单独或与其它原子组合使用由其它种类原子产生的氧化物基阻挡层，得到了相似的性质，只要这些原子取自周期表的过渡金属即可。同样，为了获得稳定效果，由金属原子形成的氧化物不一定要纯粹基于氧。其它原子例如作为集成电阻器制造特征的原子种类氟和氮的混合物，单独或相互组合，也能够提供具有所需稳定性质的氧化物基阻挡层。
主要使用电绝缘从而能够被置于与金属导体紧密直接接触的氧化物基层作为阻挡层。根据上述讨论，淀积的适当金属层能够仅仅在所希望的区域中转变成氧化物基，且能够用作导体。术语氧化物基层除了主要表示适当的氧化物层或纯氧化物层之外，还包括含有例如以氢氧原子团和/或水分子形式存在的氧原子的层。而且包括未完全转变成氧化物而仍然是金属的金属层，亦即仅仅掺氧的层。
同样，氧化物基阻挡层的制作不局限于各个实施例所指出的那些，而是可以使用集成电路制造过程中使用的所有物理、电化学、和化学方法。例如，用直接淀积方法制作的氧化物基阻挡层以及在淀积的金属层被氧化之后得到的这种层，都能够被用于稳定的多晶硅电阻器中。各个层的厚度和位置要适应所希望的电阻器稳定性改进程度。
根据上述描述，电阻器由多晶膜制作，但它们通常可以是任意类型，并具有任意电阻率和电阻值。
根据上述描述，电阻器由多晶硅制作，但它们也可以由多晶锗或多晶硅-锗化合物制作。

Claims (12)

1.一种电阻器，它包含由多晶硅、多晶锗、或多晶硅一锗组成的电阻器本体以及排列在电阻器本体上和/或中的电接触区，电阻器本体包括接触区之间的电阻器部分，它为电阻器提供电阻值，用掺杂剂对电阻器部分中的材料进行掺杂，以获得所希望的电阻器电阻值，其特征是一个或多个包含过渡金属原子并被安置在电阻器部分的氧化物基层。
2.根据权利要求1的电阻器，其特征是，过渡金属原子包含选自钛和钨的原子。
3.根据权利要求1-2中任何一个的电阻器，其特征是电阻器部分与氧化物基层之间的氧化硅层。
4.根据权利要求1-3中任何一个的电阻器，其特征是，电阻器部分在其下侧和上侧具有包含过渡金属原子的氧化物基层。
5.根据权利要求1-4中任何一个的电阻器，其特征是，电阻器部分被包含过渡金属原子的氧化物基层包围。
6.根据权利要求1-5中任何一个的电阻器，其特征是，由电阻器部分中的基础材料组成的氧化物层位于电阻器部分与包含过渡金属原子的氧化物基层之间。
7.一种电阻器，它包含由多晶硅、多晶锗、或多晶硅一锗组成的电阻器本体以及排列在电阻器本体上和/或中的电接触区，电阻器本体包含接触区之问的电阻器部分，它为电阻器提供电阻值，用掺杂剂对电阻器部分中的材料进行掺杂，以获得所希望的电阻器电阻值，其特征是安置在电阻器部分与含有原子，特别是能够与电阻器本体的多晶材料中的晶粒边界相互反应以改变其电阻率的氢原子的层或区域之间的防止扩散层，即钝化层。
8.一种制造电阻器的方法，此电阻器包含由多晶硅、多晶锗、或多晶硅一锗组成的电阻器本体，此方法包含下列步骤：
在特定的膜中，由多晶硅、多晶锗、或由多晶硅一锗制作本体，
在本体中的材料的制作过程中或之后，用至少一种掺杂剂对其进行掺杂，以获得所希望的电阻器电阻值，以及
安置本体的电接触区，
其特征是，一个或多个包含过渡金属原子并被安置在电阻器本体的氧化物基层。
9.根据权利要求8的方法，其特征是，在涂敷氧化物基层时，它被制成含有选自钛和钨的原子。
10.根据权利要求8-9中任何一个的方法，其特征是，电阻器本体的基础材料组成的氧化物被涂敷在电阻器本体与氧化物基层之间。
11.根据权利要求8-10中任何一个的方法，其特征是，在涂敷氧化物基层时，首先涂敷由一种或多种过渡金属组成的层，然后对此层进行氧化。
12.根据权利要求11的方法，其特征是，用过氧化氢处理来进行氧化。
CNB998132470A 1998-11-13 1999-11-15 多晶硅电阻器及其制造方法 Expired - Fee Related CN1156004C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9803883A SE513116C2 (sv) 1998-11-13 1998-11-13 Polykiselresistor och sätt att framställa sådan
SE98038839 1998-11-13

Publications (2)

Publication Number Publication Date
CN1326591A true CN1326591A (zh) 2001-12-12
CN1156004C CN1156004C (zh) 2004-06-30

Family

ID=20413276

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998132470A Expired - Fee Related CN1156004C (zh) 1998-11-13 1999-11-15 多晶硅电阻器及其制造方法

Country Status (10)

Country Link
US (1) US6400252B1 (zh)
EP (1) EP1142016A1 (zh)
JP (1) JP4731690B2 (zh)
KR (1) KR100722310B1 (zh)
CN (1) CN1156004C (zh)
AU (1) AU1901600A (zh)
CA (1) CA2350656A1 (zh)
HK (1) HK1042590A1 (zh)
SE (1) SE513116C2 (zh)
WO (1) WO2000030176A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399506C (zh) * 2003-01-31 2008-07-02 快捷半导体有限公司 具有低标准偏差的高值分裂多晶p电阻器
CN100409415C (zh) * 2005-12-06 2008-08-06 上海华虹Nec电子有限公司 一种在集成电路中使用α多晶硅的方法
CN106684046A (zh) * 2015-11-11 2017-05-17 无锡华润上华半导体有限公司 一种降低多晶高阻的氢化作用的结构、方法及半导体器件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439146B1 (en) * 2000-08-30 2008-10-21 Agere Systems Inc. Field plated resistor with enhanced routing area thereover
KR100767540B1 (ko) * 2001-04-13 2007-10-17 후지 덴키 홀딩스 가부시끼가이샤 반도체 장치
JP2004071927A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
US20040070048A1 (en) * 2002-10-15 2004-04-15 Kwok Siang Ping Providing high precision resistance in an integrated circuit using a thin film resistor of controlled dimension
DE10317466A1 (de) * 2003-04-16 2004-12-09 Robert Bosch Gmbh Elektromotor
US7112535B2 (en) * 2003-09-30 2006-09-26 International Business Machines Corporation Precision polysilicon resistor process
KR100587669B1 (ko) * 2003-10-29 2006-06-08 삼성전자주식회사 반도체 장치에서의 저항 소자 형성방법.
US20070096260A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Reduced parasitic and high value resistor and method of manufacture
US7642892B1 (en) 2006-03-10 2010-01-05 Integrated Device Technology, Inc. Negative voltage coefficient resistor and method of manufacture
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
US7691717B2 (en) 2006-07-19 2010-04-06 International Business Machines Corporation Polysilicon containing resistor with enhanced sheet resistance precision and method for fabrication thereof
DE102008035808B4 (de) * 2008-07-31 2015-06-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem Silizium/Germanium-Widerstand
US8054156B2 (en) * 2008-08-26 2011-11-08 Atmel Corporation Low variation resistor
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
JP6556556B2 (ja) 2015-08-20 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6939497B2 (ja) * 2017-12-13 2021-09-22 富士電機株式会社 抵抗素子
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
JP7275884B2 (ja) 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法
WO2022239719A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 受動電子部品用の支持基板、受動電子部品、半導体装置、マッチング回路及びフィルタ回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4758814A (en) * 1985-12-02 1988-07-19 Motorola, Inc. Structure and method for wire lead attachment to a high temperature ceramic sensor
US5290727A (en) * 1990-03-05 1994-03-01 Vlsi Technology, Inc. Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5241206A (en) * 1991-07-03 1993-08-31 Micron Technology, Inc. Self-aligned vertical intrinsic resistance
US5236857A (en) * 1991-10-30 1993-08-17 Texas Instruments Incorporated Resistor structure and process
JP2748070B2 (ja) * 1992-05-20 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
US5530418A (en) * 1995-07-26 1996-06-25 Taiwan Semiconductor Manufacturing Company Method for shielding polysilicon resistors from hydrogen intrusion
SE504969C2 (sv) * 1995-09-14 1997-06-02 Ericsson Telefon Ab L M Polykiselresistor och förfarande för framställning av en sådan
JPH09293869A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
SE511816C3 (sv) * 1996-06-17 2000-01-24 Ericsson Telefon Ab L M Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan
US5926734A (en) * 1997-08-05 1999-07-20 Motorola, Inc. Semiconductor structure having a titanium barrier layer
US6069063A (en) * 1999-04-01 2000-05-30 Taiwan Semiconductor Manufacturing Company Method to form polysilicon resistors shielded from hydrogen intrusion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399506C (zh) * 2003-01-31 2008-07-02 快捷半导体有限公司 具有低标准偏差的高值分裂多晶p电阻器
CN100409415C (zh) * 2005-12-06 2008-08-06 上海华虹Nec电子有限公司 一种在集成电路中使用α多晶硅的方法
CN106684046A (zh) * 2015-11-11 2017-05-17 无锡华润上华半导体有限公司 一种降低多晶高阻的氢化作用的结构、方法及半导体器件
CN106684046B (zh) * 2015-11-11 2019-03-08 无锡华润上华科技有限公司 一种降低多晶高阻的氢化作用的结构、方法及半导体器件

Also Published As

Publication number Publication date
WO2000030176A1 (en) 2000-05-25
CN1156004C (zh) 2004-06-30
AU1901600A (en) 2000-06-05
CA2350656A1 (en) 2000-05-25
EP1142016A1 (en) 2001-10-10
KR100722310B1 (ko) 2007-05-28
SE9803883D0 (sv) 1998-11-13
HK1042590A1 (zh) 2002-08-16
SE513116C2 (sv) 2000-07-10
US6400252B1 (en) 2002-06-04
JP2002530868A (ja) 2002-09-17
SE9803883L (sv) 2000-05-14
JP4731690B2 (ja) 2011-07-27
KR20010075671A (ko) 2001-08-09

Similar Documents

Publication Publication Date Title
CN1156004C (zh) 多晶硅电阻器及其制造方法
Vijay et al. Electrodes for PbZr x Ti1− x O 3 Ferroelectric Thin Films
US4907064A (en) Semiconductor device having silicon oxynitride film with improved moisture resistance
KR950004589B1 (ko) 반도체장치 및 반도체장치의 제조방법
US4990997A (en) Crystal grain diffusion barrier structure for a semiconductor device
EP3089218A1 (en) Solar cell and production method therefor
CN100547807C (zh) 半导体器件及其制造方法
US6313728B1 (en) Stabilized polysilicon resistor and a method of manufacturing it
CN1102731A (zh) 具有电容元件的半导体装置及其制造方法
US8372745B2 (en) Semiconductor device, its manufacturing method, and sputtering target material for use in the method
EP1094484A2 (en) Field emission-type electron source and manufacturing method thereof
CN1384531A (zh) 用于具有高热稳定性超浅结中的含铱硅化镍及其制法
EP3496169B1 (en) Secondary battery
CN110797326B (zh) 电阻元件及其制造方法
Yu et al. High‐temperature annealing characteristics of tungsten and tungsten nitride Schottky contacts to GaAs under different annealing conditions
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
GB1566072A (en) Semiconductor device
Nakabayashi et al. Influence of hydrogen on electrical characteristics of poly-Si resistor
DE102015110957A1 (de) Kontakte für Halbleitervorrichtungen und Verfahren zu deren Bildung
US6291306B1 (en) Method of improving the voltage coefficient of resistance of high polysilicon resistors
JP7505402B2 (ja) 炭化珪素半導体ウェハおよび炭化珪素半導体装置の製造方法
SE504969C2 (sv) Polykiselresistor och förfarande för framställning av en sådan
JP2669611B2 (ja) 半導体装置の製造方法
EP4071786A1 (en) Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device
DE102021127021A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1042590

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040630

Termination date: 20161115

CF01 Termination of patent right due to non-payment of annual fee