JP2002530868A - ポリシリコンレジスタおよびそれを生産する方法 - Google Patents

ポリシリコンレジスタおよびそれを生産する方法

Info

Publication number
JP2002530868A
JP2002530868A JP2000583087A JP2000583087A JP2002530868A JP 2002530868 A JP2002530868 A JP 2002530868A JP 2000583087 A JP2000583087 A JP 2000583087A JP 2000583087 A JP2000583087 A JP 2000583087A JP 2002530868 A JP2002530868 A JP 2002530868A
Authority
JP
Japan
Prior art keywords
resistor
oxide
layer
register
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000583087A
Other languages
English (en)
Other versions
JP4731690B2 (ja
Inventor
スミス、ウルフ
リイドベルク、マットス
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2002530868A publication Critical patent/JP2002530868A/ja
Application granted granted Critical
Publication of JP4731690B2 publication Critical patent/JP4731690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors

Abstract

(57)【要約】 レジスタは、多結晶性シリコンのレジスタ本体(11)と、レジスタに抵抗を付与するレジスタ部(13)が接触領域の間に形成されるように、レジスタ本体(11)の上および/または中に配置された電気接触領域(23、15)とを有する。レジスタ本体の材料は、その抵抗を規定するために、例えばほう素を用いてドーピングされる。レジスタに良好な長期安定性を付与するために、レジスタ部(13)は1つまたはそれより多くの、遷移金属から生産される酸化物系ブロッキング層(28、31)によって保護される。これらのブロッキング層は、水素のような移動可能な種類の原子種がポリシリコン中の不飽和結合に到達するのを防ぐことができる。そのような移動可能な種類の原子種は、例えば、レジスタが含まれる集積電子回路の最も外側に位置するパシベーション層(27)中に存在し得る。これらのブロッキング層は、30%のチタンおよび70%のタングステンを有する層を、過酸化水素を用いて酸化することにより生産することができる。

Description

【発明の詳細な説明】
【0001】 (発明が属する技術分野) 本発明は、一般に電子要素、主として、集積電子回路に含まれ、または、対応
する加工方法を用いて生産される電子要素に関するものであって、特に、多結晶
性のシリコン、ゲルマニウムまたはシリコン−ゲルマニウムの電気レジスタ、お
よびそのようなレジスタの製造方法に関するものである。
【0002】 (発明の背景技術) ポリシリコンとも呼ばれる多結晶性シリコンのレジスタは、電子回路分野にお
いて約30年間も使用されてきた。多結晶性シリコンの製造方法は、多結晶性シ
リコンからのレジスタの製造方法と同様に公知である。また、ドーパントを添加
することによって、ポリシリコンの抵抗を望ましい値に如何に制御するかもすで
に公知である。一般的技術が、T.Kamins著「集積回路用途のためのポリ
シリコン(Poli Silicon for Integrated Cir
cuit Application)」、ISBN 0−89838−259−
9、Kluver Academic Publishers、1988年、と
いう本に記載されている。
【0003】 アナログ型電子回路においては、含まれるレジスタの安定性の要求が極めて高
い:抵抗の絶対値の最大許容変化に関する仕様が満足されることが必要であり、
かつ、互いにマッチングされたレジスタの抵抗の起こり得る変化が、レジスタの
抵抗の相互関係が常に正確に維持されるような範囲でなければならない。このこ
とは、回路が使用される全期間中レジスタが十分安定であること、つまり、レジ
スタの抵抗が、全使用期間中十分一定性を維持することによってのみ達成できる
【0004】 ポリシリコンレジスタの長期安定性に影響を及ぼし、そして特にそれを改善す
る既知の方法が以下の文書に記載されている:IEEE Trans. Ele
ctron Devicesに1998年5月に投稿された、M.Rydber
gおよびU.Smith、「補正ドーピングされたポリシリコンレジスタの電気
的性質(Electrical Properties of Compens
ation−Doped Polysilicon Resistors)」、
IEEE Trans. Electron Devicesに1998年5月
に投稿された、M.RydbergおよびU.Smith、「ポリシリコンIC
−レジスタの電気的性質に及ぼすふっ素の影響(The Effect of
Fluorine on the Electrical Propertie
s of Polysilicon IC−Resistors)」、M.Ry
dbergおよびU.Smith、「ふっ素ドーピングによるポリシリコン集積
回路レジスタの長期安定性の改良(Improvement of the l
ong−term stability of polysilicon in
tegrated circuit resistors by fluori
ne doping)」、Mat.Res.Symp.Proc.,Vol.4
72、(1997)、M.Rydberg、U.Smith、A.Soeder
bargおよびH.Hansson、「安定な集積回路レジスタのためのポリシ
リコンフィルムの補正ドーピング(Compensation doping
of polysilicon films for stable inte
grated circuit resistors)」、Diffusion
−and−Deffect−Data−Part−B−(Solid−Stat
e−Phenomena),Vol.51−52、561−566頁(1996
)、U.SmithおよびM.Rydbergが発明者であり、そして、ふっ素
の高ドーピングによる高い長期安定性を有するポリシリコンレジスタが開示され
ている、公開国際特許出願WO97/49103、そして最後に、U.Smit
h、M.RydbergおよびH.Hanssonが発明者であり、高濃度ドナ
ーのため電荷キャリアートラップが粒子境界でブロックされる結果、抵抗の増強
された安定性を有するポリシリコンレジスタが開示されている、公開国際特許出
願WO97/10606。
【0005】 M.S.Liu、G.A.ShawおよびJ.Yueが発明者である米国特許
第5,212,108号「SEU制御のための安定化されたポリシリコンレジス
タの加工(Fabrication of stabilized polys
ilicon resistors for SEU control)」には
、種々の製造バッチ間およびバッチ内のレジスタの安定化が記載されている。こ
のように、本特許は、製造プロセスにおける抵抗値の統計的分散に関するもので
あるのに対して、本明細書で考察される問題は抵抗値の経時変化に関するもので
ある。
【0006】 ポリシリコンレジスタが電子回路の臨界的な部分に使用される用途においては
、レジスタの不十分な安定性が実用上問題になることが知られている。事実、使
用中にレジスタの抵抗値が予期せずに変わり得るのである。互いにマッチングし
たレジスタの抵抗値間の偏差と同様、設計者によって設定された値からのそのよ
うな偏差は、その様なレジスタが含まれる電子回路の運転を危険にさらし得る。
不安定性の原因は、材料中の粒子境界に存在する不飽和結合に求めるべきである
。事実、シリコン原子の結晶格子の形での周期的秩序がそこに存在しないために
、多結晶材料中の個々の単結晶粒子間の境界に不飽和結合が形成される。従って
、単結晶粒子中の最も外側のシリコン原子は、シリコン結晶格子に特有の4つの
結合を形成し得るだけの十分多くのシリコン原子を隣接して有していない。生じ
た不飽和結合は電荷キャリアーのトラップとして作用し、そのため、電荷を粒子
境界に結合させ、それが材料の電荷キャリアー移送能力、およびその結果として
の材料の比抵抗に影響を及ぼす。
【0007】 もし、レジスタの製造中およびレジスタが使用される全ての時間中に、結合電
荷数が一定に保持されれば、レジスタの安定性に関してなんの問題も存在しない
であろう。しかしながら、もし、個々の原子が粒子境界に移動して不飽和結合に
結合し、その結果、電荷キャリアーのトラップとして作用し続けることが妨げら
れるならば、トラップ数は減少し得る。同様に、原子が粒子境界でのその位置を
去り、次いで、それぞれが残留不飽和結合を残す場合には、トラップ数が増加し
得る。
【0008】 不飽和結合が粒子境界中の水素原子によってブロックされ得ることは知られて
いる。水素は、ポリシロキサンレジスタを含む回路上に蒸着される層、例えば、
特別な生産の結果として得られる二酸化けい素および/または窒化けい素のパシ
ベーション層中に高濃度で存在し得る。水素原子は、ポリシリコンレジスタ中の
不飽和結合と反応してそれらをブロックし、それらがトラップとして作用し得な
いようにする。しかしながら、不飽和結合に結合した水素原子に伴う問題は、水
素とシリコンの間の結合力が、例えばシリコン原子同士の結合と比較して低いこ
とである。従って、シリコンと水素の間の結合は、容易に破壊されて、その結果
、不飽和結合が再び露出し得る。不飽和結合が電荷キャリアーを捕捉するために
、比抵抗値が変化する。この結合が破壊される原因が知られている程度において
、それらはレジスタ中の臨界点における電力生成の増加によって引起こされる、
一般的な温度上昇または局所温度変化のせいであるとされ得る。しかしながら、
レジスタ中の電荷キャリアーの移送に起因する、動力学的または量子力学的効果
によっても結合が破壊され得るということが除外できるものではない。
【0009】 水素原子が不飽和結合をブロックする能力は、文献で主要に論じられているこ
とであるが、粒子境界中にたまたま置かれたか、製造プロセス中におよびレジス
タの使用中に残されたその他の原子が、もしも十分強力に粒子境界のシリコン原
子と結合する能力を有しない場合には、同様の効果を発揮するということは除外
できない。本明細書でその影響の強さを示してはいないが、レジスタを使用する
時に粒子境界と動力学的に相互作用するドーパント原子が、水素原子と同じ影響
を比抵抗に及ぼすことも可能であるといえる。同様に、レジスタ、および/また
は、レジスタが通常その一部となる回路板中に含まれるその他の種類の原子およ
び意図せずに添加された不純物も、同じ効果を持ち得ることを除外できない。
【0010】 (発明の概要) 本発明の目的は、例えば増幅器回路に含まれるレジスタの抵抗値が測定値を表
す出力信号に直接影響するような、例えば測定またはセンサー部品用に意図した
アナログ型回路などの高感度電子回路において、特に、安全に使用できる良好な
長期安定性、つまり、抵抗の良好な一定性を有するポリシリコンレジスタを提供
することである。
【0011】 ある場合において、ポリシリコンレジスタの安定性の欠如または不足に関連し
た、上に提示した問題の解決は、1つまたそれより多くの安定化層またはブロッ
キング層を、レジスタの抵抗を決定づける正にその部分に配置させることである
。もし、ポリシリコンレジスタがブロッキング層または拡散防止層、特に、例え
ば水素のような移動可能な種類の原子がポリシリコン中の不飽和結合に到達する
のを防止する能力を持つ、適切な厚みを有し遷移金属から生産される、1つまた
はそれより多くの酸化物系ブロッキング層によって保護されること、そして、こ
の追加の材料がポリシリコンレジスタの可能な他の最適化処理、例えば、それ自
身が安定性の増大をもたらすような処理の効果に影響を及ぼさないか失なわせな
いこと、および、追加されたブロッキング層が電子回路の残りの製造プロセスに
適合することが確保されれば、安定化が得られると思われている。ブロッキング
層は、完全なレジスタ構造におけるレジスタとその他の層との間、例えば、レジ
スタ本体と、通常酸化物または窒化物であるパシベーション層との間、または、
レジスタ本体と、酸化物または窒化物を含む他の層との間、特に、レジスタ本体
と、生産方法のために水素原子を含有する層との間に配置することができる。ブ
ロッキング層は、通常板状をしたレジスタのどちらかの片側またはその両側でそ
れを囲むように配置することができる。レジスタは抵抗規定領域、レジスタ部お
よび接触領域を有することができ、それらがレジスタ部と共にレジスタ本体を形
成する。
【0012】 遷移金属には、好ましくはチタンおよびタングステンが含まれる。TiO2
を通過する水素の拡散が制限される事実が、新材料に関する第8回CIMTEC
世界セラミックス会議およびフォーラム、TECHNA、Faenza、イタリ
アでの、無機フィルムとコーティングにおける進歩に関するProceedin
gs of Topical Symposium 1の、Su−II、Pyu
nおよびYoung−Ci−Yoon、「AC−インピーダンスおよび変調法に
よるPECVD−TiO/sub 2/フィルム/Pd二層中の水素透過、無機
フィルムとコーティングにおける進歩」(“Hydrogen permeat
ion through PECVD−TiO/sub 2/film/Pd
bilayer by AC−impedance and modulati
on method”,Advances in Inorganic Fil
ms and Coatings)、1995年、485−496頁、に述べら
れている。R.S.Nowickiらの「アルミニウム上へのTi−W/Au金
属化の研究(Studies of the Ti−W/Au Metalli
zation on Aluminium)」、Thin Solid Fil
ms、53(1978)、195−205頁と、S.Bergerらの「Al/
TiW/ポリシリコン系の微細構造、組成および電気的性質について(On t
he microstructure,composition and el
ectrical properties of Al/TiW/poly−S
i system)」、Applied Surface Science、4
8/49(1991)、281−287頁に、Ti30W70フィルム(本明細
書の以下の考察を参照)のようなチタンおよびタングステンを含有する層が、と
りわけ表面の酸化物層によって、改良された拡散阻止性を付与されるという事実
が開示されている。Byung−Hoo Jungが発明者である米国特許第5
、674、759号、「水素化効果を増大させるための半導体素子の製造方法(
Method for manufacturing semiconduct
or device for enhancing hydrogenatio
n effect)」に、TFT類とMOSFET類の製造方法が開示されてい
る。もし、窒化物層の頂部に、「低い水素拡散係数を有する材料または耐火金属
」の層を適用すると、プラズマ−窒化物層からの水素の拡散が防止される。更に
、遷移金属酸化物およびそれらと水素原子の相互作用に関するレビューが、C.
G.Granqvist著「無機エレクトロクロミック材料ハンドブック(Ha
ndbook of Inorganic Electrochromic M
aterials)」、Elsevier、1995年に見られる。
【0013】 現在の技術においては、解析によって示すことは不可能であるが、酸化物系ブ
ロッキング層が、構造中に欠陥を含む無秩序な構造を有し、それが水素原子を結
合させおよび/または層中でのそれらの動きを阻害する能力を有するという事実
によって、安定化させる性質を得ると推定されるいくつかの理由がある。
【0014】 (発明を実施するための最良の形態) 図1aには、従来のポリシリコンレジスタの断面の例が描かれている。それは
基板構造体1の上に形成され、集積要素を有し、そして頂部に、例えば熱酸化物
であるが、もちろん蒸着もされ得る酸化けい素の隔離層3を有することができる
。基板構造体1の底部に示された態様においては、シリコン基板5、例えば単結
晶シリコン板が提供され、その頂部には、その中に拡散した異なる物質領域を有
するシリコン基板領域7が提供され、その上には、通常誘電材料とポリシリコン
を含む層構造体9が提供され、そしてその頂部に全ての酸化物層3が提供される
。酸化物層3の上に、レジスタ本体を形成して、上から見ると例えば矩形形状を
有する正にプラットホームまたは「メサ(mesa)」11が位置する(図2に
おける、レジスタ本体そのものを上から見た図も参照)。レジスタ本体11には
、レジスタの抵抗を規定する部分、つまりレジスタ部分である内部領域または中
間体部13と、非常に多量にドーピングされ、そのためにかなり低い抵抗を有す
ることができる、接触するための外部領域15が含まれる。
【0015】 基板構造体1およびレジスタ本体11の集合体の上部表面は、酸化けい素層1
7で被覆される。しかしながら、この集合体の上に、更に不活性なまたは活性な
電気的または電子的素子を含む層を配置することができる。窒化シリコンまたは
二酸化けい素のそれぞれまたはこれら2つの物質から成るパシベーション層27
が、この構造の頂部に提供され得る。孔21は酸化物層17を通って下方に接触
領域15の上部表面まであけられる。孔21内部の接触領域15の表面に、酸化
物層17およびパシベーション層27の間に位置して、レジスタの電気接合用の
アルミニウムの導電路25との接触を更に増強させるための領域23が提供され
る。領域23は、例えばチタンまたはいくつかのチタン化合物の導電性拡散バリ
アー層を含み得る。
【0016】 従来の方法におけるポリシリコンレジスタの製造について、詳細な実施例を参照
して以下に述べる。レジスタの抵抗はほう素のドーピングによって規定される。
【0017】 実施例1 5500Åの厚みを有する多結晶性シリコンフィルムを、公知のCVD法(C
VD=「化学蒸着」)に従って、9000Åの厚みを有し、事前に好適な基板上
に調製した熱二酸化けい素の上に蒸着した。約5500Åの厚みを有するポリシ
リコンフィルムの頂部に、CVDを使用して二酸化けい素を蒸着した。次いで、
とりわけポリシリコンの粒子サイズを規定するために、1050℃で30分間ア
ニール操作を行った。ポリシリコンの表面をエッチングして酸化物を除去し、そ
の際、80keVのエネルギーでほう素を9.4×1018cm-3の濃度になるよ
うにフィルム中に注入した。その後、ポリシリコン上にリソグラフィー的に規定
したマスクを置き、エッチングを行ってレジスタを生産した。この後、二酸化け
い素を厚みが6500Åになるまで、CVDを用いて400℃にて蒸着し、続い
て1000℃で約30分間アニール操作を行った。接触孔のエッチング、アルミ
ニウム被覆、導体通路のリソグラフィー的な規定、420℃で20分間の水素ガ
ス中での合金化、および厚みが9000Åの窒化けい素を用いたパシベーション
を含む、電子集積回路の製造において通常使用されるプロセスフローをこれに続
いて行った。後者の層は、プラズマ強化CVDを使用して生産した。レジスタは
長さが200μmで幅が20μmであった。仕上げられたレジスタ中のポリシリ
コンフィルムの比抵抗は605Ω/squareであった。
【0018】 このレジスタを密封セラミックカプセルに搭載し、次に、30Vの負荷電圧を
かけた場合とかけない場合の両方で、100℃および150℃で2000時間ま
で試験し、得られたレジスタの抵抗を、0、168、500、1000、150
0および2000時間経過後に室温で測定した。結果を図3における「単独」と
表示された実線で示す。図から分かるように、これらのレジスタの抵抗は、試験
開始時の抵抗値に比べて約2%まで上昇し得る。臨界的な用途におけるアナログ
レジスタ用としては、この上昇はあまりにも大き過ぎる。従って、この実施例は
、ほう素のみをドーピングした多結晶性シリコンが十分に安定なレジスタを提供
し得ないという事実に伴う上記の問題を示している。
【0019】 実施例2 上に引用した国際特許出願WO97/49103に記載された方法に従ってレ
ジスタを生産した。
【0020】 実施例1に従って生産された多結晶性シリコンフィルムにおいて、フィルム中
の濃度で9.4×1018cm-3のほう素を80keVで注入した。ポリシリコン
フィルムの頂部に、約5500Åの厚みを有する二酸化けい素をCVDを用いて
蒸着した。次いで、このフィルムを1000℃で30分間アニールした。ポリシ
リコンの表面をエッチングして酸化物を除去し、次いで、120keVのエネル
ギーでふっ素を5.7×1019cm-3の濃度になるよう導入した。そして、ポリ
シリコンの上にリソグラフィー的に規定したマスクを置き、エッチングを行って
レジスタを生産した。その後二酸化けい素を、厚みが6500ÅになるまでCV
Dを用いて400℃にて蒸着し、続いて750℃で約30分間アニールした。接
触孔エッチング、アルミニウム被覆、導体通路のリソグラフィー的規定、420
℃で20分間の水素ガス中での合金化、および厚みが9000Åの窒化けい素を
用いたパシベーション化を含む、電子集積回路の製造において通常使用されるプ
ロセスフローをこれに続いて行った。後者の層は、プラズマ強化CVDを使用し
て生産された。このレジスタは長さが200μmで幅が20μmであった。仕上
げられたレジスタ中の多結晶性フィルムの比抵抗は650−700Ω/squa
reであった。
【0021】 このレジスタをセラミックカプセルに搭載し、次いで、100℃および150
℃で2000時間のエージング試験と負荷試験にかけ、製造されたレジスタの抵
抗を、0、168、500、1000、1500および2000時間後に室温で
測定した。結果を図3における「ふっ素」と表示された実線で示す。図から分か
るように、これらのレジスタの抵抗は、試験開始時の抵抗値に比べて約1%だけ
上昇した。この結果は、高濃度のふっ素を用いて安定化させることを含む既知の
方法を使用した場合、安定化効果がどの程度得られるかを示している。しかしな
がら、更なる安定性改良がしばしば望まれる。
【0022】 実施例3 上に引用した国際特許出願WO97/10606に記載された方法に従ってレ
ジスタを生産した。
【0023】 実施例1に従って生産した多結晶性シリコンフィルムについて、7.5×10 19 cm-3の濃度のほう素を80keVで注入し、続いて13.6×1019cm-3 の濃度のりんを120keVで注入した。次いで、実施例1に従って、得られた
ポリシリコンフィルムからレジスタを生産した。このレジスタ−は長さが200
μmで幅が20μmであった。仕上げられたレジスタ中の多結晶性フィルムはp
型であり、比抵抗は1020Ω/squareであった。
【0024】 このレジスタをセラミックカプセルに搭載し、次いで、100℃および150
℃で2000時間の負荷試験にかけ、製造されたレジスタの抵抗を、0、168
、500、1000、1500および2000時間後に室温で測定した。結果を
図3における「補正」と表示された実線で示す。図から分かるように、これらの
レジスタの抵抗は約1%上昇した。この結果は、補正ドーピングを含む既知の方
法を用いて、安定化効果がどの程度得られるかを示している。しかしながら、更
なる安定性改良がしばしば望まれる。
【0025】 しかしながら、上記の考察に従えば、必ずしも十分とはいえないポリシリコン
レジスタの安定性、つまり、長期間のおよび/または通電時の、そのようなレジ
スタの抵抗の変化が、主として水素原子の拡散を減少させると予想される、少な
くとも1つの好適に選ばれた安定化層またはブロッキング層によって達成され得
るように思われる。より具体的には、ポリシリコンレジスタを安定化するために
は、好適な遷移金属から生産される、好適な厚みを有してレジスタに配置される
1つまたはそれより多い酸化物系ブロッキング層によってポリシリコンレジスタ
が保護されるべきである。これらの層は、例えば水素原子のような移動可能な種
類の原子が、ポリシリコンレジスタ中の不飽和結合に到達するのを防ぐように選
択される。追加される材料は、例えば上記の考察に従った高濃度のふっ素ドーピ
ングおよび補正ドーピングのような、それ自身が安定性を増加させ得る、ポリシ
リコンレジスタのその他の可能な最適化処理の効果に影響を及ぼしたり抑制した
りしてはならない。もちろん、追加されるブロッキング層は、電子回路の残りの
製造工程に適合しなければならない。
【0026】 図1bには、このようにして安定化されたポリシリコンレジスタの断面が描か
れている。それは、図1aに従う従来のレジスタと類似した構造を有するが、安
定化層を有し、それらの2つの可能な位置が示されている。図1bには、集積回
路に典型的なその他のすべての層は示されていないが、レジスタ構造そのものの
上または下に位置し得る。シリコン基板において提供され得る回路要素も描かれ
ていないが、図1aと比較されたい。このように、安定化されたポリシリコンレ
ジスタは基板構造体1の上に構築され、それは集積された部品を含むことができ
、その頂部に酸化けい素の隔離層3を有する。酸化けい素層3の下にシリコン基
板5が位置する。酸化けい素層3の頂部に直接、最初の安定化層28が位置する
ことができ、そしてその頂部に酸化物層29、続いてレジスタ本体を形成する高
くなった部分11が位置する。レジスタ本体11は、上記のように内部領域13
、レジスタの抵抗を規定するレジスタ部、および、電気的接触のための外部領域
15を含む。
【0027】 基板構造体1とレジスタ本体11を含む組立て品の頂部表面は、酸化けい素層
17で被覆されている。この酸化けい素層17は、遷移金属系、好ましくはチタ
ンおよびタングステンの金属層31によって被覆され、その内のアルミニウム層
25によって被覆されていない領域は、第二安定化層33に変換される。この上
部安定化層33は少なくともレジスタ部13そのものの頂部に位置するが、端部
に位置するアルミニウム層25で被覆されたいくつかの領域を除いて、レジスタ
本体11の主要部を被覆し得る。孔21は、遷移金属層31と酸化物層17を通
って下方へ接触領域15上部表面まで作られ、そしてアルミニウム層25からの
材料で充填される。上記のように、孔21内部の接触領域15の表面には、レジ
スタの電気的接触用のアルミニウム層25中に含まれる導電通路との電気的接触
を更に改良するために領域23が提供される。例えば窒化けい素または二酸化け
い素の、または、これら2つの物質がいっしょになったパシベーション層27が
全体構造を被覆する。
【0028】 図2には、大きく拡大した非常に概略的なポリシリコンレジスタの少領域の図
が描かれている。アクセプター原子Aおよび/またはドナー原子D、電荷キャリ
アートラップT、および、可能な水素原子Hが、粒子41内部と粒子境界43の
それぞれに如何に分配されているかがこれらから分かる。おそらくふっ素原子F
も、あるいは、水素原子ではなくふっ素原子のみが存在することもあろう。可能
なふっ素原子と水素原子がポリシリコンフィルムの比抵抗に影響を及ぼすために
は、それらは主として粒子境界中に位置する。
【0029】 以下に、安定化ブロッキング層を有するポリシリコンレジスタの詳細な実施例
を記載する。
【0030】 実施例4 アルミニウムフィルムを蒸着する前に、集積電子回路の製造では共通であり、
組成式Ti30W70(ここで数字30および70は原子組成、つまり合金が3
0パーセントのチタン原子と70パーセントのタングステン原子を含むことを表
す)を有する、厚みが1500Åの合金であるフィルムをスパッタリングによっ
て蒸着したこと以外は、実施例1に従ってポリシリコンレジスタを生産した。そ
の後、アルミニウム被覆蒸着を行った。アルミニウム導体をリトグラフィー的に
規定した後、エッチング操作で作成したアルミニウム導体をマスクとして使用し
て、アルミニウム導体の下に暴露される全ての位置で、Ti30W70金属層を
酸化物系ブロッキング層に変換した。この変換のために、30(重量)%の過酸
化水素水溶液を室温にて使用し、その中に30分間、回路板を浸漬した。次いで
、回路板を脱イオン水で15分間ゆすいだ。その後、実施例1に従った通常のプ
ロセスフローを続けた。このようにして得たポリシリコンレジスタは、第一低安
定化層28、およびその上に直接位置する酸化物層29を持たないこと以外は図
1bに示された構造に対応した構造を有していた。このレジスタは長さが200
μm、幅が20μmであった。仕上げられたレジスタ中の多結晶性フィルムは、
測定誤差と分散を考慮すると、実施例1に従って製造されたレジスタの比抵抗に
対応する比抵抗を有していた。
【0031】 過酸化水素H22で処理する時のチタンおよびタングステンの酸化物への変換
が、J.E.A.M.van−den−Meerakker、M.Scholt
enおよびJ.J.van−Oekel、「濃厚H22溶液中でのTi−Wのエ
ッチング(The Etching of Ti−W in Concentr
ated H22 Solutions)」、Thin Solid Film
s、Vol.208、237−242頁(1992年)、およびJ.E.A.M
.van−den−Meerakker、M.ScholtenおよびT.L.
G.M.Thijssen、「H22溶液中でのTi+W合金のエッチング機構
の電気化学的およびX線光電子分光法による研究(An Electrande
mical and X−Ray Photoelectron Spectr
oscopic Study into the Mechanism of
Ti+W Alloy Etching in H22 Solutions)
」、Journal of Electroanalytical Chemi
stry、Vol.333、205−216頁(1992年)に記載されている
。大部分の金属が過酸化水素溶液による処理中に消失することから、この変換は
エッチング操作と考えることができる。エッチングプロセスの後、薄い、おそら
く最大でも200Åか300Å程度の厚さの酸化物系の層が残る。
【0032】 このような関係においては、アルミニウムがn型シリコンと直接接触するよう
に位置する時に得られる整流接触とは対照的な、アルミニウムとn型シリコンと
の間の抵抗を有する電気接触を達成するために、集積回路の製造における中間層
として、上記実施例におけるチタンおよびタングステンの金属合金がしばしば使
用されると云える。
【0033】 実施例1と同様に、レジスタをセラミックカプセル中に搭載し、次いで100
℃および150℃で2000時間までの負荷試験にかけ、製造されたレジスタの
抵抗を0、168、500、1000、1500および2000時間後に室温に
て測定した。結果を図3に「単独」と表示された破線の曲線で示す。図から分か
るように、レジスタの抵抗は、TiW−酸化物系ブロッキング層によって保護さ
れていないポリシリコンフィルムの抵抗変化(図3に「単独」と表示された実線
で示されている)の約半分だけ増大した。この結果は、レジスタがこの実施例に
従って製造される場合に得られる安定化効果を示している。
【0034】 いくつかのレジスタに対して、高感度表面解析法SIMS(二次イオン質量解
析、“Secondary Ion Mass Spectroscopy”)
、を用いて層の解析を行った。図4から分かるように、窒化物とBPSG(ほう
素およびりんをドーピングした二酸化けい素、a boron and pho
sphorus doped silicon dioxide)の間の境界表
面、つまり酸化物系ブロッキング層の位置に、明確なチタンの信号が得られた。
解析に必要なイオン照射によって試料の表面が荷電され、それが信号の様子に影
響を及ぼした。
【0035】 実施例5 アルミニウムフィルムを蒸着する前に、厚みが1500Åの、組成式Ti30
W70(ここで数字は原子組成を表す)を有する金属フィルムをスパッタリング
によって蒸着したこと以外は、実施例2に従ってポリシリコンレジスタを生産し
た。次いでアルミニウム被覆蒸着を行った。アルミニウム導体をリトグラフィー
的に規定した後、エッチングプロセスによって作成したアルミニウム導体をマス
クとして使用して、アルミニウム導体の下に暴露される全ての位置において、実
施例4と同様のTi30W70層の酸化物系ブロッキング層へ変換した。その後
、実施例2に従って通常のプロセスフローを続けた。このポリシリコンレジスタ
は、実施例4における様に、第一低安定化層28およびその上に直接位置する酸
化物層29を持たないこと以外は図1bに示された構造に対応した構造を有して
いた。このレジスタは長さが200μm、幅が20μmであった。仕上げられた
レジスタ中の多結晶性フィルムは、測定誤差と分散を考慮すると、実施例2に従
って製造されたレジスタの比抵抗に対応する比抵抗を有していた。
【0036】 実施例2と同様に、レジスタをセラミックカプセル中に搭載し、次いで100
℃および150℃で2000時間までの負荷試験にかけ、製造されたレジスタの
抵抗を、0、168、500、1000、1500および2000時間後に室温
で測定した。結果を図3に「ふっ素」と表示した破線の曲線で示す。図から分か
るように、レジスタの抵抗は、TiW−酸化物系ブロッキング層によって保護さ
れていないポリシリコンフィルムの抵抗変化(図3に「ふっ素」と表示された実
線で示されている)の半分よりも少ない量だけ増大した。この結果は、レジスタ
が安定化層を有して製造される場合に得られる安定化効果を示している。
【0037】 実施例6 アルミニウムフィルムを適用する前に、厚みが1500Åの、組成式Ti30
W70(ここで数字は原子組成を表す)を有する金属フィルムをスパッタリング
によって蒸着したこと以外は、実施例3に従ってポリシリコンレジスタを生産し
た。次いで、アルミニウム被覆蒸着を行った。アルミニウム導体をリトグラフィ
ー的に規定した後、エッチングプロセスで生産されたアルミニウム導体をマスク
として使用し、アルミニウム導体の下に暴露される全ての位置において、実施例
4と同様のTi30W70層の酸化物系ブロッキング層へ変換した。その後、実
施例3に従って通常のプロセスフローを続けた。実施例4におけるように、この
ポリシリコンレジスタは、第一低安定化層28およびその上に直接位置する酸化
物層29を持たないこと以外は、図1bに示された構造に対応する構造を有して
いた。このレジスタは長さが200μm、幅が20μmであった。仕上げられた
レジスタ中の多結晶性フィルムは、測定誤差と分散を考慮すると、実施例3に従
って製造されたレジスタの比抵抗に対応する比抵抗を有していた。
【0038】 実施例3と同様に、レジスタをセラミックカプセル中に搭載し、次いで100
℃と150℃で2000時間までの負荷試験にかけ、抵抗を0、168、500
、1000、1500および2000時間後に室温にて測定した。結果を図3に
「補正」と表示した破線の曲線で示す。図から分かるように、レジスタの抵抗は
、TiW−酸化物系ブロッキング層によって保護されていないポリシリコンフィ
ルムの抵抗変化(図3に「補正」と表示された実線で示されている)の半分より
も少ない量だけ増大した。この結果は、レジスタが安定化層を有して製造される
場合に得られる安定化効果を示している。
【0039】 実施例7 シリコン基板に、厚みが9000Åの熱二酸化けい素層を提供した後に、厚み
が1500ÅのTi30W70フィルムを蒸着したこと以外は、実施例4に従っ
てポリシリコンレジスタを生産した。実施例4における対応フィルムの場合と同
様、後者のフィルムを酸化物系ブロッキング層へ変換した。このブロッキング層
の頂部に、CVDを用いて厚みが約5500Åの二酸化けい素を蒸着した。次い
で、実施例4と正確に同じようにして、層の生産およびレジスタの製造を続けた
【0040】 このように生産されたレジスタは、ポリシリコンフィルムの下に酸化物系ブロ
ッキング層およびCVD−酸化物層をも有する点で、実施例4に従ったものと異
なっており、つまり、それらは図1bに描かれた全ての層を有している。このよ
うに、レジスタ本体を形成するポリシリコンフィルムは、2つの二酸化けい素層
に囲まれる、つまり、レジスタ本体に直接隣接するレジスタ本体の基材に基づく
2つの酸化物層と、これらの酸化物層の外にある2つの酸化物系ブロッキング層
の間に囲まれる。
【0041】 このレジスタを搭載して負荷試験にかけ、そして、実施例4に従って抵抗の増
加を測定した。実験誤差の範囲内で抵抗の増加は観察されなかった。
【0042】 実施例8 実施例1に従って、ドーピングした多結晶性フィルムを生産した。次いでポリ
シリコンフィルムを実施例1に従って二酸化けい素で被覆した。その後、実施例
4と同様にして、組成式Ti30W70(ここで数字は原子組成を表す)を有す
る、チタンおよびタングステンの厚みが1500Åの金属フィルムをスパッタリ
ングによって蒸着した。次いで、このTi30W70金属フィルムを酸化物系ブ
ロッキング層へ変換した。その後、30%の過酸化水素水溶液を室温にて使用し
、その中に30分間、回路板を浸漬した。次いで、回路板を脱イオン水で15分
間ゆすいだ。
【0043】 この板から試料を採取し、高感度表面解析法SIMSを用いて、チタンおよび
タングテンの存在について最も外側の層を解析した。比較として、Ti30W7
0フィルムを蒸着する直前で製造を中断したこと以外は同一処理を施した試料も
採取した。図5から分かるように、湿式エッチングしたTi30W70を有する
試料中のチタンおよびタングステンの信号強度において、Ti30W70を有し
ない試料と比べて明確な差異が得られた。後者の試料の信号レベルは信号ノイズ
に帰属され、質量数48を有するチタン原子からのSIMS信号が、酸素原子3
個から形成される同一質量数を有する凝集体からの信号と一致するという事実に
帰するものである。
【0044】 また、この板から試料を採取し、高感度表面解析法TXRF(全X線蛍光、“
Total X−Ray Fluorescence”)を用いて、チタンの存
在について最も外側の層を解析した。図6におけるチタンの線から分かるように
、試料表面の酸化物系ブロッキング層はチタンを含有する。チタン信号の強度は
、表面濃度5×1012cm-2に対応する。解析に必要なX線輻射発生用にタング
ステン陰極が使用されたため、タングステン線はフィルム中のタングステンの存
在を表すのに使用できない。また、この板から試料を採取し、高感度層解析法R
BS(Rutherford後方散乱分光法、“Rutherford Bac
kscattering Spectroscopy”)を用いて、チタンおよ
びタングステンの両者の存在について最も外側の層を解析した。表1から分かる
ように(試料1を参照)、この結果は、試料表面の酸化物系ブロッキング層がチ
タンおよびタングステンの両者を含有していることを示している。3つの解析法
SIMS、TXRFおよびRBSを別々の施設で実施したので、使用した装置と
得られた測定値の相互検量はできなかった。
【0045】 実施例9 実施例4に従って、ドーピングした多結晶性フィルムを酸化物層、アルミニウ
ム層およびTi30W70−酸化物系層で被覆した。実施例1と同様にして、こ
のアルミニウム層をエッチングして除去した。アルミニウム層を除去した後、実
施例8と同様に、Ti30W70層を酸化物系ブロッキング層へ変換した。
【0046】 この板から試料を採取し、TXRFを用いて、チタンの存在について最も外側
の層を解析した。図7におけるチタンの線から分かるように、試料表面の酸化物
系ブロッキング層はチタンを含有する。チタン信号の強度は、表面濃度4×10 12 cm-2に対応する。解析に必要なX線輻射発生用にタングステン陰極が使用さ
れたため、タングステン線はフィルム中のタングステンの存在を表すのに使用で
きない。また、板から試料を採取し、RBSを用いて、チタンおよびタングステ
ンの両者の存在について最も外側の層を解析した。表1から分かるように、この
結果(試料2を参照)は、試料表面の酸化物系ブロッキング層がチタンおよびタ
ングステンの両者を含有していることを示している。実施例8と同様、3つの解
析法SIMS、TXRFおよびRBSを別々の施設で実施したので、使用した装
置と得られた測定値の相互検量はできなかった。
【0047】
【0048】 試料番号1に対しては、頂部にTiW層を有する構造を過酸化水素でエッチン
グした。試料番号2に対しては、頂部にAl層、その下にTiW層を有する構造
を使用した。集積回路の製造で使用される通常のエッチング剤を使用してAl層
をエッチング除去し、一方、TiW層を過酸化水素を用いてエッチングした。
【0049】 レジスタの比抵抗を規定するポリシリコンフィルム中のドーパントに関しては
、あらゆる通常のドーパントの中から選択できる。上記実施例中で述べた原子種
、より具体的にはほう素は、必ずしも使用しなくてよい。
【0050】 酸化物系ブロッキング層中に含まれる原子については、上記実施例中で述べた
金属原子以外の金属原子も使用できる。単独または他と組合せて、その他の種類
の原子から生産される酸化物系ブロッキング層を使用しても、周期律表の遷移金
属の中から採用されさえすれば、似たような性質が得られる。同様に、安定化効
果を達成するために、金属原子によって形成される酸化物が純粋に酸素に基づく
ものであることは必須でない。例えば、集積回路の製造に特有のふっ素および窒
素の原子種のようなその他の原子の混合物でも、意図する安定化の性質を有する
酸化物系ブロッキング層を提供する。
【0051】 ブロッキング層としては、電気的に隔離し、そのことによって、金属導体にし
っかりとまたは直接接触するように位置することもできる、そのような酸化物系
層が主として使用される。上記の考察に従えば、好適な蒸着金属層は、望ましい
領域内においてのみ変換されて酸化物になることができ、それ以外では導体とし
て作用し得る。酸化物系ブロッキング層の用語には、主として意図される、適切
な酸化物層または純粋な酸化物層に加えて、酸素原子を含有する、例えば、水酸
化物ラジカルおよび/または水分子の形の層も含まれる。更に、酸化物に完全に
変換されていないような金属層であるがやはり金属である、つまり、酸素によっ
てドーピングされただけの層も含まれる。
【0052】 同様に、酸化物系ブロッキング層の生産は、実施例に述べたものに限定される
ものではなく、これらの層は、集積電子回路の製造において使用されるあらゆる
物理的、電気化学的および化学的方法を用いて生産される。例えば、直接蒸着に
よって生産される酸化物系ブロッキング層、および、蒸着した金属層を酸化した
後に得られるような層の両者が、安定化されたポリシリコンレジスタにおいて使
用できる。層の厚みおよび位置は、レジスタの安定性の望まれる改良の程度に適
合される。
【0053】 上記に従って、レジスタが多結晶性フィルムから生産されるが、一般に、それ
らは任意のタイプが可能であり、任意の比抵抗および抵抗を有し得る。
【0054】 上記に従って、レジスタが多結晶性シリコンから生産されるが、それらは多結
晶性ゲルマニウムまたは多結晶性シリコン−ゲルマニウム化合物からも生産され
得る。
【図面の簡単な説明】
本発明を、非限定の実施態様と添付の図を参照して更に詳細に述べる。
【図1a】 図1aは、多結晶性シリコンから製造された既知のレジスタの断面の概略図で
あり、本図には、例えば、その他の集積要素およびより多くのパシベーション層
を含むいくつかの可能な追加の頂部層を省略してある。
【図1b】 図1bは、多結晶性シリコンから製造され、追加した安定化ブロッキング層を
有するレジスタ断面の、図1aと類似した模式図である。
【図2】 図2は、ふっ素でドーピングしたレジスタの領域の一部を上から見た高倍率の
拡大図である。
【図3】 図3は、多結晶性シリコンから製造され、安定化層の無い場合、および有する
場合それぞれの、レジスタの負荷試験結果の図である。
【図4】 図4は、安定化レジスタの酸化物系ブロッキング層についてのSIMS解析(
SIMS=二次イオン質量解析、“Secondary Ion Mass S
pectroscopy”)の結果の図である。
【図5】 図5は、安定化レジスタの酸化物系ブロッキング層についてのSIMS解析(
SIMS=二次イオン質量解析、“Secondary Ion Mass S
pectroscopy”)の結果の図である。
【図6】 図6は、安定化レジスタの酸化物系ブロッキング層についてのTXRF解析(
TXRF=全X線蛍光、“Total X−Ray Fluorescence
”)の結果の図である。
【図7】 図7は、安定化レジスタの酸化物系ブロッキング層についてのTXRF解析(
TXRF=全X線蛍光、“Total X−Ray Fluorescence
”)の結果の図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,TZ,UG,ZW ),EA(AM,AZ,BY,KG,KZ,MD,RU, TJ,TM),AE,AL,AM,AT,AU,AZ, BA,BB,BG,BR,BY,CA,CH,CN,C R,CU,CZ,DE,DK,DM,EE,ES,FI ,GB,GD,GE,GH,GM,HR,HU,ID, IL,IN,IS,JP,KE,KG,KP,KR,K Z,LC,LK,LR,LS,LT,LU,LV,MA ,MD,MG,MK,MN,MW,MX,NO,NZ, PL,PT,RO,RU,SD,SE,SG,SI,S K,SL,TJ,TM,TR,TT,TZ,UA,UG ,US,UZ,VN,YU,ZA,ZW

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 多結晶性シリコン、多結晶性ゲルマニウムまたは多結晶性シ
    リコン−ゲルマニウムのレジスタ本体、および、レジスタ本体の上および/また
    は中に配置された電気的接触領域を含み、レジスタに抵抗を付与する接触領域間
    のレジスタ部を含み、レジスタの望ましい抵抗を達成するためにレジスタ部の材
    料がドーパントでドーピングされているレジスタであって、遷移金属原子を含み
    、かつ、レジスタ部に配置された1つまたはそれより多くの酸化物系の層を特徴
    とするレジスタ。
  2. 【請求項2】 遷移金属原子がチタンおよびタングステンから選ばれる原子
    を含むことを特徴とする、請求項1記載のレジスタ。
  3. 【請求項3】 レジスタ部と酸化物系の層との間の酸化けい素層を特徴とす
    る、請求項1−2記載のレジスタ。
  4. 【請求項4】 レジスタ部が、その下側および頂部側の双方に遷移金属原子
    を含む酸化物系の層を有することを特徴とする、請求項1−3記載のレジスタ。
  5. 【請求項5】 レジスタ部が遷移金属原子を含む酸化物系の層によって囲ま
    れることを特徴とする、請求項1−4記載のレジスタ。
  6. 【請求項6】 レジスタ部における基材の酸化物層が、レジスタ部と遷移金
    属原子を含む酸化物系の層との間に位置することを特徴とする、請求項1−5記
    載のレジスタ。
  7. 【請求項7】 多結晶性シリコン、多結晶性ゲルマニウムまたは多結晶性シ
    リコン−ゲルマニウムのレジスタ本体、および、レジスタ本体の上および/また
    は中に配置された電気的接触領域を含み、レジスタに抵抗を付与する接触領域間
    のレジスタ部を含み、レジスタの望ましい抵抗を達成するためにレジスタ部の材
    料がドーパントでドーピングされているレジスタであって、その比抵抗またはパ
    シベーション層の比抵抗を変化させるために、レジスタ部と、レジスタ本体の多
    結晶性材料中の粒子境界と相互作用し得る原子、特に水素原子を含有する層また
    は領域との間に配置される拡散防止層を特徴とするレジスタ。
  8. 【請求項8】 多結晶性シリコン、多結晶性ゲルマニウムまたは多結晶性シ
    リコン−ゲルマニウムのレジスタ本体を含むレジスタの製造方法であって: 本体、特にフィルムが、多結晶性シリコン、多結晶性ゲルマニウムまたは多結晶
    性シリコン−ゲルマニウムから生産され; レジスタの望ましい抵抗を達成するために、その生産中または生産後において、
    本体中の材料が少なくとも1つのドーパントでドーピングされ;および 本体の電気的接触領域が配置される; ステップを含み、遷移金属原子を含む1つまたはそれより多くの酸化物系の層が
    レジスタ本体に配置されることを特徴とする方法。
  9. 【請求項9】 酸化物系の層を適用する際に、それ(ら)がチタンおよびタ
    ングステンから選ばれる原子を含むように作られることを特徴とする、請求項8
    記載のレジスタの製造方法。
  10. 【請求項10】 レジスタ本体の基材の酸化物が、レジスタ本体と酸化物系
    の層との間に適用されることを特徴とする、請求項8−9記載のレジスタの製造
    方法。
  11. 【請求項11】 酸化物系の層を適用する際に、最初に1つまたはそれより
    多くの遷移金属原子の層を適用し、その後でこの層を酸化することを特徴とする
    、請求項8−10記載のレジスタの製造方法。
  12. 【請求項12】 過酸化水素を用いた処理によって酸化が行われることを特
    徴とする、請求項11記載のレジスタの製造方法。
JP2000583087A 1998-11-13 1999-11-15 ポリシリコンレジスタおよびそれを生産する方法 Expired - Fee Related JP4731690B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9803883-9 1998-11-13
SE9803883A SE513116C2 (sv) 1998-11-13 1998-11-13 Polykiselresistor och sätt att framställa sådan
PCT/SE1999/002092 WO2000030176A1 (en) 1998-11-13 1999-11-15 A polysilicon resistor and a method of producing it

Publications (2)

Publication Number Publication Date
JP2002530868A true JP2002530868A (ja) 2002-09-17
JP4731690B2 JP4731690B2 (ja) 2011-07-27

Family

ID=20413276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000583087A Expired - Fee Related JP4731690B2 (ja) 1998-11-13 1999-11-15 ポリシリコンレジスタおよびそれを生産する方法

Country Status (10)

Country Link
US (1) US6400252B1 (ja)
EP (1) EP1142016A1 (ja)
JP (1) JP4731690B2 (ja)
KR (1) KR100722310B1 (ja)
CN (1) CN1156004C (ja)
AU (1) AU1901600A (ja)
CA (1) CA2350656A1 (ja)
HK (1) HK1042590A1 (ja)
SE (1) SE513116C2 (ja)
WO (1) WO2000030176A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239719A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 受動電子部品用の支持基板、受動電子部品、半導体装置、マッチング回路及びフィルタ回路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439146B1 (en) * 2000-08-30 2008-10-21 Agere Systems Inc. Field plated resistor with enhanced routing area thereover
KR100767540B1 (ko) * 2001-04-13 2007-10-17 후지 덴키 홀딩스 가부시끼가이샤 반도체 장치
JP2004071927A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
US20040070048A1 (en) * 2002-10-15 2004-04-15 Kwok Siang Ping Providing high precision resistance in an integrated circuit using a thin film resistor of controlled dimension
US6885280B2 (en) * 2003-01-31 2005-04-26 Fairchild Semiconductor Corporation High value split poly p-resistor with low standard deviation
DE10317466A1 (de) * 2003-04-16 2004-12-09 Robert Bosch Gmbh Elektromotor
US7112535B2 (en) * 2003-09-30 2006-09-26 International Business Machines Corporation Precision polysilicon resistor process
KR100587669B1 (ko) * 2003-10-29 2006-06-08 삼성전자주식회사 반도체 장치에서의 저항 소자 형성방법.
US20070096260A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Reduced parasitic and high value resistor and method of manufacture
CN100409415C (zh) * 2005-12-06 2008-08-06 上海华虹Nec电子有限公司 一种在集成电路中使用α多晶硅的方法
US7642892B1 (en) 2006-03-10 2010-01-05 Integrated Device Technology, Inc. Negative voltage coefficient resistor and method of manufacture
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
US7691717B2 (en) 2006-07-19 2010-04-06 International Business Machines Corporation Polysilicon containing resistor with enhanced sheet resistance precision and method for fabrication thereof
DE102008035808B4 (de) * 2008-07-31 2015-06-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem Silizium/Germanium-Widerstand
US8054156B2 (en) * 2008-08-26 2011-11-08 Atmel Corporation Low variation resistor
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
JP6556556B2 (ja) 2015-08-20 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106684046B (zh) * 2015-11-11 2019-03-08 无锡华润上华科技有限公司 一种降低多晶高阻的氢化作用的结构、方法及半导体器件
JP6939497B2 (ja) * 2017-12-13 2021-09-22 富士電機株式会社 抵抗素子
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
JP7275884B2 (ja) 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4758814A (en) * 1985-12-02 1988-07-19 Motorola, Inc. Structure and method for wire lead attachment to a high temperature ceramic sensor
US5241206A (en) * 1991-07-03 1993-08-31 Micron Technology, Inc. Self-aligned vertical intrinsic resistance
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
SE504969C2 (sv) * 1995-09-14 1997-06-02 Ericsson Telefon Ab L M Polykiselresistor och förfarande för framställning av en sådan
SE511816C3 (sv) * 1996-06-17 2000-01-24 Ericsson Telefon Ab L M Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239719A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 受動電子部品用の支持基板、受動電子部品、半導体装置、マッチング回路及びフィルタ回路

Also Published As

Publication number Publication date
JP4731690B2 (ja) 2011-07-27
KR20010075671A (ko) 2001-08-09
SE513116C2 (sv) 2000-07-10
AU1901600A (en) 2000-06-05
CN1326591A (zh) 2001-12-12
HK1042590A1 (zh) 2002-08-16
CA2350656A1 (en) 2000-05-25
WO2000030176A1 (en) 2000-05-25
US6400252B1 (en) 2002-06-04
EP1142016A1 (en) 2001-10-10
SE9803883L (sv) 2000-05-14
CN1156004C (zh) 2004-06-30
KR100722310B1 (ko) 2007-05-28
SE9803883D0 (sv) 1998-11-13

Similar Documents

Publication Publication Date Title
JP2002530868A (ja) ポリシリコンレジスタおよびそれを生産する方法
KR910001779B1 (ko) 반도체 장치
JP2000512807A (ja) 安定化された多結晶シリコンレジスタ及びその製造方法
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
Rydberg et al. Long-term stability and electrical properties of compensation doped poly-Si IC-resistors
JPH11195753A (ja) 半導体装置およびその製造方法
GB1566072A (en) Semiconductor device
EP0032042B1 (en) An insulated gate field effect transistor
JP3417665B2 (ja) 半導体装置の製造方法
Nakabayashi et al. Influence of hydrogen on electrical characteristics of poly-Si resistor
JPH11512565A (ja) ポリシリコン抵抗器およびその製造法
US20230223274A1 (en) Integrated circuit with getter layer for hydrogen entrapment
JP2669611B2 (ja) 半導体装置の製造方法
JPH0628315B2 (ja) 半導体装置
JPH0666163B2 (ja) 薄膜抵抗体を有する半導体装置及びその製造方法
Rydberg et al. Influence on the Long‐Term Stability of Polysilicon Resistors from Traces of Titanium and Tungsten
JPH01239940A (ja) 半導体装置
JPS5916361A (ja) 半導体装置の製造方法
Pearce et al. Removal of alkaline impurities in a polysilicon gate structure by phosphorus diffusion
JPH01268047A (ja) ポリシリコン抵抗の形成方法
JPS60120549A (ja) 半導体素子用抵抗体
JPS60734A (ja) 半導体装置とその製造方法
Rydberg et al. Improvement of the long-term stability of polysilicon IC-resistors by fluorine doping
JPH0682787B2 (ja) 半導体装置の製造方法
Lu et al. Interface Stability of Metal Barrier and low K Dielectrics

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100720

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees