KR20010075671A - 폴리실리콘 저항기 및 이것의 제조 방법 - Google Patents

폴리실리콘 저항기 및 이것의 제조 방법 Download PDF

Info

Publication number
KR20010075671A
KR20010075671A KR1020017005458A KR20017005458A KR20010075671A KR 20010075671 A KR20010075671 A KR 20010075671A KR 1020017005458 A KR1020017005458 A KR 1020017005458A KR 20017005458 A KR20017005458 A KR 20017005458A KR 20010075671 A KR20010075671 A KR 20010075671A
Authority
KR
South Korea
Prior art keywords
resistor
layer
oxide
atoms
polycrystalline silicon
Prior art date
Application number
KR1020017005458A
Other languages
English (en)
Other versions
KR100722310B1 (ko
Inventor
스미스울프
리드베르크맷츠
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20010075671A publication Critical patent/KR20010075671A/ko
Application granted granted Critical
Publication of KR100722310B1 publication Critical patent/KR100722310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Abstract

저항기는 다결정 실리콘의 저항기 몸체(11)와 저항기 몸체(11) 상에 및/또는 저항기 몸체(11)에 배열된 전기 접촉 영역(23, 15)을 가져, 저항기에 저항을 부여하는 저항기 부분(13)이 접촉 영역 사이에 형성된다. 저항기 몸체 내의 물질은 예컨대 뭉소로 도핑되어 그 저항을 정한다. 저항기에 장시간 동안 우수한 안정성을 제공하기 위해, 저항기 부분(13)은 천이 금속으로 제조된 하나 이상의 산화물을 기반으로한 차단층(28, 31)에 의해 보호된다. 상기 차단층은 수소와 같은 이동가능한 종류의 원자가 폴리실리콘내의 불안정 결합에 도달하는 것을 방지할 수 있다. 상기 이동 가능한 종류의 원자는, 예컨대 저항기가 포함되어 있는 집적 회로의 가장 바깥쪽에 놓인 패시베이션층(27)에 존재할 수 있다. 차단층은 30%의 티타늄과 70%의 텅스텐을 가진 층으로 제조될 수 있으며, 이것은 과산화수소를 이용하여 산화된다.

Description

폴리실리콘 저항기 및 이것의 제조 방법{A POLYSILICON RESISTOR AND A METHOD OF PRODUCING IT}
폴리실리콘(polysilicon)이라고도 하는 다결정 실리콘 저항기는 약 30년 동안 전자 회로 분야에 사용되어 왔다. 다결정 실리콘을 제조하는 방법은 잘 알려져 있으며, 다결정 실리콘으로 저항기를 제조하는 방법도 잘 알려져 있다. 또한, 불순물을 추가하여 폴리실리콘의 저항률(resistivity)을 바람직한 정도까지 제어할 수 있는 방법이 이미 공지되어 있다. 일반적인 기술이, 1988년, Kluver Academic Publishers, ISBN 0-89838-259-9의, T.Kamins에 의한 "Poly Silicon for Integrated Circuit Applications"에 기재되어 있다.
아날로그 전자 회로에 있어서, 포함된 저항기의 안정성에 대한 요구는 매우 높다: 저항 절대값의 최대 허용 변화에 관한 사양이 충족되어야 하며, 서로 부합하는 저항기의 가능한 저항 변화는 저항기 저항의 상호 관계가 항상 정확히 유지되도록 되어야 한다. 이것은 오로지, 회로가 이용될 때 모든 시간 주기 동안 저항기가 충분히 안정되는 경우, 즉 저항기의 저항이 모든 시간 주기 동안 충분이 일정하게 유지되는 경우에만 이루어질 수 있다.
폴리실리콘 저항기의 장시간 안정성에 영향을 주고 특히 이것을 개선하는 이미 공지된 방법은: 1998년 5월, IEEE Trans. Electron Devices로 전달된, M.Rydberg 와 U.Smith의 "Electrical Properties of Compensation-Doped Polysilicon Resistors", 1998년 5월, IEEE Trans. Electron Devices로 전달된, M.Rydberg 와 U.Smith의 "The Effect of Fluorine on the Electrical Properties of Polysilicon IC-Resistors", 1997년 Mat. Res. Symp. Proc. Vol.472, M.Rydberg 와 U.Smith의 "Improvement of the long-term stability of polysilicon integrated circuit resistors by fluorine doping", 1996년, Diffusion-and-Defect-Data-Part-B-(Solid-State-Phenomena), Vol. 51-52, pp.561-566의, M.Rydberg, U.Smith, A.Soderbarg와, H.Hansson의 "Compensation doping of polysilicon films for stable integrated circuit resistors", U.Smith와 M.Rydberg에 의해 발명되었으며 플루오르를 이용한 높은 도핑에 의해 결과적으로 장시간 동안 높은 안정성을 가진 폴리실리콘 저항기가 개시되어 있는 공개된 국제 특허 출원 WO 97/49103, 및 마지막으로 U.Smith, M.Rydberg와, H.Hansson에 의해 발명되었으며 전하 캐리어 트랩(charge carrier trap)이 입자 경계(grain boundary)에서 차단되는 고농도 도너(donor)로 인해 저항의 안정성이 증가된 폴리실리콘 저항기가 개시되어 있는 공개된 국제 특허 출원 WO 97/10606에 기재되어 있다.
M.S.Liu, G.A,Shaw와, J,Yue에게 허여된 미합중국 특허 제 5,212,108호, "Fabrication of stabilized polysilicon resistors for SEU control"에는, 상이한 제조 묶음(batch) 사이 및 상이한 제조 묶음 내에서의 저항기의 안정화가 기재되어 있다. 따라서, 상기 특허는 제조 과정에서의 저항값의 통계적인 분포와 관련되는 것인 반면, 본원에서 논의되는 문제점은 적절한 저항값의 변경에 관한 것이다.
폴리실리콘 저항기가 전자 회로의 중요한 부분에 사용되는 응용에 있어서, 저항기의 불충분한 안정성은 공지된 실질적인 문제점이다. 사실, 저항기는 사용될 때 예측할 수 없는 방법으로 자신의 저항값을 변경할 수 있다. 설계자에 의해 설정된 값으로부터의 상기 편차는 물론 서로 짝을 이룬 저항기의 저항값 간의 편차는 상기 저항기가 포함되어 있는 전자 회로의 동작을 위태롭게 할 수 있다. 불안정의 원인은 물질의 입자 경계에 존재하는 불포화 결합(unsaturated bond)에서 찾을 수 있다. 불포화 결합은 결정 격자 모양의 실리콘 원자의 주기적인 순서가 존재하지 않는다는 사실로 인해 다결정 물질의 개별적인 단결정 격자 사이의 경계에 형성된다. 따라서, 단결정 입자내의 최외각 실리콘 원자는 가까이 인접해있는 것만큼 충분히 많지 않는 실리콘 원자를 가지고 있어, 실리콘 결정 격자의 특성인 네 개의 결합을 형성할 수 있다. 그 결과 나타나는 불포화 결합이 전하 캐리어의 트랩 역할을 함으로써, 전하 캐리어를 이송하는 물질의 능력과 그에 따른 물질의 저항률에 영향을 미치는 정도로 입자 경계에 전하를 결합한다.
저항기를 제조하는 동안 및 저항기가 사용되는 모든 시간 동안 결합된 전하의 수가 일정하게 유지된다면, 저항기의 안정성과 관련된 문제점은 전혀 없다. 그러나, 개별적인 원자가 입자 경계로 이동하고 불포화 결합에 부착됨으로써 이들이 전하 캐리어에 대한 트랩의 역할을 계속 수행하는 것을 방해한다면, 트랩의 수가 감소할 수 있다. 동일한 방법으로, 원자가 입자 경계의 자신의 위치를 떠난 다음 각각이 나머지 불포화 결합을 떠나는 경우 트랩의 수가 증가할 수 있다.
불포화 결합은 입자 경계의 수소 원자에 의해 차단될 수 있다는 것이 공지되어 있다. 수소는 폴리실리콘 저항기를 포함하는 회로에 배치된안정화층, 예컨대 실리콘 이산화물 및/또는 실리콘 질화물의 패시베이션(passivation)층에 이것의 특정 제품으로부터 결과가 나타나는 만큼 고농도로 존재할 수 있다. 수소 원자는 폴리시리콘 저항기의 불포화 결합과 반응하여, 이들이 계속해서 트랩의 역할을 할 수 없도록 차단한다. 그러나, 불포화 결합에 결합된 수소 원자와 관련된 문제점은, 실리콘 원자 간의 상호 결합 등에 비해 수소와 실리콘 사이의 결합 세기가 낮다는 것이다. 따라서, 실리콘과 수소 간의 결합이 쉽게 파괴될 수 있으므로, 다시 불포화 결합이 나타난다. 불포화 결합이 다시 전하 캐리어를 포획함에 따라, 이것은 저항률 값이 변하는 결과를 나타내게 된다. 결합이 파괴되는 원인이 공지되어 있다는 점에서, 이것은 일반적인 온도 증가 또는 저항기의 중요한 지점에서의 전력 생산 증가에 의해 일어난 국부적인 온도 변화가 그 원인이라 할 수 있다. 그러나, 저항기를 통한 전하 캐리어의 운반으로 인해 일어난 운동 또는 양자-역학 효과로 인해 결합이 파괴될 수도 있다는 것을 배제할 수 없다.
불포화 결합을 차단하기 위한 수소 원자의 능력이 연구 보고서에서 주로 논의되는 것이기는 하지만, 제조 과정에서와 저항기 이용시 입자 경계에 우연히 발생하게 되거나 이것을 떠나는 다른 원자가, 입자 경계의 실리콘 원자에 충분히 세게 결합될 수 없다면 마찬가지의 결과를 일으킨다는 것을 배제할 수 없다. 본원에서 영향의 크기를 나타내지 않고, 저항기를 이용할 때 동적이 방법으로 입자 경계와 상호작용하는 불순물 원자가 저항률상에 수소 원자와 동일한 영향을 가질 수 있다는 것 또한 가능하다고 할 수 있다. 마찬가지로, 저항기 및/또는 회로판(보통 저항기는 이것의 일부임)에 포함된 또 다른 종류의 원자와 비계획적으로 추가된 불순물 역시 동일한 영향을 가질 수 있다는 것을 배제할 수 없다.
본 발명은 일반적으로 전자 집적 회로에 포함되거나 상응하는 처리 방법을 이용하여 제조되는 전자 부품에 관한 것으로서, 특히 다결정 실리콘, 게르마늄, 또는 실리콘-게르마늄의 전기 저항기(resistor) 및 이러한 저항기의 제조 방법에 관한 것이다.
도 1a는 예컨대 다른 집적 부품과 더욱 많은 패시베이션층을 포함하는 어떤 가능한 더 상위의 층이 생략되는 다결정 실리콘으로 제조된 이미 공지된 저항기의 단면도를 개략적으로 나타내는 도면.
도 1b는 도 1a과 유사한 개요도로서, 다결정 실리콘으로 제조되며 안정화하는 차단층이 추가된 저항기의 단면도.
도 2는 위에서 본 저항기의 플루오르로 도핑된 영역 부분을 매우 확대한 도면.
도 3은 다결정 실리콘으로 제조되고 각각 안정화층을 가지지 않은 저항기와 가진 저장기의 부하 테스트 결과를 나타내는 그래프.
도 4와 5는 안정화된 저항기의 산화물을 기반으로한 차단층의 SIMS-분석(SIMS = "Secondary Ion Mass Spectroscopy") 결과를 나타내는 그래프.
도 6과 7은 안정화된 저항기의 산화물을 기반으로한 차단층의 TXRF-분석(TXRF = "Total X-Ray Fluorescence") 결과를 나타내는 그래프.
본 발명의 목적은, 장시간의 우수한 안정성을 가진, 즉 저항의 불변성이 우수하며, 예컨대 측정용 또는 센서의 부품으로 이용되는 아날로그 유형의 회로와 같은 민감한 전자 회로에서 특히 안정된 방법으로 사용될 수 있는 폴리실리콘 저항기를 제공하는 것이다. 이 경우, 예컨대 증폭기 회로에 포함된 저항기의 저항값은 측정값을 나타내는 출력 신호에 직접적으로 영향을 미친다.
폴리실리콘 저항기의 안정성이 결여되어 있거나 불충분한 경우와 관련하여 상기 제시된 문제의 해결 방법은, 저항을 정하는 저항기의 바로 그 부분에 하나 이상의 안정화층(stablising layer) 또는 차단층을 배열하는 것이다. 차단층이나 확산 방지층, 특히 수소와 같이 이동가능한 종류의 원자가 폴리실리콘의 불포화 결합에 도달하는 것을 방지할 수 있는 적절한 두께를 가진 천이 금속(transition metal)으로 제조된 하나 이상의 산화물을 기반으로한 차단층(oxide based blockinglayer)에 의해 폴리실리콘 저항기가 보호되고, 추가된 물질이 폴리실리콘 저항기의 그 밖의 가능한 극대화 처리, 예컨대 자체적으로 안정성의 증가를 가져오도록 하는 처리의 결과에 영향을 미쳐 제거하지 않아, 추가된 차단층이 전자 회로의 나머지 제조 과정과 호완성이 있다는 것이 확실하다면 안정화가 이루어진다고 여겨진다. 차단층은, 예컨대 저항기 몸체(body)와 보편적으로 산화물이나 질화물의 패시베이션층 사이, 또는 저항기 몸체와 산화물이나 질화물을 포함하는 다른 층 사이, 특히 저항기 몸체와 상기 층 사이와 같이 저항기와 전체 저항기 구조의 다른 층 사이에 놓일 수 있으며, 이것은 이들의 제조 방법으로 인해 수소 원자를 포함한다. 차단층은 일반적으로 판 모양으로 된 저항기의 어느 한 쪽에 놓일 수도 있고, 또는 이것의 양쪽 모두에 놓일 수 있으므로 이것을 둘러쌀 수 있다. 저항기는 저항 정의부(resistance defining part), 저항기 부분, 및 접속 영역을 가질 수 있으며, 이것은 저항기 부분과 함께 저항기 몸체를 형성한다.
천이 금속은 티타늄과 텅스텐을 포함하는 것이 바람직하다. TiO2-층을 통한 수소의 확산이 제한된다는 사실이, 1995년, Italy, Faenza, 8회 CIMTEC-World Ceramics Congress and Forum on New Materials. TECHNA의, Proceedings of Topical Symposium 1 on Advances in Inorganic Film and Coatings, pp. 485-96, Advances in Inorganic Films and Coatings에, Su-II Pyun과 Young-Ci-Yoon의 "Hydrogen permeation through PECVD-TiO/sub 2/ film/Pd bilayer by AC-impedance and modulation method"에 기재되어 있다. Ti30W70-film과 같이 티타늄과 텅스텐을포함하는 층(이하 논의된 것 참조)이 특히 그 표면의 산화물층으로 인해 개선된 확산 차단 특성을 제공받을 수 있다는 사실이, R.S.Nowicki 등에 의한, Thin Solid Films 53(1978), pp.195-205의 "Studies of the Ti-W/Au Metallization on Aluminium"과, S.Berger 등의 Applied Surface Science 48/49(1991), pp.281-287의 "On the microstructure, composition and electrical properties of Al/TiW/poly-Si system"에 개시되어 있다. 미합중국 특허 5,674,759호에는, TFTs와 MOSFETs 제조 방법인 Byung-Hoo Jung 의 "Method for manufacturing semiconductor device for enhancing hydrogenation effect"이 개시되어 있다. 질화물층 위에 "낮는 수소 확산 계수를 가진 물질 또는 고융점 금속(refractory metal)"이 부착되는 경우에는 플라스마(plasma)-질화물층을 벗어난 수소 확산이 방지된다. 추가로, 천이 금속의 산화물 및 수소 원자와의 이들의 상호작용에 대한 개요가, C.G.Granqvist의, 1995년 Elsevier, "Handbook of Inorganic Electrochromic Materials"에서 얻을 수 있다.
선행 기술에 대한 상기 설명에서, 분석을 이용하여 설명할 수 있다 하더라도, 산화물을 기반으로한 차단층이 구조에 결함을 포함하는 비정렬된 구조를 갖는다는 사실로 인해(수소 원자를 결합하고 및/또는 상기 층을 통한 이것의 이동을 방해하는 능력을 가짐) 자신의 안정화 특성을 얻는다고 가정하는 데에는 이유가 있다.
이제, 본 발명은 비-제한적인 실시예와 첨부 도면을 참조하여 더욱 상세히 설명된다.
도 1a에는, 통상적인 폴리실리콘 저항기의 단면도의 예가 도시되어 있다. 이것은, 집적 부품을 포함할 수 있고 상부에 실리콘 산화물의 절연층(3)을 가진 베이스 구조(base structure)(1)에 형성되며, 이것은, 예컨대 열 산화물이지만 당연히 증착될 수도 있다. 도시된 실시예에 있어서, 베이스 구조(1)의 하부에는 예컨대 단결정 실리콘 판과 같은 실리콘 기판(5)이 제공되고, 그 위에는 내부로 확산된 상이한 물질 영역을 가진 실리콘 기판 존(zone)(7)이 제공되며, 그 위에는 보편적인 경우 유전 물질(dielectric materials)과 폴리실리콘을 포함하는 층 구조(9)가 제공되며, 맨 위에는 산화물층(3)이 제공된다. 산화물층(3)에는, 저항기 몸체를 형성하며 위에서 볼 때 예컨대 사각형 모양을 가진(또한, 도 2의 저항기 몸체를 위에서 본 도면을 참조) 플랫폼(platform) 또는 "메사(mesa)"가 놓인다. 저항기 몸체(11)는, 저항기의 저항을 정하는 부분인 저항기 부분인 내부 부분 또는 중간 부분(13)과, 매우 강하게 도핑됨에 따라 보다 작은 저항을 가질 수 있으며 접촉을 위한 외부 영역(15)을 포함한다.
베이스 구조(1) 저항기 몸체(11)의 어셈블리(assembly)의 상부면은 실리콘 산화물층(17)으로 덮힌다(cover). 그러나, 어셈블리 위에 수동 또는 능동의 전기 및 전자 장치를 포함하는 또 다른 층을 배열할 수도 있다. 각각 실리콘 질화물이나 실리콘 이산화물, 또는 이들 두 물질로 구성되는 패시베이션층(27)은 상기 구조의 맨 위에 제공될 수 있다. 홀(21)은 산화물층(17)을 지나 접촉 영역(15)의 상부면까지 형성된다. 홀(21) 내부의 접촉 영역(15) 표면에는, 산화물층(17)과 패시베이션층(27) 사이에 놓인 저항기의 전기 접속을 위해 알루미늄 전도 경로(25)와의 접촉을 훨씬 더 향상시키기 위한 영역(23)이 제공된다. 상기 영역(23)은, 예컨대 티타늄이나 어떤 티타늄 성분의 전도 확산 장벽층을 포함할 수 있다.
이제, 세부적인 예를 참조하여 통상적인 방법의 폴리실리콘 저항기 제조가 설명된다. 저항기의 저항은 뭉소를 이용하여 도핑함으로써 정해진다.
예 1
공지된 CVD-방법(CVD = "Chemical Vapour Deposition")에 따라 5500Å의 두께를 가진 다결정 실리콘 필름이, 이미 적절한 기판에 부착된 9000Å의 두께를 가진 열 실리콘 이산화물에 증착된다. 폴리실리콘 필름 위에는 약 5500Å 두께의 실리콘 이산화물이 CVD를 이용하여 증착된다. 그 후, 30분 동안 1050℃ 온도에서 어닐링(annealing) 동작이 수행되어, 무엇보다도 폴리실리콘의 입자 크기를 정한다. 폴리실리콘 표면은 산화물이 없어지도록 에칭되며, 그 후 뭉소가 80keV 에너지에서 필름에 9,4×1018㎝-3의 농도로 주입된다. 그 결과, 리소그래피(lithography)로 형성된 마스크가 폴리실리콘 상에 놓이며 에칭이 이루어져 저항기가 제조된다. 상기 실리콘 이산화물은 CVD를 이용하여 400℃에서 6500Å의 두께로 증착된 다음, 1000℃에서 약 30분 동안 어닐링 동작이 수행된다. 그 다음, 접촉 홀 에칭, 알루미늄 금속화, 도체 경로의 리소그래픽 형성, 20분 동안 420℃에서 수소 가스에 합금, 및 9000Å 두께의 실리콘 질화물과의 패시베이션을 포함하는 집적 전자 회로 제조에 보통 이용되는 처리 흐름이 이어진다. 나중 층은 플라스마 강화 CVD를 이용하여 제조된다. 저항기는 200㎛의 길이와 20㎛의 폭을 갖는다. 완성된 저항기내의 다결정 필름은 605 ohms/square의 저항률을 갖는다.
저항기는 밀페된 세라믹 캡슐에 장착된 다음, 30V의 부하 전압이 인가되고 이것이 인가되지 않는 두 가지 모두, 2000 시간 주기 동안 100℃와 150℃에서 테스트를 받는데, 상기 제조된 저항기의 저항은 0, 168, 500, 1000, 1500, 2000 시간 후 주위 온도에서 측정된다. 그 결과가 도 3에 "단일(Singly)"로 표시된실곡선(solid curve)으로 도시되어 있다. 상기 도면에 나타나있는 바와 같이, 상기 저항기의 저항은 테스트 시작시의 저항값에 비해 약 2% 만큼 증가할 수 있다. 이것은 중요한 응용에서 아날로그 저항기에 너무 크다. 따라서, 상기 예는 뭉소로만 도핑된 다결정 실리콘이 충분히 안정된 저항기를 제공하지 않는다는 사실과 관련하여 상기 기술된 문제점을 나타낸다.
예 2
저항기는 상기 인용된 국제 특허 출원 WO 97/49103에 기재되어 있는 방법에 따라 제조된다.
예 1에 따라 제조된 다결정 실리콘 필름에 있어서, 뭉소는 80keV에서 9,4×1018㎝-3의 농도로 필름에 주입된다. 폴리실리콘 필름 위에는 약 5500Å의 두께를 가진 실리콘 이산화물이 CVD를 이용하여 증착된다. 다음으로, 상기 필름이 1000℃ 에서 30분 동안 어닐링된다. 폴리실리콘 표면은 산화물이 없어지도록 에칭된 다음, 120keV의 에너지에서 5,7×1019㎝-3의 농도로 필름에 플루오르가 주입된다. 그 결과, 리소그래피로 형성된 마스크가 폴리실리콘상에 놓이며, 에칭이 이루어져 저항기가 제조된다. 상기 실리콘 이산화물은 CVD를 이용하여 400℃에서 6500Å의 두께로 증착된 다음, 750℃에서 30분 동안 어닐링된다. 그 다음, 접촉 홀 에칭, 알루미늄 금속화, 도체 경로의 리소그래픽 형성, 420℃에서 20분 동안 수소 가스에 합금, 및 9000Å 두께의 실리콘 질화물과의 패시베이션을 포함하는 집적 전자 회로 제조에 보통 이용되는 처리 흐름이 이어진다. 나중 층은 플라스마 강화 CVD를 이용하여 제조된다. 저항기는 200㎛의 길이와 20㎛의 폭을 갖는다. 완성된 저항기의 다결정 필름은 650-700 ohms/square의 저항률을 갖는다.
저항기는 세라믹 캡슐에 장착된 다음 2000 시간의 주기 동안 100℃와 150℃에서 노화 테스트(aging test)와 부하 테스트를 받으며, 제조된 저항기의 저항은 0, 168, 500, 1000, 1500, 및 2000 시간 후 주위 온도에서 측정된다. 그 결과가 도 3에 "플르오르"로 표시된 실곡선으로 도시되어 있다. 상기 도면에 나타나있는 바와 같이, 저항기의 저항이 약 1% 증가한다. 이것은, 고농도의 플루오르를 이용한 안정화를 포함하는 이미 공지된 방법이 이용될 때 안정화 결과가 얻어질 수 있는 방법을 나타낸다. 그러나, 종종 안정성에 대한 또 다른 개선점이 요구된다.
예 3
저항기는 상기 인용된 국제 특허 출원 WO 97/10606 호에 기재되어 있는 방법에 따라 제조된다.
예 1에 따라 제조된 다결정 실리콘 필름에, 80keV에서 7,5×1019㎝-3의 농도로 뭉소가 주입된 다음, 120keV에서 13,6×1019㎝-3의 도즈(dose)로 인이 주입된다. 다음으로, 상기 얻어진 폴리실리콘 필름으로부터 예 1에 따라 저항기가 제조된다. 저항기는 200㎛의 길이와 20㎛의 폭을 갖는다. 완성된 저항기의 다결정 필름은 p-유형이며, 1020 ohms/square의 저항률을 갖는다.
저항기는 세라믹 캡슐에 장착된 다음, 2000 시간까지 100℃와 150℃에서 부하 테스트를 받는다. 제조된 저항기의 저항은 0, 168, 500, 1000, 1500, 및 2000시간 후 주위 온도에서 측정된다. 그 결과가 도 3의 "보상(Compensation)"으로 표시된 실곡선으로 도시되어 있다. 상기 도면에 나타나있는 바와 같이, 상기 저항기의 저항은 약 1% 증가한다. 이것은, 보상-도핑을 포함하는 이미 공지된 방법을 이용하여 안정화 결과가 얻어질 수 있는 방법을 나타낸다. 그러나, 종종 안정성에 대한 또 다른 개선점이 요구된다.
그러나, 반드시 충분하지만은 않은 상기 논의된 바에 따른 폴리실리콘 저항기의 안정성, 즉 장시간 동안 및/또는 전류에 의해 부하될 때 상기 저항기의 저항 변화는, 우선적으로 수소 원자의 확산을 감소시키는 것으로 가정되는 적어도 하나의 적절히 선택된 안정화층 또는 차단층에 의해 이루어질 수 있는 것으로 보인다. 좀 더 구체적으로 설명하면, 폴리실리콘 저항기를 안정화시키기 위해서는, 적절한 두께를 가지며 저항기에 배열된 적합한 천이 금속으로 제조된 하나 이상의 산화물을 기반으로한 차단층에 의해 보호되어야 한다. 상기 층은, 예컨대 수소와 같이 이동 가능한 종류의 원자가 저항기 폴리실리콘의 불포화 결합에 도달하는 것을 방지하기 위해 선택된다. 추가된 물질은, 예컨대 상기 논의된 바에 따른 적절히 높은 플루오르 도핑 및 보상 도핑 등의 자체적으로 안정성이 증가되는 결과를 나타내는 처리와 같이 폴리실리콘 저항기의 그 밖의 가능한 최적화 처리의 효과에 영향을 미치거나 억제하지 말아야한다. 추가된 차단층은 당연히 전자 회로의 나머지 제조 단계와 호완되어야 한다.
도 1b에는, 상기 방법으로 안정화된 폴리실리콘 저항기의 단면도가 도시되어 있다. 이것은 도 1a에 따른 통상적인 저항기와 유사한 구조를 가지지만 안정화층(이 중 가능한 두 개의 위치가 도시되어 있음)을 갖는다. 도 1b에는, 집적 회로에 보편적이며 저항기 구조의 위 또는 아래에 놓일 수 있는 다른 모든 층이 도시되어 있지 않다. 실리콘-기판내에 제공될 수 있는 회로 요소가 전혀 도시되어 있지 않다(도 1a와 비교). 따라서, 안정된 폴리실리콘 저항기는, 집적 구성요소를 포함하며 그 위에 실리콘 산화물의 절연층(3)을 가질 수 있는 베이스 구조(1)에 형성된다. 실리콘 산화물층(3) 아래에는 실리콘 기판(5)이 놓인다. 산화물층(3) 바로 위에는, 제 1안정화층(28)이 놓일 수 있으며, 그 위에는 저항기 몸체를 형성하는 엘리베이티드 부분(elevated portion)(11)이 이어지는 산화물층(29)이 놓인다. 저항기 몸체(11)는 상기와 같이 저항기의 저항을 정하는 저항기 부분인 내부 부분(13)과 전기 접촉을 위한 외부 영역(15)을 포함한다.
베이스 구조(1)와 저항기 몸체(11)를 포함하는 어셈블리의 상부면은 실리콘 산화물층(17)으로 덮힌다. 상기 실리콘 산화물층(17)은 Ti와 W인 것이 바람직한 천이 금속을 기초로하는 금속층(31)으로 덮히며, 상기 금속층은 알루미늄층(25)으로 덮히지 않은 영역 내에서는 제 2안정화층(33)으로 변환된다. 위쪽의 안정화층(33)은 적어도 저항기 부분(13) 위에 놓이지만, 가장자리에 놓이는 알루미늄층(25)으로 덮힌 영역을 제외한 저항기 몸체(11)의 중요 부분을 덮을 수 있다. 홀(21)은 천이 금속층(31)과 산화물층(17)을 지나 접촉 영역(15)의 상부 표면까지 형성되며, 알루미늄층(25)으로부터의 물질로 채워진다. 상기와 같이 홀(21) 내부의 접촉 영역(15) 표면에는, 저항기의 전기 접속을 위해 알루미늄층(25)에 포함된 전기 도체 경로와의 전기 접촉을 더욱 개선하기 위한 영역(23)이 제공된다. 예컨대, 실리콘 질화물이나 실리콘 이산화물 또는 이들 두 물질의 패시베이션층(27)이 전체 구조를 덮는다.
도 2에는, 폴리실리콘 저항기의 작은 영역에 대한 매우 간략한 도면이 상당히 확대된 부분도가 도시되어 있다. 이것으로부터, 억셉터(acceptor) 원자(A) 및/또는 도너 원자(D), 전하 캐리어 트랩(T), 및 가능한 수소 원자(H)가 입자(41) 내부와 입자 경계(43)에서 각각 분산되는 방법이 나타난다. 또한, 플루오르 원자(F)가 존재할 수도 있고, 또는 선택적으로 플루로르 원자만 존재하고 수소 원자는 존재하지 않을 수도 있다. 플루오르 원자와 수소 원자가 폴리실리콘 필름의 저항률에 영향을 줄 수 있는 경우, 이들은 주로 입자 경계에 놓인다.
이하, 안정화 차단층을 가진 폴리실리콘 저항기에 대한 상세한 예가 기술된다.
예 4
폴리실리콘 저항기는 예 1에 따라 제조되지만, 알루미늄 필름을 증착하기 전에 스퍼터링(sputtering)함으로써 1500Å 두께의 필름이 증착된다는 차이점을 포함한다. 상기 필름은 집적 전자 회로 제조에 보편적이며 Ti30W70(여기서, 숫자 30과 70은 원자 성분을 나타냄)의 구성식(composition formula)을 가진 티타늄과 텅스텐의 합금인데, 즉 합금은 30 원자 퍼센트의 티타늄과 70 원자 퍼센트의 텅스텐을 포함한다. 그 후, 알루미늄 금속화한 것이 증착된다. 알루미늄 도체가 리소그래피로 형성되며, 그 후 에칭 동작에서 제조된 알루미늄 도체는, 알루미늄 도체 아래에 노출된 임의의 위치에서 금속 Ti30W70-층을 산화물을 기반으로한 차단층으로 변환할때 마스크로 사용된다. 이와 같은 변환의 경우, 주위 온도에서 30%(무게) 수용해(water solution)되는 과산화수소가 이용되며, 여기서 회로판이 30분 동안 담가진다. 그 후, 상기 판은 이온이 제거된 물에 15분 동안 씻겨진다. 그 다음, 예 1에 따른 정상적인 과정 흐름이 계속 수행된다. 따라서, 폴리실리콘 저항기는 도 1b에 도시된 구조에 상응하는 구조를 갖지만, 제 1의 하부 안정화층(28)과 산화물층(29)을 가지지않고 그 위에 직접 놓인다. 저항기는 200㎛의 길이와 20㎛의 폭을 갖는다. 완성된 저항기의 다결정 필름은, 측정 오차와 분포를 고려하여 예 1에 따라 제조된 저항기의 저항률에 상응하는 저항률을 갖는다.
과산화수소(H2O2)를 이용하여 처리될 때 티타늄과 텅스텐을 산화물로 변환하는 것은, Thin Solid Films, Vol.208, pp.237-42(1992)에, J.E.A.M. van-den-Meerakker, M. Scholten과, J.J.van-Oekel 의 "The Etching of Ti-W in Concentrated H2O2Solutions", 및 Journal of Electroanalytical Chemistry, Vol.333, pp.205-216(1992)에, J.E.A.M.van-den-Meerakker, M.Scholten과, T.L.G.M. Thijssen의, "An Electrandemical and X-Ray Photoelectron Spectroscopic Study into the Mechanism of Ti+W Alloy Etching in H2O2Solutions"에 기재되어 있다. 이와 같은 변환은, 과산화수소 용해를 이용한 처리시 대부분의 금속이 사라지므로 에칭 동작이라 할 수 있다. 에칭 과정 후, 산화물을 기반으로한 층이 남아있는데, 이것은 얇을 수 있어 바람직하게는 최대 몇 백 Å의 두께를 갖는다.
이러한 점에서, 상기 제시된 예에서의 티타늄과 텅스텐의 금속 합금은 종종 집적 회로 제조시 중간층으로 사용되어, 알루미늄이 n-유형의 실리콘과 직접 접촉하여 놓일 때 얻어지는 정류 접촉과는 대조적으로 n-유형의 실리콘과 알루미늄 사이에 저항성 전기 접촉을 얻을 수 있다.
예 1과 동일한 방법으로, 저항기는 세라믹 캡슐에 장착된 다음 100℃와 150℃에서 2000 시간까지 부하 테스트된다. 상기 제조되는 저항기의 저항은 0, 168, 500, 1000, 1500, 2000시간 후 주위 온도에서 측정된다. 그 결과가 도 3에 "단일"로 표시된 띠 곡선으로 도시되어 있다. 상기 도면에 나타나있는 바와 같이, 저항기의 저항은, TiW-산화물을 기반으로한 차단층에 의해 보호되지 않으며 이것의 저항이 도 3에 "단일"로 표시된 실곡선으로 도시되어 있는 폴리실리콘 필름의 저항 변화의 거의 반만큼 증가시킨다. 이것은, 저항기가 상기 예에 따라 제조되는 경우 안정된 결과가 얻어진다는 것을 나타낸다.
어떤 저항기에 있어서, 층의 분석은 매우 민감한 분석 방법인 SISM("Secondary Ion Mass Spectroscopy")을 이용하여 이루어진다. 도 4에 나타나있는 바와 같이, 질화물과 BPSG(a boron and phosphorus doped silicon dioxide) 사이의 경계면, 즉 산화물을 기반으로한 차단층 위치에 뚜렷한 티타늄 신호가 얻어진다. 분석에 필요한 이온 방사는 결과적으로, 샘플 표면이 신호의 등장에 영향을 미치는 정도로 충전되도록 한다.
예 5
폴리실리콘 저항기는 예 2에 따라 제조되지만, 알루미늄 필름을 증착하기 전에 스퍼터링을 이용하여 1500Å 두께의 금속 필름이 증착된다는 차이점을 포함한다. 상기 필름은 Ti30W70(여기서, 숫자는 원자 구성을 나타냄)의 구성식을 갖는다. 그 후, 알루미늄 금속화한 것이 부착된다. 알루미늄 도체가 리소그래피로 형성된 후, 에칭 과정에 의해 제조된 알루미늄 도체는, 알루미늄 도체 아래에 노출된 임의의 위치에서 예 4와 동일한 방법으로 금속 Ti30W70-층을 산화물을 기반으로한 차단층으로 변환함에 있어 마스크로 사용된다. 이 후, 예 2에 따른 일반적인 처리 흐름이 계속된다. 폴리실리콘 저항기는 예 4에서와 같이 도 1b에 도시된 구조에 상응하는 구조를 갖지만, 제 1의 하부 안정화층(28)과 산화물층(29)을 가지지 않고 그 위에 직접 놓인다. 저항기는 200㎛의 길이와 20㎛의 폭을 갖는다. 완성된 저항기의 다결정 필름은, 측정 오차와 분포를 고려하여 예 2에 따라 제조된 저항기의 저항률에 상응하는 저항률을 갖는다.
예 2와 동일한 방법으로, 저항기는 세라믹 캡슐에 장착된 다음, 100℃와 150℃에서 2000 시간까지 부하 테스트를 받는데, 저항은 0, 168, 500, 1000, 1500, 2000 시간 이후 주위 온도에서 측정된다. 그 결과가 도 3에 "플루오르"로 표시된 띠곡선으로 도시되어 있다. 상기 도면에 나타나있는 바와 같이, 저항기의 저항은, TiW-산화물을 기반으로한 차단층에 의해 보호되지 않으며 이것의 저항이 도 3에 "플루오르"로 표시된 실곡선으로 도시되어 있는 폴리실리콘 필름의 저항 변화를 절반 미만으로 증가시킨다.
예 6
폴리실리콘 저항기는 예 3에 따라 제조되지만, 알루미늄 필름을 부착하기 전에 스퍼터링을 이용하여 Ti30W70(여기서, 숫자는 원자 구성을 나타냄)의 구성식을 가진 1500Å 두께의 금속 필름이 증착된다. 그 후, 알루미늄 금속화된 것이 부착된다. 알루미늄 도체가 리소그래피로 형성되며, 그 후 에칭 과정에 의해 제조된 알루미늄 도체는, 알루미늄 도체 아래에 노출된 임의의 장소에서 예 4와 동일한 방법으로 금속 Ti30W70-층을 산화물을 기반으로한 차단층으로 변환하는데 있어 마스크로 사용된다. 이후, 예 3에 따른 일반적인 처리 흐름이 계속된다. 폴리실리콘 저항기는 예 4에서와 같이 도 1b에 도시된 구조에 상응하는 구조를 갖지만, 제 1의 하부 안정층(28)과 산화물층(29)을 가지지 않고 직접 그 위에 놓인다. 저항기는 200㎛의 길이와 20㎛의 폭을 갖는다. 완성된 저항기의 다결정 필름은, 측정 오차와 분포를 고려하여 예 3에 따라 제조된 저항기의 저항률에 상응하는 저항률을 갖는다.
예 3과 동일한 방법으로, 저항기는 세라믹 캡슐에 장착된 다음, 100℃와 150℃에서 2000 시간까지 부하 테스트를 받는다. 상기 저항은 0, 168, 500, 1000, 1500, 2000 시간 후 주위 온도에서 측정된다. 그 결과가 도 3에 "보상"으로 표시된 띠곡선으로 도시되어 있다. 상기 도면에 나타나있는 바와 같이, 저항기의 저항은, TiW-산화물을 기반으로한 차단층에 의해 보호되지 않으며 이것의 저항이 도 3에 "보상"으로 표시된 실곡선으로 도시되어 있는 폴리실리콘 필름의 저항 변화를 절반 미만 만큼 증가시킨다. 상기는 안정화층을 가진 저항기가 제조되는 경우 얻어지는 안정화 효과를 나타낸다.
예 7
폴리실리콘 저항기가 예 4에 따라 제조되지만, 실리콘 기판이 9000Å 두께의열 실리콘 이산화물층으로 제공된 후, 1500Å 두께인 Ti30W70 필름이 증착된다는 차이점을 포함한다. 나중 필름은 예 4의 상응하는 층과 동일한 방법으로 산화물을 기반으로한 차단층으로 변환된다. 차단층 위에는, CVD를 이용하여 약 5500Å 실리콘 이산화물이 증착된다. 다음으로, 층 생성 및 저항기 제조가 정확히 예 4에서와 같이 계속된다.
따라서, 상기 제조된 저항기는 폴리실리콘 필름 아래에 산화물을 기반으로한 차단층과 CVD-산화물층을 또한 가짐으로써, 즉 도 1b에 도시되어 있는 모든 층을 가짐으로써 예 4에 따른 저항기와 다르다. 그 결과, 저항기 몸체를 형성하는 폴리실리콘 필름은 두 개의 실리콘 이산화물층 사이, 즉 저항기 몸체의 접지 물질(ground material)을 기반으로한 두 개의 산화물층 사이에 둘러싸이며, 상기 산화물층은 저항기 몸체에 바로 인접해 있으며, 상기 산화물층 외부는 두 개의 산화물을 기반으로한 차단층이 바로 접해 있다.
저항기가 장착되고 부하 테스트를 받아, 예 4에 따라 저항 증가가 측정된다. 실험상의 정확도 내에서, 저항 증가는 전혀 관찰될 수 없다.
예 8
도핑된 다결정 필름이 예 1에 따라 제조된다. 다음으로, 폴리시리콘 필름이 예 1에 따른 실리콘 이산화물로 덮힌다. 그런 다음, 예 4에서와 동일한 방법으로, Ti30W70(여기서, 숫자는 원자 성분을 나타냄)의 구성식을 가진 티타늄과 텅스텐으로 된 1500Å 두께의 금속 필름이 스퍼터링을 이용하여 증착된다. 다음으로, 금속 Ti30W70-층이 산화물을 기반으로한 차단층으로 변환된다. 따라서, 30% 수용해된 과산화수소가 주위 온도에서 이용되며, 이 상태에서 회로판이 30분 동안 남아있는다. 그 후, 상기 판은 이온이 제거된 물에 15분 동안 씻겨진다.
판에 대한 샘플이 얻어져, 매우 민감한 표면 분석 방법인 SIMS를 이용하여 티타늄과 텅스턴의 존재에 관해 가장 바깥쪽 층이 분석된다. 비교로서, Ti30W70-필름이 증착되기 직전에 제조가 중단된다는 것을 제외하고는 동일한 처리를 받는 샘플이 또한 얻어진다. 도 5에 나타나있는 바와 같이, Ti30W70을 가지지않은 샘플과 비교해 습식 에칭(wet etch)된 Ti30W70을 가진 샘플에서는 티타늄과 텅스턴의 세기에 뚜렷한 차이점이 얻어진다. 나중 샘플의 신호 레벨은 신호 잡음에 할당되고, 질량수 48을 가진 티타늄 원자로부터의 SIMS 신호가 상기와 동일한 질량수를 가지며 세 개의 산소 원자에 의해 형성되는 집괴암(agglomerate)로부터의 신호와 일치한다는 것이 사실이다.
샘플은 또한, 매우 민감한 표면 분석 방법인 TXRF("Total X-Ray Fluorescence")를 이용하여 티타늄의 존재에 대해 가장 바깥쪽 층이 분석되는 판에 대해 얻어진다. 도 6의 티타늄 선으로 나타나있는 바와 같이, 샘플 표면 상의 산화물을 기반으로한 차단층이 티타늄을 포함한다. 티타늄 신호의 세기는 5 ×1012㎝-2의 표면 농도에 상응한다. 텅스텐 캐소드(cathode)가 분석에 필요한 X-ray 방사를 발생시키는데 사용되므로, 텅스텐 선은 필름 내의 텅스텐의 존재를 나타내는데 사용될 수 없다. 샘플은 또한, 매우 민감한 층 분석 방법인 RBS("Rutherford Backscattering Spectroscopy")를 이용하여 티타늄과 텅스텐 두 가지 모두의 존재에 대해 가장 바깥쪽 층이 분석되는 판에 대해서도 얻어진다. 표 1에 나타나있는 바와 같이(예 1 참조), 상기 결과는 샘플 표면상의 산화물을 기반으로한 차단층이 티타늄과 텅스텐 두 가지 모두를 포함한다는 것을 나타낸다. 세 가지 분석 방법(SIMS, TXRF, RBS)이 각기 다른 편리함으로 수행되므로, 사용된 장치와 얻어진 측정값의 상호 계산을 하는 것은 불가능하다.
예 9
도핑된 다결정 필름은 예 4에 따라 산화물층, 알루미늄층, 및 Ti30W70-산화물을 기반으로한 층으로 덮힌다. 알루미늄층은 예 1에서와 동일한 방법으로 에칭된다. 알루미늄 필름이 제거된 후, Ti30W70-층은 예 8에서와 동일한 방법으로 산화물을 기반으로한 차단층으로 변환된다.
샘플이 판에 대해 얻어지며, TXRF를 이용하여 티타늄의 존재에 관해 가장 바깥쪽 층이 분석된다. 도 7의 티타늄 선으로 나타나있는 바와 같이, 샘플 표면상의 산화물을 기반으로한 차단층이 티타늄을 포함한다. 티타늄 신호의 세기는 4 ×1012㎝-2의 표면 농도에 상응한다. 텅스텐 캐소드가 분석에 필요한 X-ray 방사를 발생시키는데 사용었으므로, 텅스텐 선은 필름내의 텅스텐의 존재를 나타내는데 사용될 수 없다. 샘플은 또한, 티타늄과 텅스텐 두 가지 모두의 존재에 관하여 RBS를 이용하여 가장 바깥쪽 층이 분석되는 판에 대해 얻어진다. 표 1에 나타나있는 바와 같이, 그 결과는(예 2 참조), 샘플 표면상의 산화물을 기반으로한 차단층이 티타늄과 텅스텐 두 가지 모두를 포함한다는 것을 나타낸다. 예 8에서와 같은 세 가지 분석방법(SIMS, TXRF, RBS)이 각기 다른 편리함으로 수행되므로, 사용된 장치 및 얻어진 측정값을 상호 계산할 수는 없다.
[표 1]
H2O2를 이용하여 TiW를 처리한 이후의 Ti-와 W-농도
샘플 nr 분석 방법 Ti-농도 W-농도
(원자/cm2) (원자/cm2)
1 RBS 1×10136×1012
2 RBS 2×10131×1013
샘플 No.1에 있어서, 상부에 TiW-층을 가진 구조가 과산화수소에 의해 에칭된다. 샘플 No.2에 있어서, 상부에 Al-층을 가지며 그 아래에 TiW 층을 가진 구조가 사용된다. Al-층은 집적 회로 제조시 이용되는 일반적인 에칭 약품(agent)을 이용하여 에칭되는 반면, TiW-층은 과산화수소를 이용하여 에칭된다.
저항기의 저항률을 결정할 수 있는 폴리실리콘 필름내의 불순물에 있어서, 이것은 일반적인 모든 불순물 중에서 선택될 수 있다. 상기 예에서 언급된 원자 종류, 특히 뭉소는 반드시 사용되는 것이 아님에 틀림없다.
산화물을 기반으로한 차단층에 포함된 원자 종류에 있어서, 상기 예에서 언급된 금속 원자 이외의 금속 원자가 사용될 수 있다. 주기계(periodic system)의 천이 금속 중에서 선택되기만 한다면, 단독으로 또는 서로 결합된 다른 종류의 원자로부터 생성되는 산화물을 기반으로한 차단층을 이용하여 유사한 특성이 얻어진다. 마찬가지로, 안정화 효과를 얻는데 있어 금속 원자에 의해 형성된 산화물이 산소만을 기반으로 할 필요는 없다. 집적 저항기 제조 특성을 나타내고 단독 또는 서로 결합되어 얻어진, 예컨대 플루오르와 질화물의 원자 종류와 같이 상기 이외의 원자의 혼합물이 여전히 의도된 안정화 특성을 가진 산화물을 기반으로한 차단층을 제공한다.
차단층으로서 주로 상기 산화물을 기반으로한 층이 사용되는데, 이것은 전기적으로 절연시킴으로써, 금속 도체와 단단히 또는 직접 접촉하여 놓일 수 있다. 증착된 적절한 금속층은 상기 기재되어 있는 바에 따라 바람직한 영역내에서만 산화물을 기반으로하도록 변환될 수 있으며, 그렇지 않으면 전기 도체의 역할을 할 수 있다. 산화물을 기반으로한 층이란 용어에는, 주로 의도한 적당한 산화물층 또는 순수 산화물층 이외에, 예컨대 수산화물기 및/또는 물분자 모양의 산호 원자를 포함하는 층이 또한 포함된다. 또한, 산화물로 완전히 변환되지 않고 여전히 금속인 상기 금속층, 즉 오로지 산소로만 "도핑"되는 층이 포함된다.
마찬가지로, 산화물을 기반으로한 차단층의 제조도 상기 예에 언급된 것으로 한정되지 않고, 집적 전자 회로 제조에 사용되는 물리, 전기화학, 및 화학적인 방법 모두를 이용하여 제조될 수 있다. 예컨대, 직접 증착에 의해 제조되는 산화물을 기반으로한 차단층과 증착된 금속층을 산화한 후 얻어지는 산화물을 기반으로한 차단층 두 가지 모두가 안정된 폴리실리콘 저항기에 사용될 수 있다. 층의 두께와 위치는 저항기의 안정성을 향상시키는 바람직한 만큼 조정된다.
저항기는 상기 기재되어 있는 바에 따라 다결정 필름으로 제조되지만, 일반적으로는 임의의 형태일 수 있으며 임의의 저항률과 저항을 갖는다.
저항기는 상기 기재되어 있는 바에 따라 다결정 실리콘으로 제조되지만, 다결정 게르마늄 또는 다결정 실리콘-게르마늄 성분으로 제조될 수도 있다.

Claims (12)

  1. 다결정 실리콘, 다결정 게르마늄, 또는 다결정 실리콘-게르마늄의 저항기 몸체와, 저항기에 저항을 부여하는 접촉 영역 사이의 저항기 부분을 포함하며 저항기 몸체 상에 및/또는 저항기 몸체 내에 배열되는 전기 접촉 영역을 포함하는 저항기로서, 상기 저항기 부분의 물질이 저항기의 바람직한 저항을 얻기 위해 불순물로 도핑되는 저항기에 있어서,
    하나 이상의 산화물을 기반으로한 층이 천이 금속 원자를 포함하고 저항기 부분에 배열되는 것을 특징으로 하는 저항기.
  2. 제 1 항에 있어서,
    상기 천이 금속 원자가 티타늄과 텅스텐 중에서 선택된 원자를 포함하는 것을 특징으로 하는 저항기.
  3. 제 1 항 또는 2 항에 있어서,
    상기 저항기 부분과 상기 산화물을 기반으로한 층 사이의 실리콘 산화물층을 특징으로 하는 저항기.
  4. 제 1 항 내지 3 항 중 어느 한 항에 있어서,
    상기 저항기 부분은 그 아래쪽과 위쪽에 천이 금속의 원자를 포함하는 산화물을 기반으로한 층을 가진 것을 특징으로 하는 저항기.
  5. 제 1 항 내지 4 항 중 어느 한 항에 있어서,
    상기 저항기 부분이 천이 금속 원자를 포함하는 산화물을 기반으로한 층으로 둘러싸여 있는 것을 특징으로 하는 저항기.
  6. 제 1 항 내지 5 항 중 어느 한 항에 있어서,
    상기 저항기 부분의 접지 물질의 산화물층이 천이 금속 원자를 포함하는 산화물을 기반으로한 층과 저항기 부분 사이에 놓이는 것을 특징으로 하는 저항기.
  7. 다결정 실리콘, 다결정 게르마늄, 또는 다결정 실리콘-게르마늄의 저항기 몸체와, 저항기에 저항을 부여하는 접촉 영역 사이의 저항기 부분을 포함하며 저항기 몸체 상에 및/또는 저항기 몸체 내에 배열되는 전기 접촉 영역을 포함하는 저항기로서, 상기 저항기 부분의 물질이 저항기의 바람직한 저항을 얻기 위해 불순물로 도핑되는 저항기에 있어서,
    상기 저항기 부분과, 원자, 특히 저항기 몸체의 다결정 물질의 입자 경계와 상호작용하여 이것의 저항률을 변경할 수 있는 수소 원자를 포함하는 층이나 영역, 또는 패시베이션층 사이에 확산 방지층이 배열되는 것을 특징으로 하는 저항기.
  8. 다결정 실리콘, 다결정 게르마늄, 또는 다결정 실리콘-게르마늄의 저항기 몸체를 포함하는 저항기 제조 방법으로서,
    다결정 실리콘, 다결정 게르마늄, 또는 다결정 실리콘-게르마큠으로 몸체, 특히 필름이 제조되는 단계,
    저항기의 바람직한 저항을 얻기 위해 제조시 또는 그 후 몸체 내의 물질이 하나 이상의 불순물로 도핑되는 단계, 및
    몸체의 전기 접촉 영역이 배열되는 단계를 포함하는 저항기 제조 방법에 있어서,
    천이 금속 원자를 포함하는 하나 이상의 산화물을 기반으로한 층이 저항기 몸체에 배열되는 것을 특징으로 하는 저항기 제조 방법.
  9. 제 8 항에 있어서,
    상기 산화물을 기반으로한 층을 부착하는 단계에 있어서, 이것은 티타늄과 텅스텐 중에서 선택된 원자를 포함하도록 이루어지는 것을 특징으로 하는 저항기 제조 방법.
  10. 제 8 항 또는 9 항에 있어서,
    상기 저항기 몸체의 접지 물질의 산화물은 저항기 몸체와 산화물을 기반으로한 층 사이에 부착되는 것을 특징으로 하는 저항기 제조 방법.
  11. 제 8 항 내지 10 항 중 어느 한 항에 있어서,
    상기 산화물을 기반으로한 층을 부착하는 단계에 있어서, 먼저 하나 이상의 천이 금속층이 부착되고, 그 후 상기 층이 산화되는 것을 특징으로 하는 저항기 제조 방법.
  12. 제 11 항에 있어서,
    상기 산화는 과산화수소를 이용하여 처리함으로써 이루어지는 것을 특징으로 하는 저항기 제조 방법.
KR1020017005458A 1998-11-13 1999-11-15 폴리실리콘 저항기 및 이것의 제조 방법 KR100722310B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9803883-9 1998-11-13
SE9803883A SE513116C2 (sv) 1998-11-13 1998-11-13 Polykiselresistor och sätt att framställa sådan

Publications (2)

Publication Number Publication Date
KR20010075671A true KR20010075671A (ko) 2001-08-09
KR100722310B1 KR100722310B1 (ko) 2007-05-28

Family

ID=20413276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005458A KR100722310B1 (ko) 1998-11-13 1999-11-15 폴리실리콘 저항기 및 이것의 제조 방법

Country Status (10)

Country Link
US (1) US6400252B1 (ko)
EP (1) EP1142016A1 (ko)
JP (1) JP4731690B2 (ko)
KR (1) KR100722310B1 (ko)
CN (1) CN1156004C (ko)
AU (1) AU1901600A (ko)
CA (1) CA2350656A1 (ko)
HK (1) HK1042590A1 (ko)
SE (1) SE513116C2 (ko)
WO (1) WO2000030176A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439146B1 (en) * 2000-08-30 2008-10-21 Agere Systems Inc. Field plated resistor with enhanced routing area thereover
KR100767540B1 (ko) * 2001-04-13 2007-10-17 후지 덴키 홀딩스 가부시끼가이샤 반도체 장치
JP2004071927A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
US20040070048A1 (en) * 2002-10-15 2004-04-15 Kwok Siang Ping Providing high precision resistance in an integrated circuit using a thin film resistor of controlled dimension
US6885280B2 (en) * 2003-01-31 2005-04-26 Fairchild Semiconductor Corporation High value split poly p-resistor with low standard deviation
DE10317466A1 (de) * 2003-04-16 2004-12-09 Robert Bosch Gmbh Elektromotor
US7112535B2 (en) * 2003-09-30 2006-09-26 International Business Machines Corporation Precision polysilicon resistor process
KR100587669B1 (ko) * 2003-10-29 2006-06-08 삼성전자주식회사 반도체 장치에서의 저항 소자 형성방법.
US20070096260A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Reduced parasitic and high value resistor and method of manufacture
CN100409415C (zh) * 2005-12-06 2008-08-06 上海华虹Nec电子有限公司 一种在集成电路中使用α多晶硅的方法
US7642892B1 (en) 2006-03-10 2010-01-05 Integrated Device Technology, Inc. Negative voltage coefficient resistor and method of manufacture
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
US7691717B2 (en) 2006-07-19 2010-04-06 International Business Machines Corporation Polysilicon containing resistor with enhanced sheet resistance precision and method for fabrication thereof
DE102008035808B4 (de) * 2008-07-31 2015-06-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem Silizium/Germanium-Widerstand
US8054156B2 (en) * 2008-08-26 2011-11-08 Atmel Corporation Low variation resistor
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
JP6556556B2 (ja) 2015-08-20 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106684046B (zh) * 2015-11-11 2019-03-08 无锡华润上华科技有限公司 一种降低多晶高阻的氢化作用的结构、方法及半导体器件
JP6939497B2 (ja) * 2017-12-13 2021-09-22 富士電機株式会社 抵抗素子
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
JP7275884B2 (ja) 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法
JPWO2022239719A1 (ko) * 2021-05-10 2022-11-17

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4758814A (en) * 1985-12-02 1988-07-19 Motorola, Inc. Structure and method for wire lead attachment to a high temperature ceramic sensor
US5241206A (en) * 1991-07-03 1993-08-31 Micron Technology, Inc. Self-aligned vertical intrinsic resistance
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
SE504969C2 (sv) * 1995-09-14 1997-06-02 Ericsson Telefon Ab L M Polykiselresistor och förfarande för framställning av en sådan
SE511816C3 (sv) * 1996-06-17 2000-01-24 Ericsson Telefon Ab L M Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan

Also Published As

Publication number Publication date
JP4731690B2 (ja) 2011-07-27
SE513116C2 (sv) 2000-07-10
AU1901600A (en) 2000-06-05
CN1326591A (zh) 2001-12-12
HK1042590A1 (zh) 2002-08-16
CA2350656A1 (en) 2000-05-25
WO2000030176A1 (en) 2000-05-25
US6400252B1 (en) 2002-06-04
JP2002530868A (ja) 2002-09-17
EP1142016A1 (en) 2001-10-10
SE9803883L (sv) 2000-05-14
CN1156004C (zh) 2004-06-30
KR100722310B1 (ko) 2007-05-28
SE9803883D0 (sv) 1998-11-13

Similar Documents

Publication Publication Date Title
KR100722310B1 (ko) 폴리실리콘 저항기 및 이것의 제조 방법
US7425753B2 (en) Semiconductor device
US4602421A (en) Low noise polycrystalline semiconductor resistors by hydrogen passivation
KR100363667B1 (ko) 안정화된폴리실리콘저항기및그제조방법
US6667537B1 (en) Semiconductor devices including resistance elements and fuse elements
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
JPH11195753A (ja) 半導体装置およびその製造方法
GB1566072A (en) Semiconductor device
JP2018107378A (ja) 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
US7923362B2 (en) Method for manufacturing a metal-semiconductor contact in semiconductor components
EP0124277B1 (en) Field effect transistor for integrated circuits
KR19990036386A (ko) 폴리실리콘 저항기 및 그 제조방법
US20230223274A1 (en) Integrated circuit with getter layer for hydrogen entrapment
US5266832A (en) Semiconductor apparatus and method for producing the same
Tanaka et al. Interface characteristics of the reactively sputtered Al2O3-Si structure
JP2669611B2 (ja) 半導体装置の製造方法
JPS59208878A (ja) 深いデイプレツシヨンモ−ドで作動する電界効果トランジスタ
JPS5848840A (ja) 電気抵抗式湿度センサ及びその製造方法
JPH0389549A (ja) 半導体装置
JP3142700B2 (ja) 半導体装置及びその製造方法
JPH05267565A (ja) 半導体装置およびその製造方法
JPS6233448A (ja) 半導体装置
JPS625657A (ja) 半導体集積回路装置
JPS63300570A (ja) 砒化ガリウム超階段バラクタダイオ−ドの製造方法
JPS60109224A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee