CN100409415C - 一种在集成电路中使用α多晶硅的方法 - Google Patents

一种在集成电路中使用α多晶硅的方法 Download PDF

Info

Publication number
CN100409415C
CN100409415C CNB2005101111750A CN200510111175A CN100409415C CN 100409415 C CN100409415 C CN 100409415C CN B2005101111750 A CNB2005101111750 A CN B2005101111750A CN 200510111175 A CN200510111175 A CN 200510111175A CN 100409415 C CN100409415 C CN 100409415C
Authority
CN
China
Prior art keywords
alpha
polycrystal silicon
polysilicon
integrated circuit
stove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101111750A
Other languages
English (en)
Other versions
CN1979775A (zh
Inventor
周忠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005101111750A priority Critical patent/CN100409415C/zh
Publication of CN1979775A publication Critical patent/CN1979775A/zh
Application granted granted Critical
Publication of CN100409415C publication Critical patent/CN100409415C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种在集成电路中使用α多晶硅的方法，本发明一种在集成电路中使用α多晶硅的方法，将其很好地应用到高电阻多晶硅工程，有效的降低高阻值差异波动从而提高工程能力，制作所述α多晶硅所需的炉内反应气体为Si2H6，化学反应式为Si2H6→2Si+3H2↑，生长温度约为500℃，真空度约为0.2Torrr。本发明适用于集成电路制造技术。

Description

一种在集成电路中使用α多晶硅的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种在集成电路中使用α多晶硅的方法。
背景技术
多晶硅在集成电路中被广泛应用，然而电阻值在5K以上的高电阻多晶硅，其多晶硅的电阻值与多晶硅生长设备的炉内位置有很大的相关性。原因是当生长多晶硅的炉内温度补正到大体相同时，因为反应气体的分压比不同造成膜厚随炉内位置有较大差异。这种膜厚的差异最大的大约有130A。上述差异会导致晶圆片间、不同批号之间晶圆片间电阻值差异波动较大。
由于炉内位置的差异会导致电阻值工程能力低下。为了降低高电阻多晶硅电阻的不均匀，提高工程能力，已有技术中通常采用限定多晶硅成长设备的炉内位置的方法，或者对炉内不同位置设定不同温度。使用普通多晶硅作为高电阻多晶硅时，立式炉内最上面的2个位置需要被禁止。
已有技术限定多晶硅成长设备的炉内位置的方法，会降低设备的利用率，提高多晶硅的生产成本，从而提高半导体制造工艺成本。
发明内容
本发明所要解决的技术问题是提供一种在集成电路中使用α多晶硅的方法，可以减少高电阻多晶硅的电阻值差异波动，提高设备的利用率，降低生产成本，并且提高生产的稳定性。
为解决上述技术问题，本发明一种在集成电路中使用α多晶硅的方法，在集成电路制造过程中使用α多晶硅作为高电阻多晶硅，制作所述α多晶硅所需的炉内反应气体为Si2H6，化学反应式为Si2H6→2Si+3H2↑，生长温度约为500℃，真空度约为0.2Torrr。
与已有技术相比，本发明集成电路制造过程中使用与温度相关性弱的α多晶硅作为高电阻多晶硅，可以有效减少高电阻多晶硅的波动，并且由于α多晶硅对生长设备的炉内位置相关性不强，从而同时可以提高设备的利用率，降低生产成本。
附图说明
下面结合附图和实施例对本发明作进一步描述：
图1为α多晶硅和多晶硅膜厚波动比较图；
图2为生长多晶硅和α多晶硅的条件比较表格。
具体实施方式
图1为α多晶硅和多晶硅膜厚波动比较图。从图1可以看出，通常多晶硅在炉内温度补正到基本相同时，因气体分压比不同造成多晶硅膜厚随炉内位置有比较大差异。最大的差异可达到约130A，要想减少上述差异有必要对炉内不同的位置设定不同温度，使得多晶硅膜生长均匀。而α多晶硅膜厚与炉内位置相关性比较弱，膜厚的最大差异一般小于80A。多晶硅膜厚的差异会使得电阻值有相当的差异。α多晶硅和温度以及炉内位置相关性小的特征使α多晶硅膜的电阻值比较均匀。
本发明在集成电路制造过程中，利用α多晶硅作为高电阻多晶硅，降低了高电阻多晶硅的波动，提高电阻值的工程能力。
用本发明利用α多晶硅作为高电阻多晶硅方法，不必改变现有的工艺流程，只需要变更反应气体，炉内的生长温度和真空度就可以生长α多晶硅作为高电阻多晶硅。图2为生长多晶硅和α-多晶硅的条件比较，制备多晶硅所需要的反应气体为SiH4和O2，化学反应式为SiH4→Si+2H2↑，生长温度为约620-650℃，真空度约为0.35-0.55Torr，制备α-多晶硅所需要的反应气体为Si2H6，化学反应式为Si2H6→2Si+3H2↑，生长温度为约500℃，真空度约为0.2Torrr。
由于制备多晶硅和α多晶硅不需要改变现有的工艺流程，而α多晶硅经过灯退火后晶粒比多晶硅小，表面比多晶硅光滑，粗糙度较低。且使用α多晶硅作为高电阻多晶硅可以使炉内所有位置都可以利用，从而提高了设备的利用于，降低生产成本。

Claims (1)

1. 一种在集成电路中使用α多晶硅的方法，其特征在于，在集成电路制造过程中使用α多晶硅作为高电阻多晶硅，制作所述α多晶硅所需的炉内反应气体为Si2H6，化学反应式为Si2H6→2Si+3H2↑，生长温度约为500℃，真空度约为0.2Torrr。
CNB2005101111750A 2005-12-06 2005-12-06 一种在集成电路中使用α多晶硅的方法 Expired - Fee Related CN100409415C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101111750A CN100409415C (zh) 2005-12-06 2005-12-06 一种在集成电路中使用α多晶硅的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101111750A CN100409415C (zh) 2005-12-06 2005-12-06 一种在集成电路中使用α多晶硅的方法

Publications (2)

Publication Number Publication Date
CN1979775A CN1979775A (zh) 2007-06-13
CN100409415C true CN100409415C (zh) 2008-08-06

Family

ID=38130884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101111750A Expired - Fee Related CN100409415C (zh) 2005-12-06 2005-12-06 一种在集成电路中使用α多晶硅的方法

Country Status (1)

Country Link
CN (1) CN100409415C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326591A (zh) * 1998-11-13 2001-12-12 艾利森电话股份有限公司 多晶硅电阻器及其制造方法
CN1419279A (zh) * 2001-09-25 2003-05-21 精工电子有限公司 半导体器件及其制造方法
US20050070102A1 (en) * 2003-09-30 2005-03-31 International Business Machines Corporation Precision polysilicon resistor process
CN1632946A (zh) * 2003-12-22 2005-06-29 上海贝岭股份有限公司 集成电路多晶硅高阻电阻的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326591A (zh) * 1998-11-13 2001-12-12 艾利森电话股份有限公司 多晶硅电阻器及其制造方法
CN1419279A (zh) * 2001-09-25 2003-05-21 精工电子有限公司 半导体器件及其制造方法
US20050070102A1 (en) * 2003-09-30 2005-03-31 International Business Machines Corporation Precision polysilicon resistor process
CN1632946A (zh) * 2003-12-22 2005-06-29 上海贝岭股份有限公司 集成电路多晶硅高阻电阻的制作方法

Also Published As

Publication number Publication date
CN1979775A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
TWI307912B (en) Low temperature load and bake
CN108166056A (zh) 一种能够有效降低碳化硅外延表面缺陷的生长方法
TWI390606B (zh) 控制磊晶層成長期間形態之方法
JP4839646B2 (ja) 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
CN102341893A (zh) 碳化硅半导体装置的制造方法
KR100434698B1 (ko) 반도체소자의 선택적 에피성장법
CN107026070B (zh) 半导体装置的制作方法
CN101263586A (zh) 使用原子氧在碳化硅层上制造氧化层的方法
CN103247576A (zh) P++衬底上p-层硅外延片的制备方法
CN100409415C (zh) 一种在集成电路中使用α多晶硅的方法
JP5018473B2 (ja) 半導体装置の製造方法
JP4366183B2 (ja) 半導体装置の製造方法
CN114613699A (zh) 一种bcd工艺用超高温条件下滑移线的外延控制方法
CN100521092C (zh) 半导体装置的制造方法及衬底处理装置
JPWO2015005064A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN111029250B (zh) 一种实现SiC外延曲线形掺杂分布的方法
JP2007305730A (ja) 半導体装置の製造方法
JPWO2005088688A1 (ja) 基板処理装置および半導体装置の製造方法
JP2010153483A (ja) 成膜装置、及び、成膜方法
CN114068308B (zh) 一种用于硅基mosfet器件的衬底及其制备方法
CN105463577A (zh) Iii族氮化物晶体的制造方法及制造装置
US11541351B2 (en) Apparatus for removing boron
CN105658847A (zh) 外延碳化硅晶片的制造方法
JP4779519B2 (ja) エピタキシャルウェーハの製造方法
US7871937B2 (en) Process and apparatus for treating wafers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20211206

CF01 Termination of patent right due to non-payment of annual fee