JPS63300570A - 砒化ガリウム超階段バラクタダイオ−ドの製造方法 - Google Patents
砒化ガリウム超階段バラクタダイオ−ドの製造方法Info
- Publication number
- JPS63300570A JPS63300570A JP13723287A JP13723287A JPS63300570A JP S63300570 A JPS63300570 A JP S63300570A JP 13723287 A JP13723287 A JP 13723287A JP 13723287 A JP13723287 A JP 13723287A JP S63300570 A JPS63300570 A JP S63300570A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cvd
- substrate
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 23
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000010453 quartz Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- -1 silicon ions Chemical class 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は砒化ガリウム超階段バラクタダイオードの製造
方法に関する。
方法に関する。
砒化ガリウム超階段バラクタ(以下GaAs超階段バラ
クタと呼ぶ)は第3図に示すように低比抵抗n+基板3
1の上に例えば気相成長法により基板と同導電型で低比
抵抗のエピタキシャルn+層32、同じく基板と同導電
型で電子濃度が3〜5 X 10 ”am−’程度のエ
ピタキシャルのn一層33を順次形成し、イオン注入法
により基板と同導電型のnイオン注入層34を形成し、
拡散法により基板と逆導電型で高濃度なP+拡散層35
を形成し、この半導体基板上に金属電極36を蒸着法、
PR法、イオンミリング法により形成した後、PR法及
び化学的蝕刻法によりメサ部37を形成することにより
P−n接合部を形成しこの接合にかける逆方向電圧によ
る空乏層の厚さ即ち接合容量の変化を利用している。
クタと呼ぶ)は第3図に示すように低比抵抗n+基板3
1の上に例えば気相成長法により基板と同導電型で低比
抵抗のエピタキシャルn+層32、同じく基板と同導電
型で電子濃度が3〜5 X 10 ”am−’程度のエ
ピタキシャルのn一層33を順次形成し、イオン注入法
により基板と同導電型のnイオン注入層34を形成し、
拡散法により基板と逆導電型で高濃度なP+拡散層35
を形成し、この半導体基板上に金属電極36を蒸着法、
PR法、イオンミリング法により形成した後、PR法及
び化学的蝕刻法によりメサ部37を形成することにより
P−n接合部を形成しこの接合にかける逆方向電圧によ
る空乏層の厚さ即ち接合容量の変化を利用している。
上述した従来のGaAs超階段バラクタの構造はメサ形
で保護膜が無いため例えばチップで使用する場合IC基
板にマウント、ボンディングする際にメサの肩部が機械
的、物理的な力により傷付いたり割れたりするため特性
変化をもたらしたり信頼度が悪くなったりするという欠
点がある。
で保護膜が無いため例えばチップで使用する場合IC基
板にマウント、ボンディングする際にメサの肩部が機械
的、物理的な力により傷付いたり割れたりするため特性
変化をもたらしたり信頼度が悪くなったりするという欠
点がある。
又5パツケージに組込む場合にも同様な不具合が生ずる
。
。
又、容量のコントロール性の向上や、リーク電流による
信頼度低下が少く、二重ブレークダウン等による逆方向
電流の増加を防ぐことができるより優れた砒化ガリウム
超階段バラクタダイオードの製造方法が望まれていた。
信頼度低下が少く、二重ブレークダウン等による逆方向
電流の増加を防ぐことができるより優れた砒化ガリウム
超階段バラクタダイオードの製造方法が望まれていた。
本発明の目的は、物理的1機械的に強く傷付いたり割れ
なりすることがなく、それによる特性変化や信頼度低下
を生ずることがなく、かつ従来のものより容量のコント
ロール性がよく、リーク電流がすくなく、かつ二重ブレ
ークダウン等による逆方向電流の増加も防ぐことができ
る砒化ガリウム超階段バラクタダイオードの製造方法を
提供することにある。
なりすることがなく、それによる特性変化や信頼度低下
を生ずることがなく、かつ従来のものより容量のコント
ロール性がよく、リーク電流がすくなく、かつ二重ブレ
ークダウン等による逆方向電流の増加も防ぐことができ
る砒化ガリウム超階段バラクタダイオードの製造方法を
提供することにある。
上述した従来のメサ形で保護膜の無いGaAs超階段バ
ラクタダイオードの製造技術ではウェーハ全面にP−n
接合を形成してからPR法と化学的又は機械的な蝕刻法
により電気的特性を決める大きさにP−n接合面積をコ
ントロールするという方法をとっている。これに対し本
発明では650〜1000人の厚さを有するCVD窒化
膜をマスクにP−n接合を形成するという方法をとって
いる。
ラクタダイオードの製造技術ではウェーハ全面にP−n
接合を形成してからPR法と化学的又は機械的な蝕刻法
により電気的特性を決める大きさにP−n接合面積をコ
ントロールするという方法をとっている。これに対し本
発明では650〜1000人の厚さを有するCVD窒化
膜をマスクにP−n接合を形成するという方法をとって
いる。
本発明の砒化ガリウム超階段バラクタタイオードの製造
方法は、砒化ガリウム半導体基板に3〜5 X 10
”C11−’の電子濃度を有するn一層を形成する工程
と、n一層を形成した前記基板にPR法とイオン注入法
を用いてシリコンイオンを注入する工程と、該基板をC
VD酸化膜でおおった後80cm程度で高温アニールし
てシリコンを活性化せしめnイオン注入層を形成する工
程と、前記CVD酸化膜を前面除去した後前記基板上に
厚さ650〜1000人のCVD窒化膜を形成し、PR
法により選択的に拡散窓を形成する工程と、石英封管中
で閉管法により500〜750℃でZnを拡散してP1
拡散層を形成する工程と、CVD窒化膜を全面除去し、
該基板上にCVD酸化膜を形成する工程と、該CVD酸
化膜にPR法で開孔部を設けた後蒸着法、PR法により
電極を形成する工程とを含んで構成される。
方法は、砒化ガリウム半導体基板に3〜5 X 10
”C11−’の電子濃度を有するn一層を形成する工程
と、n一層を形成した前記基板にPR法とイオン注入法
を用いてシリコンイオンを注入する工程と、該基板をC
VD酸化膜でおおった後80cm程度で高温アニールし
てシリコンを活性化せしめnイオン注入層を形成する工
程と、前記CVD酸化膜を前面除去した後前記基板上に
厚さ650〜1000人のCVD窒化膜を形成し、PR
法により選択的に拡散窓を形成する工程と、石英封管中
で閉管法により500〜750℃でZnを拡散してP1
拡散層を形成する工程と、CVD窒化膜を全面除去し、
該基板上にCVD酸化膜を形成する工程と、該CVD酸
化膜にPR法で開孔部を設けた後蒸着法、PR法により
電極を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。第1図
(a)〜(f)は本発明の一実施例を説明するために工
程順に示した半導体素子の縦断面図である。
(a)〜(f)は本発明の一実施例を説明するために工
程順に示した半導体素子の縦断面図である。
まず、第1図(a)に示すように2〜3 X 10”0
の電子、濃度を有する低比抵抗GaAs基板11上に
、3〜5μmの層厚でn−3 X 1018cmの電子
濃度を有するエピタキシャルn+層12と2.5へ3.
5μmの層厚で3 N5 X 10 ”cm−’の電子
濃度を有するエピタキシャルn一層13とを順次形成す
る。
の電子、濃度を有する低比抵抗GaAs基板11上に
、3〜5μmの層厚でn−3 X 1018cmの電子
濃度を有するエピタキシャルn+層12と2.5へ3.
5μmの層厚で3 N5 X 10 ”cm−’の電子
濃度を有するエピタキシャルn一層13とを順次形成す
る。
次に、第1図(b)に示すように、PR法によりイオン
注入マスクとなるフォトレジスト14とフォトレジスト
開孔部15を形成しな後Stのダブルチャージイオンを
350 ”vで1013cm−”打ち込む。
注入マスクとなるフォトレジスト14とフォトレジスト
開孔部15を形成しな後Stのダブルチャージイオンを
350 ”vで1013cm−”打ち込む。
次に、第1図(c)に示すように、この基板の表面をC
VD酸化膜16で覆ったのち800℃で高温アニールを
することによりシリコンイオンを活性化せしめnイオン
注入層17を形成する。
VD酸化膜16で覆ったのち800℃で高温アニールを
することによりシリコンイオンを活性化せしめnイオン
注入層17を形成する。
次に、第1図(d)に示すように、CVD酸化膜を全面
除去してこの基板の表面に厚さ650〜1000人のC
VD窒化膜18を形成した後、PR法により拡散窓19
を形成する。次に、石英管による真空封止を行い閉管法
によりZnを610℃で2時間はど拡散してP+拡散層
110を形成し、P−n接合面からn一層に向って電子
濃度がなだらかに減少し、かつP−n接合近傍のn層電
子濃度とn一層のうちP−n接合から充分離れたところ
の部分の電子濃度との比が5〜15程度に変化する如く
して、ゆるやかな傾斜を有する電子濃度を持たせる。
除去してこの基板の表面に厚さ650〜1000人のC
VD窒化膜18を形成した後、PR法により拡散窓19
を形成する。次に、石英管による真空封止を行い閉管法
によりZnを610℃で2時間はど拡散してP+拡散層
110を形成し、P−n接合面からn一層に向って電子
濃度がなだらかに減少し、かつP−n接合近傍のn層電
子濃度とn一層のうちP−n接合から充分離れたところ
の部分の電子濃度との比が5〜15程度に変化する如く
して、ゆるやかな傾斜を有する電子濃度を持たせる。
次に、CVD窒化膜を化学的に全面エツチングして除去
した後、CVD法により4500〜5000人の厚さの
CVD膜111を形成し、PR法により酸化膜開孔部1
12を設ける。
した後、CVD法により4500〜5000人の厚さの
CVD膜111を形成し、PR法により酸化膜開孔部1
12を設ける。
次に、第1図(f)に示すように、蒸着法、PR法によ
り電極113を形成する。
り電極113を形成する。
前述した第1の実施例では縦方向で動作するGaAs超
階段バラクタダイオードの製造方法について述べた。次
に横方向で動作するGaAs超階段バラクタダイオード
の製造方法について説明する。
階段バラクタダイオードの製造方法について述べた。次
に横方向で動作するGaAs超階段バラクタダイオード
の製造方法について説明する。
第2図(a)〜(e)は本発明の他の実施例を説明する
ために工程順に示した素子の断面図である。
ために工程順に示した素子の断面図である。
まず、第2図(a)、(b)に示すように、高比抵抗G
aAs基板21の上にエピタキシャル法により電子濃度
3〜5 X 10 ”C11−’で所望の厚さのエピタ
キシャルn−122を形成する。これにPR法によりフ
ォトレジスト23に開孔部24を設けてSiのイオン注
入し、更にPR法によりフォトレジスト25に開孔部2
6を設けてSiのイオン注入を行う。
aAs基板21の上にエピタキシャル法により電子濃度
3〜5 X 10 ”C11−’で所望の厚さのエピタ
キシャルn−122を形成する。これにPR法によりフ
ォトレジスト23に開孔部24を設けてSiのイオン注
入し、更にPR法によりフォトレジスト25に開孔部2
6を設けてSiのイオン注入を行う。
次に、第2図(C)に示すように、レジストを除去した
後この半導体基板上をCVD酸化膜27で覆ったのち8
00℃で高温アニールをすることによりSiイオンを活
性化せしめ厚さがn一層より少し厚いnイオン注312
8と厚さがn一層の半分位のn′″イオン注入層29を
形成する。
後この半導体基板上をCVD酸化膜27で覆ったのち8
00℃で高温アニールをすることによりSiイオンを活
性化せしめ厚さがn一層より少し厚いnイオン注312
8と厚さがn一層の半分位のn′″イオン注入層29を
形成する。
次に、第2図(d)に示すように、CVD酸化膜27を
全面除去して、この基板の表面に厚さ650〜1000
人のCVD窒化膜210を形成した後PR法により拡散
窓211を形成する0次に、石英管により真空封止を行
い、閉管法によりZnを610℃で所望の時間拡散して
厚さがnイオン注入層28よりやや薄いP+拡散層21
2を形成する。
全面除去して、この基板の表面に厚さ650〜1000
人のCVD窒化膜210を形成した後PR法により拡散
窓211を形成する0次に、石英管により真空封止を行
い、閉管法によりZnを610℃で所望の時間拡散して
厚さがnイオン注入層28よりやや薄いP+拡散層21
2を形成する。
次に、第2図(e)に示すように、CVD窒化膜を化学
的に全面エツチングして除去した後CVD法により45
00〜5000人の厚さのCVD酸化膜213を形成し
PR法により開孔部214.215を設けた後蒸着法、
PR法により電極216.217を形成する。
的に全面エツチングして除去した後CVD法により45
00〜5000人の厚さのCVD酸化膜213を形成し
PR法により開孔部214.215を設けた後蒸着法、
PR法により電極216.217を形成する。
この実施例では横型のGaAs超階段バラクタであるた
めビームリード素子にも適用でき、浮遊容量の少ないG
aAs超階段バラクタチップのハイブリッドIC基板へ
の直接搭載が可能となる。
めビームリード素子にも適用でき、浮遊容量の少ないG
aAs超階段バラクタチップのハイブリッドIC基板へ
の直接搭載が可能となる。
またn一層22をイオン注入で形成すれば現在開発が進
められているGaAsモノリシックICへの応用を考え
た場合従来の縦型ダイオードでは配線が難しい欠点を有
していたが、この点が改善されるのは、大きな利点であ
る。
められているGaAsモノリシックICへの応用を考え
た場合従来の縦型ダイオードでは配線が難しい欠点を有
していたが、この点が改善されるのは、大きな利点であ
る。
以上説明したように本発明では、まず、Znの拡散マス
クとして厚さ650〜1000人のCVD窒化膜を使用
しているため拡散の横ひろがりが少なく容量が設計値よ
り大きくならない(制御性はよく容量をコントロールで
きる〉。
クとして厚さ650〜1000人のCVD窒化膜を使用
しているため拡散の横ひろがりが少なく容量が設計値よ
り大きくならない(制御性はよく容量をコントロールで
きる〉。
次に、厚さ650〜1000人のCVD窒化膜をZn拡
散マスクとして用いることにより形成されたダイオード
の逆方向耐圧がハードになりリーク電流により信頼度低
下や二重ブレークダウン等による逆方向電流の増加を防
ぐことができる。
散マスクとして用いることにより形成されたダイオード
の逆方向耐圧がハードになりリーク電流により信頼度低
下や二重ブレークダウン等による逆方向電流の増加を防
ぐことができる。
又、本発明によるダイオードはプレーナ構造となってお
りメサ形に比べ、物理的、機械的な力に強くビンセット
等によってチップの移動をする際に傷がつきにくくハイ
ブリッドIC基板へのチップの直接搭載が可能である。
りメサ形に比べ、物理的、機械的な力に強くビンセット
等によってチップの移動をする際に傷がつきにくくハイ
ブリッドIC基板へのチップの直接搭載が可能である。
又、横型のGaAs超階段バラクタの製造も可能になる
ので、ビームリードタイプでも基板への搭載が可能であ
るし、GaAs集積回路として他の素子と同一チップ上
で製造することもでき、又、その上での配線も容易であ
る。
ので、ビームリードタイプでも基板への搭載が可能であ
るし、GaAs集積回路として他の素子と同一チップ上
で製造することもでき、又、その上での配線も容易であ
る。
第1図(a)〜(f)は本発明の一実施例を説明するた
めに工程順に示した素子の断面図、第2図(a)〜(e
)は本発明の他の実施例を説明するために工程順に示し
た素子の断面図、第3図は従来のGaAs超階段バラク
タダイオードの断面図である。 11.31・・・低比抵抗GaAs基板、12゜32・
・・エピタキシャルn+層、13.22.33・・・エ
ピタキシャルn一層、14,23.25・・・フォトレ
ジスト、15.24.26・・・フォトレジスト開孔部
、16,111,27,213・・・CVD酸化膜、1
7,28.34・・・nイオン注入層、18.210・
・・CVD窒化膜、19.211・・・拡散窓、110
,212.35・・・P+拡散層、21 ・・・高比抵
抗GaAs基板、112,214゜215・・・酸化膜
開孔部、29・・・n+イオン注入層、13,113,
216,217・・・電極、37・・・メサ部。 第7I211 晃2 図
めに工程順に示した素子の断面図、第2図(a)〜(e
)は本発明の他の実施例を説明するために工程順に示し
た素子の断面図、第3図は従来のGaAs超階段バラク
タダイオードの断面図である。 11.31・・・低比抵抗GaAs基板、12゜32・
・・エピタキシャルn+層、13.22.33・・・エ
ピタキシャルn一層、14,23.25・・・フォトレ
ジスト、15.24.26・・・フォトレジスト開孔部
、16,111,27,213・・・CVD酸化膜、1
7,28.34・・・nイオン注入層、18.210・
・・CVD窒化膜、19.211・・・拡散窓、110
,212.35・・・P+拡散層、21 ・・・高比抵
抗GaAs基板、112,214゜215・・・酸化膜
開孔部、29・・・n+イオン注入層、13,113,
216,217・・・電極、37・・・メサ部。 第7I211 晃2 図
Claims (1)
- 砒化ガリウム半導体基板に3〜5×10^1^5cm^
−^3の電子濃度を有するn^−層を形成する工程と、
n^−層を形成した前記基板にPR法とイオン注入法を
用いてシリコンイオンを注入する工程と、該基板をCV
D酸化膜でおおった後800℃程度で高温アニールして
シリコンを活性化せしめnイオン注入層を形成する工程
と、前記CVD酸化膜を前面除去した後前記基板上に厚
さ650〜1000ÅのCVD窒化膜を形成し、PR法
により選択的に拡散窓を形成する工程と、石英封管中で
閉管法により500〜750℃でZnを拡散してP^+
拡散層を形成する工程と、CVD窒化膜を全面除去し、
該基板上にCVD酸化膜を形成する工程と、該CVD酸
化膜にPR法で開孔部を設けた後蒸着法、PR法により
電極を形成する工程とを含むことを特徴とする砒化ガリ
ウム超階段バラクタダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62137232A JPH06105788B2 (ja) | 1987-05-29 | 1987-05-29 | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62137232A JPH06105788B2 (ja) | 1987-05-29 | 1987-05-29 | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63300570A true JPS63300570A (ja) | 1988-12-07 |
JPH06105788B2 JPH06105788B2 (ja) | 1994-12-21 |
Family
ID=15193870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62137232A Expired - Lifetime JPH06105788B2 (ja) | 1987-05-29 | 1987-05-29 | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06105788B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7183628B2 (en) | 2004-01-23 | 2007-02-27 | International Business Machines Corporation | Structure and method of hyper-abrupt junction varactors |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189270A (ja) * | 1984-03-08 | 1985-09-26 | Nec Corp | 化合物半導体装置の製造方法 |
JPS60229378A (ja) * | 1984-04-27 | 1985-11-14 | Matsushita Electric Ind Co Ltd | 可変容量ダイオ−ドの製造方法 |
-
1987
- 1987-05-29 JP JP62137232A patent/JPH06105788B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189270A (ja) * | 1984-03-08 | 1985-09-26 | Nec Corp | 化合物半導体装置の製造方法 |
JPS60229378A (ja) * | 1984-04-27 | 1985-11-14 | Matsushita Electric Ind Co Ltd | 可変容量ダイオ−ドの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7183628B2 (en) | 2004-01-23 | 2007-02-27 | International Business Machines Corporation | Structure and method of hyper-abrupt junction varactors |
US7253073B2 (en) | 2004-01-23 | 2007-08-07 | International Business Machines Corporation | Structure and method for hyper-abrupt junction varactors |
US7700453B2 (en) | 2004-01-23 | 2010-04-20 | International Business Machines Corporation | Method for forming hyper-abrupt junction varactors |
Also Published As
Publication number | Publication date |
---|---|
JPH06105788B2 (ja) | 1994-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
US6703276B2 (en) | Passivated silicon carbide devices with low leakage current and method of fabricating | |
US6841436B2 (en) | Method of fabricating SiC semiconductor device | |
US7754580B2 (en) | Method for manufacturing semiconductor substrate | |
JP2004087587A (ja) | 窒化物半導体装置およびその製造方法 | |
JP4593115B2 (ja) | SiCOI基板を備えたショットキーパワーダイオード、およびその製造方法 | |
US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
US6667495B2 (en) | Semiconductor configuration with ohmic contact-connection and method for contact-connecting a semiconductor configuration | |
JPS61234041A (ja) | 半導体装置及びその製造方法 | |
JP2001284605A (ja) | ショットキーダイオード | |
JPS63300570A (ja) | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 | |
JP3357793B2 (ja) | 半導体装置及びその製造方法 | |
US20220302264A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
JP3890474B2 (ja) | オーミック電極構造体およびその製造方法 | |
JPS6318679A (ja) | バラクタダイオ−ドの製造方法 | |
CN116682735A (zh) | Mos结构自对准工艺的制备方法 | |
JPH11354789A (ja) | 電界効果トランジスタ | |
JP4691224B2 (ja) | 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス | |
JP2002222938A (ja) | 半導体装置 | |
JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
JPH03217017A (ja) | 半導体装置 | |
JPS59165435A (ja) | 半導体装置の製造方法 | |
JPS6184831A (ja) | 半導体装置の製造方法 | |
JPH02139939A (ja) | 化合物半導体電界効果トランジスタおよびその製造方法 |