CN1316739C - 开关电路、开关模块和控制开关电路的方法 - Google Patents

开关电路、开关模块和控制开关电路的方法 Download PDF

Info

Publication number
CN1316739C
CN1316739C CNB031555861A CN03155586A CN1316739C CN 1316739 C CN1316739 C CN 1316739C CN B031555861 A CNB031555861 A CN B031555861A CN 03155586 A CN03155586 A CN 03155586A CN 1316739 C CN1316739 C CN 1316739C
Authority
CN
China
Prior art keywords
switching
circuit
bias voltage
transistor
switching transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031555861A
Other languages
English (en)
Other versions
CN1489291A (zh
Inventor
北泽幸行
宫泽直行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Publication of CN1489291A publication Critical patent/CN1489291A/zh
Application granted granted Critical
Publication of CN1316739C publication Critical patent/CN1316739C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)

Abstract

一种包括连接到开关电路输入端和输出端中任一端的开关晶体管的开关电路，和一种当所有开关晶体管处于非选取状态时，向开关晶体管提供用于切断所有开关晶体管的控制偏压的控制偏压供给电路。

Description

开关电路、开关模块和控制开关电路的方法
技术领域
本发明涉及一种开关电路，开关模块和控制开关电路的方法。
背景技术
图1表示一种传统的半导体开关100的电路结构。如图1所示，传统的半导体开关100具有一种结构使得通过一个输入端Tin提供的高频输入信号从多个输出端(Tout1，Tout2)中选择一个输出。在图1中，半导体开关100采用一种SPDT(单极双投)的配置。
半导体开关100可以应用于，例如，一种天线被传送电路和接收电路共享的配置中。开关100在两个电路中其中的一个电路正在使用天线的时候切断天线与另一个电路之间的电连接。
一个非选取的开关晶体管(Tr1/Tr2)的源极电压Vs依赖于一个选取的开关晶体管(Tr2/Tr1)源极的电位，该电位是通过将一个电压应用到选取的开关晶体管栅极定义的。因此，在非选取的开关晶体管(Tr1/Tr2)栅极与源极之间产生了一个电位差，保持非选取的开关晶体管(Tr1/Tr2)处于切断状态。
当在上述配置中的所有输出端(Tout1，Tout2)被切断时，因为没有开关晶体管处于选取的状态，就不可能安排源极电压Vs位于规定的电平。这样导致出现一个问题，即开关晶体管不能被彻底地切断。
图2表示另一个传统的开关电路200，在该开关电路中，偏压Vba通过一个电阻器R5稳定地提供给晶体管Tr1和Tr2的源极。偏压Vba安排开关晶体管(Tr1，Tr2)的栅极与源极之间的电位差位于一种规定的电平。日本公开的专利申请No.2000-223902揭示了一种用于解决与以上描述相同的问题的技术。
然而，上述的传统技术趋向于仅仅在任何一个开关晶体管处于选取的状态时保持非选取的开关晶体管(Tr1/Tr2)的源极电压Vs位于一个规定的电平。因此，当所有的开关晶体管处于非选取状态时，这些晶体管不能被彻底地切断。
发明内容
本发明的一个目的在于提供一种排除上述种种不利情况的开关电路、开关模块和控制开关电路的方法。
本发明的一个更具体的目的在于提供一种当所有的开关晶体管处于非选取状态时能够确定地切断所有开关晶体管的开关电路、开关模块和控制开关电路的方法。
本发明的上述目的可以通过一种开关电路实现，该开关电路包括：一个连接到开关电路输入端和输出端之一的开关晶体管；一个控制偏压供给电路，当所有开关晶体管处于非选取状态时，该控制偏压供给电路向开关晶体管提供一个切断所有开关晶体管的控制偏压。
本发明的上述目的还可以通过一种开关模块实现，该开关模块包括：一个开关电路，该开关电路包括连接到开关电路输入端和输出端之一的开关晶体管，一个控制偏压供给电路，当所有开关晶体管处于非选取状态时，该控制偏移供给电路向开关晶体管提供一个切断所有开关晶体管的控制偏压；一个解码电路，该解码电路解码从开关模块外部输入的数据信号，产生一个用于操作开关电路的电压信号和/或选择控制信号。
本发明的上述目的还可以通过一种控制开关电路的方法实现，其中开关电路中包括通常连接到开关电路输入端和输出端之一的开关晶体管，该方法包括一个步骤：当所有开关晶体管处于非选取状态时，向开关晶体管提供一个用于切断所有开关晶体管的控制偏压。
附图说明
本发明其它的目的、特征和优势将根据阅读随后结合附图的详细描述变得更加显而易见，其中：
图1是传统开关电路的电路图；
图2是另一个传统开关电路的电路图；
图3是对应于本发明第一实施例的开关电路的电路图；
图4是开关模块的方框图，其中包含图3中表示的开关电路；
图5是对应于本发明第二实施例的开关电路的电路图；
图6是对应于本发明第三实施例的开关电路的电路图；
图7是开关模块的方框图，其中包含图6中表示的开关电路；
图8对应于本发明第四实施例的开关电路的电路图。
具体实施方式
现在参照图，将详细地给出对本发明优选实施例的描述。
第一实施例
现在描述本发明第一实施例。本实施例是一种开关电路，该开关电路具有多个通常连接到开关电路输入端或者输出端的开关晶体管。所有处于非选取状态的开关晶体管被选择性地提供一个用于切断这些晶体管的控制偏压。该偏压安全地并且彻底地切断非选取的晶体管。当任何一个开关晶体管被选取，一个电压通过选取的开关晶体管被施加到剩余的非选取晶体管的源极，所以不必向晶体管提供上述控制偏压。这样有助于节电。
随后，将参照图更详细地描述本实施例的结构和操作。图3是一个表示对应于本实施例开关电路1结构的电路图。
如图3所示，开关电路1采用一种SPDT开关结构，该结构是一种包括两个开关晶体管Tr1和Tr2的单入双出结构。例如，开关晶体管Tr1和Tr2可能是由砷化镓制成的MESFETs(金属半导体场效应晶体管)。更进一步，开关晶体管Tr1和Tr2还可以是HEMTs(高电子活动度晶体管)。
一个选择控制信号V1通过电阻器R1应用于开关晶体管Tr1的栅极，该选择控制信号用来衰减通过输入端Tin传播的高频信号。开关晶体管Tr1的漏极通过电容器C1连接到输出端Tout1，该电容器充当切除高频信号中DC成分的电容性元件。开关晶体管Tr1的源极通过电容器C3连接到输入端Tin，该电容器充当一种切除高频信号中DC成分的电容性元件。同样地，就开关晶体管Tr2来说，一个选择控制信号V2通过电阻器R2应用于开关晶体管Tr2的栅极，该选择控制信号用来衰减通过输入端Tin传播的高频信号。开关晶体管Tr2的漏极通过电容器C2连接到输出端Tout2，该电容器充当一种切除高频信号中DC成分的电容性元件。开关晶体管Tr2的源极通过电容器C3连接到输入端Tin，该电容器充当一种切除高频信号中DC成分的电容性元件。向输入端Tin输入例如由天线接收到的高频信号。用于切除通过天线接收的高频信号中DC成分的电容器C1、C2和C3可以包含在开关电路1的结构中或者其它的结构中。随后的描述涉及后一种情况，即电容器被包含在其它的结构中。
开关晶体管Tr1和开关晶体管Tr2的源极和漏极分别通过一个镇流电阻器R3和R4连接。提供镇流电阻器R3和R4用于标准化开关晶体管的源极与漏极之间的电位。换句话说，镇流电阻器用于实际地消除源极与漏极之间可能存在的电位差。在本实施例中，电阻器R3和R4中使用的电阻大约是10kΩ。
在以上的结构中，开关晶体管Tr1和Tr2每一个的源极通过一个公共连接节点Ps连接到电容器C3中。这个连接节点Ps通过电阻器Rs接地。此外，该连接节点Ps还连接到一个控制偏压供给电路10中。通过连接节点Ps，从控制偏压供给电路10向开关晶体管Tr1和Tr2的源极提供控制偏压。
现在，将描述本发明中控制偏压供给电路10的结构。如图3所示，在控制偏压供给电路10的结构中，一个二极管D11位于串连的两个电阻器R11和R12之间，一个电压信号V10应用于该结构中用于产生控制偏压。连接二极管D11使得该二极管可以由电压信号V10向前推动以施加偏压。
控制偏压供给电路10选择性地向节点Ps提供控制偏压。更特殊地，当两个开关晶体管Tr1和Tr2都处于非选取状态时，控制偏压供给电路10向节点Ps提供用于切断所有晶体管Tr1和Tr2的控制偏压。控制偏压供给电路10具有前向连接的二极管D11，电压V10应用于其上。当其中一个输出(开关晶体管)被选取，二极管D11阻止由节点Ps中上升的电位引起的电流回流到控制偏压供给电路10中，该节点Ps中上升的电位由施加于所选取开关晶体管栅极的选择控制信号定义。
应用于控制偏压供给电路10中的电压信号V10是解码器11产生的(图4)，该解码器位于开关电路1的外部，并且解码从外部CPU输入的信号。这里，例如，数据信号可以是一个两比特位数据(对于SPDT开关)。数据信号包括指示两个开关晶体管Tr1和Tr2其中一个将被选取的数据，也就是将获得其中一个输出，或者两个开关晶体管Tr1和Tr2都是非选取，也就是将提供控制偏压。因此，当数据信号指示两个开关晶体管Tr1和Tr2都是非选取，也就是将提供控制偏压时，解码器11通过解码数据信号产生电压信号V10，并将该电压信号V10应用到控制偏压供给电路10中。然后，控制偏压供给电路10通过电阻器R11、R12和二极管D11的组合将电压信号V10改变为控制偏压。因此产生的控制偏压被提供到连接节点Ps中。以这种方式，开关晶体管Tr1和Tr2的栅极和源极被分别地施加偏压，所以开关晶体管Tr1和Tr2可以被完全地切断。
具有上述结构的开关电路1可以被集成以提供一种如图4所示的单片。更进一步，作为一个单片形成的开关电路1可以与其它的电路结合(例如，解码器11，等等)来提供一个单独的开关模块1A。如图4所示，电容器C1，C2和C3可以安装在开关模块1A内部。可替换地，电容器C1，C2和C3可以作为一个外部的部件提供在开关模块1A外部，从外部连接到输出端Tout1和Tout2及输入端Tin。
更进一步，解码器11可以包含在开关电路1的芯片中。以这种方式，本实施例的开关操作可以在一个块单片中一起实现。
尽管具有一个输入两个输出的SPDT开关已经作为本发明的一个实施例进行了描述，但本发明不限于此。例如，可能采用一个输入一个输出的结构，两个输入三个输出的结构，或者甚至其它根据客观情况的结构。
第二实施例
接下来，将参照图5详细地描述本发明的第二实施例。该实施例将表示控制偏压供给电路的另一个例子。
图5是一个电路图，表示具有对应于本发明第二实施例中控制偏压供给电路20的开关电路2的结构。
如在图5中所见，控制偏压供给电路20包括一个偏置晶体管Tr21，该偏置晶体管Tr21的源极连接到连接节点Ps。电压信号V10通过电阻器R21应用到偏置晶体管Tr21的栅极，该信号用于衰减通过输入端Tin接收的高频信号。在本实施例中，偏置晶体管Tr21由一个MESFET构成。
在以上的结构中，当开关晶体管Tr1和Tr2都是非选取时，电压信号V10应用到偏置晶体管Tr21的栅极，然后产生控制偏压(例如，栅极与源极之间的电位差)。因此产生的控制偏压通过连接节点Ps应用到开关晶体管Tr1和Tr2的源极。以这种方式，开关晶体管Tr1和Tr2的栅极和源极被分别施加偏压，并被完全地切断。
更进一步，如图5所示，偏置晶体管Tr21的漏极可以通过电容器C21接地，该电容器是一种电容性的元件。电容器C21增强了输入端Tin与输出端Tout1和Tout2之间的绝缘，有助于更安全地实现切断状态。更特别地，偏置晶体管Tr21的漏极通过电容器C21接地，可以切除高频信号中的DC成分。因此，当开关晶体管Tr1和Tr2都处于是非选取状态时，晶体管Tr21作为一种高频信号的分路晶体管。因此，可以增强输入端Tin与输出端Tout1和Tout2之间的绝缘，并且安全地切断非选取的开关晶体管。本实施例中其它的结构与第一实施例中的相似，因此，将省略对其的描述。
第三实施例
接下来，将参照图详细地描述本发明的第三实施例。在本实施例采用的结构中，产生的控制偏压的电压值是可变的。
图6是一个表示开关电路3结构的电路图，该开关电路包括控制偏压供给电路31和32。本实施例是第一实施例开关电路1的一种变化。在本例中，产生的控制偏压的电压值是可变的。
如图6中所见，开关电路3包括多个控制偏压供给电路31和32(在本实施例中，开关电路包括两个控制偏压供给电路)。在本实施例中，控制偏压供给电路31和32中的任何一个被设置为基于从开关电路3外部输入的信号而使用，因此，可能适当地改变将要提供给开关晶体管Tr1和Tr2源极的控制偏压。例如，这种设置可以通过向数据信号中添加一比特的标记实现。
图7中表示的结构中本发明的开关电路3被做成了一个单片。如图7所示的开关模块3A具有与第一实施例中的开关模块1A相似的结构，除了当开关晶体管Tr1和Tr2都是非选取时，解码器33将根据数据信号输出电压信号V31或者电压信号V32。在这种结构中，电压信号V31和V32将有选择地应用到控制偏压供给电路31和32的任何一个中，通过连接节点Ps向开关晶体管Tr1和Tr2的源极提供各自的控制偏压。本实施例中其它的结构与第一实施例中的相似，因此，将省略对其的描述。
开关电路3包括两个控制偏压供给电路31和32，但是本发明不限于此。开关电路可以包括三个或者更多个控制偏压供给电路。在这种情况中，添加到数据信号中用于选择任何一个控制偏压供给电路的比特位的数量将根据控制偏压供给电路的数量决定。
更进一步，尽管本实施例已经就当开关晶体管Tr1和Tr2都是非选取时改变控制偏压的情况进行了描述，但是本发明不限于这种情况。根据情况和目的，即使当其中一个开关晶体管被选取时也可以改变控制偏压。甚至可能在开关晶体管Tr1和Tr2都是非选取或者其中一个开关晶体管是选取时，改变控制偏压。在这种方式中，本实施例显示出改进的电路可控性，尤其是可以根据每个特殊的事件应用希望的控制偏压。
第四实施例
接下来，将参照图8详细地描述本发明的第四实施例。本实施例采用的结构中，开关电路包括具有分路电路的开关晶体管。
图8是一个表示本实施例中开关电路4的电路图。如图8所示，分路晶体管Tr41和Tr42分别连接到开关晶体管Tr1和Tr2的源极。
一个选择电压信号V2通过电阻器R41和电阻器R2应用到分路晶体管Tr41的栅极，该选择控制信号用来衰减高频输入信号。分路晶体管Tr41的漏极通过电容器C41接地，该电容器充当一种切除高频信号中DC成分的电容性元件。类似地，一个选择电压信号V1通过电阻器R42和电阻器R1应用到分路晶体管Tr42的栅极，该选择控制信号用来衰减高频信号。分路晶体管Tr42的漏极通过电容器C42接地，该电容器充当一种切除高频信号中DC成分的电容性元件。
因此，根据本实施例，当开关晶体管Tr1非选取而开关晶体管Tr2被选取时，分路晶体管Tr41将短路开关晶体管Tr1的源极。更进一步，当开关晶体管Tr2非选取而开关晶体管Tr1被选取时，分路晶体管Tr42将使开关晶体管Tr2的源极接地。在这种方式中，可以增强输入端Tin与输出端Tout1和Tout2之间的绝缘，更确定地切断非选取的开关晶体管。本实施例中其它的结构与第一实施例中相似，因此，将省略对其的描述。
如上所述，本发明实现了一种能够在所有开关晶体管处于非选取状态时完全并且准确地切断开关晶体管的开关电路。更进一步，本发明能够阻止由节点Ps的电位引起电流回流到控制偏压供给电路中，其中该节点Ps电位由选取的开关晶体管的栅极电位定义。还有，因为控制偏压可以根据每个特殊的事件而变化，本发明显示出增强的电路可控性。本发明还提出一种包括开关电路的开关模块和一种控制开关电路的方法。
尽管本发明的优选实施例已经使用具体的连接关系进行了描述，但是这种描述仅仅用于表示目的，在不偏离随后权利要求的精神和范围而得到的改变和差别也将被理解。
本申请是基于日本专利申请No.2002-255057，提交于2002年8月30日，其整个揭示的内容在此引入作为参考。

Claims (11)

1.一种开关电路包括：
共同连接到一个连接节点的多个开关晶体管；以及
一个控制偏压供给电路，当所有的开关晶体管处于非选取状态时，该电路向开关晶体管提供用于切断所有开关晶体管的控制偏压以基本上阻止高频信号传输通过所有的所述开关晶体管，其中在所述的非选取状态所有的所述开关晶体管响应于施加于其上的选择控制信号而被关闭。
2.一种如权利要求1所述的开关电路，其中控制偏压供给电路依据从开关电路外部施加的一个电压信号提供所述控制偏压。
3.一种如权利要求2所述的开关电路，其中控制偏压供给电路包括一个二极管，所述电压信号被施加到该二极管的阳极上，所述控制偏压通过该二极管的阴极被输出到所述连接节点。
4.一种如权利要求1所述的开关电路，其中：
控制偏压供给电路包括一个具有MESFET(金属半导体场效应晶体管)结构的偏压晶体管；并且
所述MESFET具有接收电压信号的一个栅极，通过一个电容性元件连接到给定电势的一个第一端子，以及连接到所述连接节点的一个第二端子，所述控制偏压从所述第二端子提供到所述连接节点。
5.一种如权利要求1所述的开关电路，进一步包括多个分路晶体管，其分别提供给所述多个开关晶体管并且连接在所述连接节点和给定电势之间，所述分路晶体管的栅极接收所述选择控制信号。
6.一种如权利要求1所述的开关电路，其中开关晶体管是MESFET。
7.一种如权利要求1所述的开关电路，其中所述共同连接节点通过一个电阻器连接到接地电位。
8.一种如权利要求1所述的开关电路，进一步包括镇流电阻器，每个镇流电阻器连接在对应的开关晶体管的源极与漏极之间。
9.一种开关模块包括：
一个开关电路，该开关电路包括共同连接到一个连接节点的多个开关晶体管，一个控制偏压供给电路，当所有开关晶体管处于非选取状态时，该控制偏压供给电路向所述开关晶体管提供一个切断所有开关晶体管的控制偏压以基本上阻止高频信号传输通过所有的所述开关晶体管，其中在所述的非选取状态所有的所述开关晶体管响应于施加于其上的选择控制信号而被关闭；以及
一个解码电路，该解码电路解码从开关模块外部输入的数据信号，以及产生所述选择控制信号。
10.一种如权利要求9所述的开关模块，其中开关电路和解码电路被成形在一块单片中。
11.一种控制开关电路的方法，其中开关电路包括共同连接到一个连接节点的多个开关晶体管，包括步骤：
当所有开关晶体管处于非选取状态时，向开关晶体管提供一个用于切断所有开关晶体管的控制偏压以基本上阻止高频信号传输通过所有的所述开关晶体管，其中在所述的非选取状态所有的所述开关晶体管响应于施加于其上的选择控制信号而被关闭。
CNB031555861A 2002-08-30 2003-08-29 开关电路、开关模块和控制开关电路的方法 Expired - Fee Related CN1316739C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP255057/2002 2002-08-30
JP2002255057A JP2004096441A (ja) 2002-08-30 2002-08-30 スイッチング回路、スイッチングモジュール及びその制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100881714A Division CN101064504A (zh) 2002-08-30 2003-08-29 开关电路、开关模块和控制开关电路的方法

Publications (2)

Publication Number Publication Date
CN1489291A CN1489291A (zh) 2004-04-14
CN1316739C true CN1316739C (zh) 2007-05-16

Family

ID=31986297

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007100881714A Pending CN101064504A (zh) 2002-08-30 2003-08-29 开关电路、开关模块和控制开关电路的方法
CNB031555861A Expired - Fee Related CN1316739C (zh) 2002-08-30 2003-08-29 开关电路、开关模块和控制开关电路的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007100881714A Pending CN101064504A (zh) 2002-08-30 2003-08-29 开关电路、开关模块和控制开关电路的方法

Country Status (3)

Country Link
US (2) US7352086B2 (zh)
JP (1) JP2004096441A (zh)
CN (2) CN101064504A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029169B2 (ja) * 2003-07-07 2008-01-09 株式会社村田製作所 高周波スイッチ回路
JP2005318093A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 高周波スイッチ回路
JP4602741B2 (ja) * 2004-11-05 2010-12-22 住友電工デバイス・イノベーション株式会社 スイッチング回路、スイッチングモジュール及び半導体装置
US7535320B2 (en) * 2005-07-12 2009-05-19 U.S. Monolithics, L.L.C. Phase shifter with flexible control voltage
JP4760832B2 (ja) * 2005-08-09 2011-08-31 日立金属株式会社 高周波スイッチ回路
JP2010050769A (ja) * 2008-08-22 2010-03-04 New Japan Radio Co Ltd 半導体スイッチ回路
JP2012074890A (ja) * 2010-09-28 2012-04-12 Sumitomo Electric Device Innovations Inc スイッチ及びスイッチの制御方法
JP5251953B2 (ja) * 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
JP5366911B2 (ja) * 2010-10-18 2013-12-11 パナソニック株式会社 高周波用スイッチ回路
KR101332039B1 (ko) * 2011-06-14 2013-11-22 한국과학기술원 전원발생회로 및 전원발생회로가 구비된 스위칭회로
US8909169B2 (en) * 2013-03-07 2014-12-09 Microchip Technology Incorporated Optimizing isolation and insertion loss of a radio frequency single pole-double-throw switch
US9564887B2 (en) * 2014-10-29 2017-02-07 Peregrine Semiconductor Corporation High frequency absorptive switch architecture
CN113346885B (zh) * 2020-03-02 2022-09-16 江阴圣邦微电子制造有限公司 单刀双掷开关电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195666A (ja) * 1995-01-13 1996-07-30 Nec Corp 電流スイッチ回路
WO1997023035A1 (en) * 1995-12-20 1997-06-26 Watkins-Johnson Company Triple-balanced passive transmission fet mixer
JPH1093471A (ja) * 1996-09-11 1998-04-10 Murata Mfg Co Ltd 信号切換えスイッチ
JP2000223902A (ja) * 1999-02-03 2000-08-11 Sanyo Electric Co Ltd スイッチ回路装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152845A (en) * 1978-05-24 1979-12-01 Hitachi Ltd High dielectric strength mosfet circuit
JPS5893042A (ja) 1981-11-30 1983-06-02 Ricoh Co Ltd マイクロフイルム
US4719374A (en) * 1986-04-11 1988-01-12 Ampex Corporation Broadband electric field controlled switching circuit
JPH0787355B2 (ja) 1986-12-04 1995-09-20 株式会社日立製作所 入力切換回路
US5012123A (en) * 1989-03-29 1991-04-30 Hittite Microwave, Inc. High-power rf switching system
JPH05315920A (ja) 1992-05-11 1993-11-26 Matsushita Electric Ind Co Ltd 入力切換回路
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
JP3441236B2 (ja) * 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
JPH09270659A (ja) 1996-01-31 1997-10-14 Matsushita Electric Ind Co Ltd スイッチアッテネータ
JP2002135095A (ja) * 2000-10-26 2002-05-10 Nec Kansai Ltd Ｉｃスイッチ
JP2002223902A (ja) 2000-12-01 2002-08-13 Susumu Kunii 乳幼児用イス
JP2003037454A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 高周波電力増幅回路
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP3790227B2 (ja) * 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
JP2005006143A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
JP2007129571A (ja) * 2005-11-04 2007-05-24 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195666A (ja) * 1995-01-13 1996-07-30 Nec Corp 電流スイッチ回路
WO1997023035A1 (en) * 1995-12-20 1997-06-26 Watkins-Johnson Company Triple-balanced passive transmission fet mixer
JPH1093471A (ja) * 1996-09-11 1998-04-10 Murata Mfg Co Ltd 信号切換えスイッチ
JP2000223902A (ja) * 1999-02-03 2000-08-11 Sanyo Electric Co Ltd スイッチ回路装置

Also Published As

Publication number Publication date
CN1489291A (zh) 2004-04-14
JP2004096441A (ja) 2004-03-25
US20080136494A1 (en) 2008-06-12
US7626443B2 (en) 2009-12-01
CN101064504A (zh) 2007-10-31
US20040051394A1 (en) 2004-03-18
US7352086B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN1316739C (zh) 开关电路、开关模块和控制开关电路的方法
US7245175B2 (en) Semiconductor switch
US20070247210A1 (en) Level shift circuit
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US20040061521A1 (en) Level shifting circuit
US5479116A (en) Level conversion circuits for converting a digital input signal varying between first and second voltage levels to a digital output signal varying between first and third voltage levels
KR20070066919A (ko) 전압 선택 회로
US7183816B2 (en) Circuit and method for switching an electrical load on after a delay
US20060091932A1 (en) Pass transistors with minimized capacitive loading
US6784720B2 (en) Current switching circuit
US6255885B1 (en) Low voltage transistor biasing
US20020075060A1 (en) Translating switch circuit with disabling option
US7030659B2 (en) Signal switch with reduced on resistance and undershoot protection
US6175267B1 (en) Current compensating bias generator and method therefor
US5319256A (en) Semiconductor device for generating constant potential
US6236235B1 (en) Output circuit
US4380707A (en) Transistor-transistor logic input buffer circuit with power supply/temperature effects compensation circuit
JP2019080120A (ja) 高周波スイッチ装置
JP4780302B2 (ja) 高周波スイッチ回路
JP4602741B2 (ja) スイッチング回路、スイッチングモジュール及び半導体装置
JP2006094206A (ja) 高周波スイッチ回路及び半導体装置
JP2002164772A (ja) 半導体スイッチ集積回路
JP4339323B2 (ja) スイッチング回路、スイッチングモジュール及びスイッチング回路の制御方法
KR100256131B1 (ko) 프로그램가능한 인에이블 회로를 갖는 반도체 집적회로
JPH06103786A (ja) 半導体メモリ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: UDINA SEMICONDUCTOR CO LTD

Free format text: FORMER NAME OR ADDRESS: FUJITSU QUANTUM DEVICES LTD.

CP03 Change of name, title or address

Address after: Yamanashi Prefecture

Patentee after: Eudyna Devices Ltd.

Address before: Yamanashi Prefecture

Patentee before: Fujitsu Quantum devices Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20130829