KR100256131B1 - 프로그램가능한 인에이블 회로를 갖는 반도체 집적회로 - Google Patents

프로그램가능한 인에이블 회로를 갖는 반도체 집적회로 Download PDF

Info

Publication number
KR100256131B1
KR100256131B1 KR1019970036197A KR19970036197A KR100256131B1 KR 100256131 B1 KR100256131 B1 KR 100256131B1 KR 1019970036197 A KR1019970036197 A KR 1019970036197A KR 19970036197 A KR19970036197 A KR 19970036197A KR 100256131 B1 KR100256131 B1 KR 100256131B1
Authority
KR
South Korea
Prior art keywords
circuit
node
signal
mosfet
switching element
Prior art date
Application number
KR1019970036197A
Other languages
English (en)
Other versions
KR980011512A (ko
Inventor
도시아끼 아끼오까
유끼오 후지
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR980011512A publication Critical patent/KR980011512A/ko
Application granted granted Critical
Publication of KR100256131B1 publication Critical patent/KR100256131B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Abstract

내부 회로를 인에이블시키고 디스에이블시키기 위해 사용되는 인에이블 회로의 회로 스케일을 줄이는 반도체 집적 회로가 제공된다.
상기 인에이블 회로는 제 1 및 제 2 단자를 갖는 제 1 스위칭 소자, 제 1 및 제 2 단자를 갖는 제 2 스위칭 소자 및 제 1 및 제 2 단자를 갖는 제 3 스위칭 소자를 구비한다.
프로그램에 따라 제 1, 제 2 및 제 3 스위칭 소자들 중 하나가 턴-온되고 나머지 2 개는 턴오프된다. 제 1 스위칭 소자의 제 1 단자에 인에이블 신호가 인가된다. 제 2 스위칭 소자의 제 1 단자에는 디스에이블 신호가 인가된다. 제 3 스위칭 소자의 제 1 단자에는 돈 케어 (Don't Care) 신호가 인가된다. 제 1, 제 2 및 제 3 스위칭 소자들의 제 2 단자는 공통으로 노드에 접속된다. 인에이블 신호, 디스에이블 신호 및 돈 케어 신호 중 하나가 상기 프로그램에 따라 선택적으로 노드로 출력된다.

Description

프로그램 가능한 인에이블 회로를 갖는 반도체 집적회로
본 발명은 반도체 집적 회로, 특히 내부 회로 및 프로그램가능 인에이블 회로(programmable enabling circuit)를 갖는 반도체 집적회로에 관한 것으로, 사이 내부회로가 상기 프로그램된 인에이블 회로로부터 출력되는 인에이블 신호에 의해 인에이블, 즉, 활성화되는 반도체 집적회로에 관한 것이다.
종래, 이런 종류의 반도체 집적 회로는 그들의 기능을 실행하도록 인에이블 또는 칩 선택 신호(enabling or chip-selection signal)에 의해 인에이블 즉, 활성화되는 다양한 반도체 장치 또는 칩에 광범위하게 이용되었다.
예를 들어, 큰 메모리 공간을 필수적으로 필요로 하는 반도체 메모리 장치에서는, 이런 종류의 많은 반도체 집적 회로가 메모리 장치에 통합되어 있다. 따라서, 상기 메모리 장치내에 통합된 모든 집적 회로가 항상 액티브 상태라면, 상기 반도체 메모리 장치는 많은 전력을 소비할 것이다. 따라서, 메모리 장치의 전력 소비를 줄이기 위해, 통합된 집적 회로들 중 요구되는 하나 또는 다수가 선택적으로 인에이블되어 그들의 인에이블 또는 칩 선택 신호를 사용하여 동작한다.
따라서, 인에이블 (또는 칩 선택) 회로가 특정한 '액티브 레벨'을 가진 인에이블 신호를 내부 회로에 출력하도록 디자인된 다양한 형태의 이런 종류의 반도체 집적 회로들이 공지되어 왔다.
상기 '액티브 레벨' 은 인에이블 회로로부터 인에이블 신호가 3개의 논리 상태, '로우(L)', '하이(H)' 및 '돈 케어(Don't care)' 중 어느 하나를 취하는 방식으로 통상적으로 정의된다.
인에이블 신호의 액티브 레벨이 로우 논리 상태로서 설정되면, 내부 회로는 로우 논리 상태를 가진 입력 신호가 인에이블 회로에 인가되는 경우에만 액티브 상태로 될 것이다.
인에이블 신호의 액티브 레벨이 하이 논리 상태로서 설정되면, 내부 회로는 하이 논리 상태를 가진 입력 신호가 인에이블 회로에 인가되는 경우에만 액티브 상태로 될 것이다.
인에이블 신호의 액티브 레벨이 돈 케어 논리 신호로서 설정되면, 내부 회로는 인에이블 회로에 대한 입력 신호의 값들 또는 레벨들에 무관하게 항상 액티브 상태로 될 것이다.
인에이블 또는 칩 선택 회로는 소비자의 또는 이용자의 요구에 따라 프로그램될 수 있다.
이런 종류의 프로그램가능 인에이블 회로의 예들은 1986년 9월에 발행된 미국 특허 공보 4,612,459 호 및 1993년 1월에 발행된 미국 특허 공보 5,179,540호에 개시되어 있다.
도 1 에는 미국 특허 공보 제 4,612,459 호에 개시된 내부 회로의 동작을 인에이블 또는 디스에이블하기 위한 인에이블 회로의 예가 도시되어 있다.
도 1 에 도시된 바와 같이, 종래의 프로그램가능 인에이블 회로는 NOR 회로(34), 배타 OR (EOR) 회로 (35), 제 1 프로그래밍 회로 (36), 및 제 2 프로그램밍 회로 (37) 를 포함한다.
상기 제 1 프로그래밍 회로 (36) 는 2개의 n-채널 금속 산화물 반도체 전계효과 트랜지스터 (MOSFET) (N36 및 N37)로 구성되어 있다. MOSFET (N36) 의 드레인에는 전원전압 (VDD) 이 인가된다. MOSFET (N36) 의 게이트 및 소스는 함께 커플되어 MOSFET (N37) 의 드레인에 접속되어 있다. MOSFET (N37) 의 게이트 및 소스는 함께 커플되어 그라운드에 접속되어 있다. 따라서, 2개의 MOSFET (N36 및 N37) 은 전압레벨 (VDD) 과 그라운드 사이에서 서로 직렬 접속되어 있다.
MOSFET (N36) 의 게이트와 소스 및 MOSFET (N37)의 드레인의 접점은 노드 (A')를 형성하고, 이것은 NOR 회로 (34) 의 입력 (Y) 에 접속되어 있다.
2-가(2-valued) 입력 신호 (IN) 는 NOR 회로 (34) 의 다른 입력 (X) 에 인가된다.
제 2 프로그래밍 회로 (37) 는 2개의 n-채널 MOSFET (N38 및 N39) 로 구성된다. MOSFET (N38) 의 드레인에는 전원 전압 (VDD) 이 인가된다. MOSFET (N38) 의 게이트와 소스는 함께 커플되어 MOSFET (N39) 의 드레인에 접속되어 있다. MOSFET (N39) 의 게이트와 소스는 함께 커플되어 그라운드에 접속되어 있다. 따라서, 2개의 MOSFET (N38 및 N39) 는 전압레벨 (VDD) 과 그라운드 사이에서 서로 직렬 접속되어 있다.
MOSFET (N38) 의 게이트와 소스 및 MOSFET (N39) 의 드레인의 접점은 노드 (B') 를 형성하고, 이것은 EOR 회로 (35) 의 입력 (Y) 에 접속되어 있다.
NOR 회로 (34) 의 출력 (F) 은 EOR 회로 (35) 의 다른 입력 (X) 에 접속된다. NOR 회로 (34) 의 출력 (F) 및 EOR 회로 (35) 의 입력 (X) 의 접점은 노드 (C') 를 형성한다.
인에이블 신호로서 작용하는 도 1 에서의 종래의 인에이블 회로의 2 가 출력 신호 (OUT) 는 EOR 회로 (35) 의 출력 (F) 으로부터 유도된다. 상기 출력 신호 (OUT) 는 인에이블될 내부회로 (도시되지 않음) 의 입력 단자에 인가된다.
이온주입법이 입력 신호 (IN) 의 액티브 레벨을 프로그래밍하는데 사용되는 경우, 제 1 및 제 2 프로그래밍 회로 (36 과 37) 에서 MOSFET (N36, N37, N38 및 N39) 는 각각 인핸스먼트형(enhancement-type) (노말리-오프(normally-off)) 으로 제작되고, 이들 중 선택된 하나 또는 여러개가 인 (P) 과 같은 5가 전자를 갖는 도펀트의 이온주입법에 의해 특정한 프로그램에 따라 공핍형(depletion-type)(노말리 -온 (normaly-on)) 으로 변환된다. 이온주입법은 마스크 롬 (ROM) 을 제작하는데 광범위하게 사용되고 있다.
제 1 프로그래밍 회로 (36) 는 입력 신호 (IN) 에 대한 유효성 (availability) 을 결정한다.
N 채널 MOSFET (N36) 가 이온주입법에 의해 공핍형으로 변환되면, 노드 (A')에서 전압 또는 전위는 하이(H) 레벨이 될 것이다. 그 결과, NOR 회로 (34) 의 출력 신호 레벨, 즉 노드 (C') 에서 전압 레벨은 로우(L) 레벨에 고정될 것이다.
다른 한편으로, N-채널 MOSFET (N37) 이 이온주입법에 의해 공핍형으로 변환되면, 노드 (A') 에서 전압은 로우 레벨이 될 것이다. 그 결과, 입력 신호 (IN) 가 로우 전압 레벨인 경우, 노드 (C') 에서 NOR 회로 (34) 의 출력 신호는 하이 레벨이 될 것이다. 입력 신호 (IN) 가 하이 전압 레벨인 경우, 노드 (C') 에서 NOR 회로 (34) 의 출력 신호 레벨은 로우 상태가 될 것이다.
이것은 도 1 의 회로에 의해 인에이블될 내부 회로가 입력 신호 (IN) 의 레벨에 따라 인에이블 또는 디스에이블되는 것을 의미한다.
제 2 프로그래밍 회로 (37) 는 내부 회로에 대한 액티브 레벨을 결정한다.
N 채널 MOSFET (N38) 가 이온주입법에 의해 공핍형으로 변환되면, 노드 (B') 에서 전압은 하이 레벨이 될 것이다. 그 결과, EOR 회로 (35) 로부터 출력 신호 (OUT) 의 전압은, 노드 (C') 에서 전압이 로우 또는 하이 레벨인 경우, 각각 하이 또는 로우 레벨이 될 것이다.
다른 한편으로, N-채널 MOSFET (N39) 가 이온주입법에 의해 공핍형으로 변환되면, 노드 (B') 에서 전압 레벨은 로우 상태가 될 것이다. 그 결과, EOR 회로 (35) 로부터의 출력 신호 (OUT) 의 전압은, 노드 (C') 에서의 전압 레벨이 로우 또는 하이 상태일 경우, 각각 로우 또는 하이 상태가 될 것이다.
이는 내부 회로에 대한 액티브 레벨이 프로그래밍 회로 (37) 에 따라 하이 또는 로우로서 선택적으로 설정될 수 있다는 것을 의미한다.
다음으로, 도 1 의 종래의 인에이블 회로의 동작이 다음의 표 1 을 참고하여 아래에 설명되며, 여기서 기호 'D' 와 'E' 는 각각 '공핍' 형 및 '인핸스먼트' 형을 지칭한다.
Figure kpo00001
여기서, 내부 회로는 도 1의 인에이블 회로의 출력 신호 (OUT) 가 로우 레벨인 경우 활성화되는 것으로 간주된다.
입력 신호 (IN) 의 액티브 레벨을 로우 레벨로 설정하기 위해 (표 1 의 케이스 1), 제 1 프로그래밍 회로 (36) 의 MOSFET (N37) 과 제 2 프로그래밍 회로 (37)의 MOSFET (N38) 는 각각 공핍형으로 변환된다. 이 경우, 노드 (A') 에서 전압 또는 전위는 로우 레벨이고 노드 (B') 에서 전압은 하이 레벨이다.
그러므로, 입력 신호 IN가 로우 레벨이면, NOR 회로 (34) 의 출력신호 (즉, 노드 (C') 에서의 전압) 는 하이 레벨에 있게 될 것이다. 따라서, EOR 회로 (35) 로부터의 출력 신호 (OUT) 는 로우 레벨이 될 것이고, 내부 회로를 인에이블시킨다 (즉, 내부 회로가 액티브 상태로 된다).
입력 신호 (IN) 가 하이 레벨이면, NOR 회로 (34) 의 출력 신호(즉, 노드 (C') 에서의 전압)는 로우 레벨이 될 것이다. 그러므로, EOR 회로 (35) 로부터의 출력 신호 (OUT) 가 하이 레벨로 될 것이고, 내부 회로를 디스에이블시킨다 (즉, 내부 회로가 인액티브 상태로 된다).
입력 신호 (IN) 의 액티브 레벨을 하이레렐로 설정하기 위해 (표 1의 케이스 2), 제 1 프로그래밍 회로 (36) 에서의 MOSFET (N37) 와 제 2 프로그래밍 회로 (37) 에서의 MOSFET (N39) 가 각각 공핍형으로 변환된다. 이 경우, 노드 (A') 에서 전압은 로우 레벨이고 노드 (B') 에서의 전압도 로우 레벨이다.
그러므로, 입력 신호 (IN) 가 로우 레벨이면, NOR 회로 (34) 의 출력 신호(즉, 노드 (C') 에서의 전압)는 하이 레벨이 될 것이다. 따라서, EOR 회로 (35) 로부터의 출력 신호 (OUT) 는 하이 레벨이 될 것이고, 내부 회로를 디스에이블시키다 (즉, 이 내부 회로가 인액티브 상태로 된다).
입력 신호 (IN) 가 하이 레벨이면, NOR 회로 (34) 의 출력 신호 (즉, 노드 (C') 에서의 전압)는 로우 레벨이 될 것이다. 그러므로, EOR 회로 (35) 로부터의 출력 신호 (OUT) 는 로우 레벨이 될 것이고, 내부 회로를 인에이블시킨다 (즉, 내부 회로가 액티브 상태로 된다).
입력 신호 (IN) 의 액티브 레벨을 돈 케어 조건으로 설정하기 위해 (표 1의 케이스 3), 제 1 프로그래밍 회로 (36) 에서의 MOSFET (N36) 와 제 2 프로그래밍 회로 (37) 에서의 MOSFET (N39) 가 각각 공핍형으로 변환된다. 이 경우, 노드 (A') 에서 전압은 하이 레벨이고 노드 (B') 에서의 전압은 로우 레벨이다.
그러므로, NOR 회로 (34) 의 출력 신호 (즉, 노드 (C') 에서의 전압) 는 로우 레벨로 고정될 것이고, 이것은 입력 신호 (IN) 의 레벨에 무관하다. 그러므로, EOR 회로 (35) 로부터의 출력 신호 (OUT) 는 언제나 로우 레벨에 있게 될 것이고, 내부 회로를 항상 액티브 상태로 인에이블시킨다 (즉, 내부 회로가 액티브 상태로 유지된다).
입력 신호 (IN) 가 하이 레벨이면, NOR 회로 (34) 의 출력 신호 (즉, 노드 (C') 에서 전압)는 로우 레벨이 될 것이다. 따라서, EOR 회로 (35) 로부터의 출력 신호 (OUT) 는 로우 레벨이 될 것이고, 내부 회로를 액티브 상태로 인에이블시킨다 (즉, 내부 회로가 액티브 상태로 된다).
위에서 설명한 바와 같이, 도 1 에서의 인에이블 회로에 대한 입력 신호 (IN) 의 액티브 레벨은; 제 1 프로그래밍 회로 (36) 의 출력 신호와 입력 신호 (IN) 의 논리합을 얻는 (a) 단계, 그 다음으로 (a) 단계에서 구한 논리합과 제 2 프로그래밍 회로 (37) 의 출력 신호의 배타 논리합을 구하는 (b) 단계로 선택적으로 프로그래될 수 있다.
도 1 의 종래의 인에이블 회로에서는, NOR 회로 (34), EOR 회로 (35) 및 제1 및 제 2 프로그래밍 회로 (36 과 37) 가 제공된다. NOR 회로 (34) 는 NOR 기능을 실현하기 위해 적어도 4개의 트랜지스터를 필요로 하고, EOR 회로 (35) 는 EOR 기능을 실현하기 위해 적어도 6개의 트랜지스터를 필요로 한다. 따라서, 도 1의 회로는 인에이블 기능을 실현하기 위해 전체적으로 적어도 14개의 트랜지스터를 필요로 한다.
부가적으로, 미국 특허 제4,612,459호에서의 도 2 에 도시된 종래의 인에이블 회로는 14 개가 아닌 16 개의 트랜지스터를 포함하고 있다. 이것은 상기 회로가 EOR 회로 대신, 적어도 8개의 트랜지스터를 필요로 하는 배타 NOR (ENOR) 회로를 포함하기 때문이다.
게다가, 반도체 집적 회로에서 집적-스케일과 장치 소형화를 보다 향상시키기 위해, 개별적으로 통합된 회로의 스케일을 줄이는 것이 요구되었다. 이런 관점에서, 회로 스케일을 줄이기 위해, 필요한 트랜지스터의 수는 이런 종류의 인에이블 회로에서 감소될 필요가 있다.
또한, 도 1 의 종래의 인에이블 회로에서, 제 1 및 제 2 프로그래밍 회로 (36 과 37) 에서 n 채널 MOSFET (N36 및 N38) 의 드레인들은 전원전압 (VDD) 에 직접 접속된다. 일반적으로, n 채널 MOSFET 는 내전압(耐電壓)에서 p 채널 MOSFET보다 낮다. 그 결과, MOSFET (N36 및 N38) 가 정전 방전 등과 같은 것으로 인해 파손 또는 손상되는 문제가 발생한다.
이런 문제를 해결하기 위해, 부가적으로 2개의 p 채널 MOSFET 가 MOSFET (N36 및 N38) 와 전원전압 레벨 (VDD) 사이에 설치될 수도 있다.
따라서, 본 발명의 목적은 내부 회로를 인에이블시키기 또한 디스에이블시키기 위해 사용되는 프로그램가능 인에이블 회로의 회로 스케일을 줄인 반도체 집적 회로를 제공하는데 있다.
본 발명의 다른 목적은 강화된 신뢰도를 갖는 반도체 집적 회로를 제공하는데 있다.
특별히 언급하지 않은 다른 것들과 함께 상기 목적들은 다음의 설명에서 당업자에게는 분명할 것이다.
본 발명에 따른 반도체 집적 회로는 내부 회로 및 상기 내부 회로를 인에이블시키는 프로그램가능 인에이블 회로를 포함한다.
상기 인에이블 회로는 제 1 및 제 2 단자를 갖는 제 1 스위칭 소자, 제 1 및 제 2 단자를 갖는 제 2 스위칭 소자 및 제 1 및 제 2 단자를 갖는 제 3 스위칭 소자를 구비한다. 프로그램에 따라 제 1, 제 2 및 제 3 스위칭 소자 중 하나가 턴온되고 나머지 2개는 턴오프된다.
제 1 스위칭 소자의 제 1 단자에는 인에이블 신호가 인가된다. 제 2 스위칭 소자의 제 1 단자에는 디스에이블 신호가 인가된다. 제 3 스위칭 소자의 제 1 단자에는 돈 케어 신호가 인가된다.
제 1, 제 2 및 제 3 스위칭 소자들의 제 2 단자들은 공동으로 한 노드에 접속되어 있다.
인에이블 신호, 디스에이블 신호, 및 돈 케어 신호 중 하나는 상기 프로그램에 따라 노드에 선택적으로 출력된다.
본 발명에 따른 반도체 집적 회로에 있어서, 제 1 스위칭 소자만이 프로그램에 따라 턴온되는 경우, 인에이블 신호가 상기 노드로 출력된다. 제 2 스위칭 소자만이 프로그램에 따라 턴온되는 경우에는, 디스에이블 신호가 상기 노드로 출력된다. 제 3 스위칭 소자만이 프로그램에 따라 턴온되는 경우, 돈 케어 신호가 상기 노드로 출력된다.
그러므로, 내부 회로는 상기 노드로 출력되는 인에이블 신호, 디스에이블 신호 및 돈 케어 신호 중 하나에 따라 액티브 또는 인액티브 또는 돈 케어 상태로 된다. 이것은 내부 회로가 상기 프로그램에 따라 선택적으로 활성화될 수 있음을 의미한다.
게다가, 제 1, 제 2 및 제 3 스위칭 소자들 각각이 퓨즈 소자로 구성되면, 어떤 트랜지스터도 이들 스위칭 소자로 요구되지 않는다.
만일 트랜지스터가 하나 또는 여러 개가 사용되면, 제 1, 제 2 및 제 3 스위칭 소자들 각각은 적어도 하나의 MOS 또는 바이폴라 트랜지스터로 구성될 수 있다.
따라서, 인에이블 회로에 필요한 트랜지스터의 수가 감소되고, 이는 인에이블 회로의 회로 스케일을 줄인다.
또한, 제 1, 제 2 및 제 3 스위칭 소자들의 제 1 단자들에는 각각 인에이블 신호, 디스에이블 신호 및 돈 케어 신호가 각각 인가된다.
상기 인에이블 신호는 제 1 및 제 2 스위칭 소자들의 제 1 단자들 중 어느 하나에 2 가 신호를 직접 인가하여 발생될 수 있다.
디스에이블 신호는 제 1 및 제 2 스위칭 소자들의 제 1 단자들 중 다른 하나에 반전된 입력 신호를 인가하여 발생될 수 있다. 돈 케어 신호는 제 3 스위칭 소자의 제 1 단자에 단순히 일정 전위를 인가함으로써 발생될 수 있다.
따라서, 제 1, 제 2 및 제 3 스위칭 소자들 각각은 전원전압의 레벨에 직접 접속될 필요가 없다. 그 결과, 내전압에서 p 채널 MOSFET보다 상대적으로 낮은 n 채널 MOSFET가 사용될지라도, 정전 방전으로 인한 n 채널 MOSFET의 파손 또는 손상에 관한 상기 문제는 발생하지 않는다. 따라서, 신뢰도가 향상된다.
본 발명에 따른 반도체 집적 회로의 바람직한 실시예에서, 제 1 스위칭 소자는 제 1 및 제 2 MOSFET 를 포함하며, 여기서 제 1 MOSFET 는 게이트 및 소스가 함께 커플되어 있고 제 2 MOSFET 는 게이트 및 드레인이 함께 커플되어 있다. 제 1 및 제 2 MOSFET의 게이트는 함께 커플되어 있다.
본 발명에 따른 반도체 집적 회로의 다른 바람직한 실시예에서, 제 3 스위칭 소자는 제 5 MOSFET 를 포함하며, 상기 제 5 MOSFET 의 게이트 및 소스 또는 드레인은 함께 커플되어 있다.
본 발명에 따른 반도체 집적 회로의 또다른 바람직한 실시예에서, 제 1, 제 2 및 제3 스위칭 소자들 각각의 턴온 상태는 적어도 하나의 공핍형 MOSFET 를 사용하여 실현된다.
도 1 는 종래의 인에이블 회로를 나타내는 회로 다이어그램;
도 2 는 본 발명에 따른 반도체 집적 회로의 기본 구성을 도시하는 회로 다이어그램;
도 3 는 본 발명에 따른 반도체 집적 회로에 사용되는 CMOS 인버터의 회로 다이어그램;
도 4 는 본 발명의 제 1 실시예에 따른 반도체 집적 회로를 도시하는 회로 다이어그램;
도 5 는 본 발명의 제 2 실시예에 따른 반도체 집적 회로를 도시하는 회로 다이어그램;
*도면의 주요 부분에 대한 부호의 설명*
1, 2, 3 : 인버터
4 : 내부 회로 10 : 인에이블 회로
S1, S2, S3 : 스위칭 소자 IN : 입력 신호
18 : 디스플레이 장치 OUT : 출력 신호
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
기본 구성
본 발명에 따른 반도체 집적 회로는 도 2 에 도시된 기본 구성을 갖는다.
도 2 에 도시된 바와 같이, 본 발명에 따른 반도체 집적 회로는 프로그램가능 인에이블 회로 (10) 및 내부 회로 (4) 를 포함한다. 상기 인에이블 회로 (10) 는 상기 내부 회로 (4) 를 인에이블시키고 또한 디스에이블시키는 기능을 갖는다.
상기 인에이블 회로 (10) 는 제 1 인버터(1), 2개의 단자를 갖는 제 1 스위칭 소자 (S1), 2개의 단자를 갖는 제 2 스위칭 소자 (S2), 2개의 단자를 갖는 제 3 스위칭 소자 (S3), 제 2 인버터 (2) 및 제 3 인버터 (3) 를 구비한다.
프로그램에 따라 상기 제 1, 제 2, 및 제 3 스위칭 소자들 (S1, S2 및 S3) 중 하나가 선택적으로 턴온 즉, 닫히고, 나머지 2개는 턴오프된다. 도 2 에는 프로그램밍 전의 인에이블 회로 (10) 의 상태가 도시되어 있다.
상기 제 1 인버터 (1) 의 입력 (X) 에는 2가 (two-valued) 입력 신호 (IN) 가 인가된다. 제 1 인버터 (1) 의 출력 (F) 는 노드 (C) 에 접속되어 있다. 반전된 입력 신호 (IN) 인 인버터 (1) 의 출력 신호는 노드 (C) 로 출력된다.
상기 제 1 스위칭 소자 (S1) 의 2개 단자 중 하나에는 입력 신호 (IN) 가 인가된다. 소자 (S1) 의 2개 단자 중 다른 하나는 노드 (A) 에 접속되어 있다. 그러므로, 소자 (S1) 가 턴온 즉, 닫히는 경우, 상기 입력 전압 (IN) 은 노드 (A) 로 출력된다. 소자 (S1) 가 오프 즉, 개방되어 유지되는 경우에는 어떤 신호도 상기 노드 (A) 로 출력되지 않는다.
상기 제 2 스위칭 소자 (S2) 의 2개 단자 중 하나는 반전된 입력 신호 (IN) 가 인가되도록 노드 (C) 에 접속되어 있다. 소자 (S2) 의 2개 단자들 중 다른 하나는 노드 (A) 에 접속되어 있다. 그러므로, 소자 (S2) 가 턴온되면, 반전된 입력 전압 (IN) 이 노드 (A) 로 출력된다. 소자 (S2) 가 오프되어 유지되는 경우에는, 어떤 신호도 노드 (A) 로 출력되지 않는다.
제 3 스위칭 소자 (S3) 의 2개 단자 중 하나는 노드 (A) 에 접속되어 있다. 소자 (S3) 의 2개 단자 중 다른 하나는 그라운드에 접속되어 있다. 그러므로, 소자 (S3) 가 턴온되면, 그라운드-레벨 전위가 노드 (A) 에 인가된다. 소자 (S3) 가 오프되어 유지되는 경우에는, 어떤 신호도 상기 노드 (A) 로 출력되지 않는다.
제 2 인버터 (2) 의 입력 (X) 은 공통 노드 (A) 에 접속되어 상기 공통 노드 (A) 에서의 전위가 인가된다. 다시 말해, 상기 제 2 인버터 (2) 의 입력 (X) 에는 상기 제 1, 제 2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 의 스위칭 상태에 따라 입력신호 (IN), 반전된 입력 신호 (IN), 및 그라운드-레벨 전위 중 하나가 인가된다. 상기 인버터 (2) 의 출력 신호는 이들 3개의 신호들이 반전된 것이다.
제 3 인버터 (3) 의 입력 (X) 에는 상기 제 2 인버터 (2) 의 출력 신호가 인가된다. 인버터 (2) 의 입력 (X) 에는 공통 노드 (A) 에서의 전기 신호 또는 전위가 인가된다. 인버터 (3) 의 출력 신호는, 상기 제 2 인버터 (2) 의 출력신호가 반전된 것으로 공동 노드 (A) 에서의 전기 신호 또는 전위와 동일하다.
인에이블 회로 (10) 의 출력 신호 (OUT) 가 되는 제 3 인버터 (3) 의 출력 신호가 내부 회로 (4) 로 입력됨으로써, 상기 회로 (4) 를 인에이블 또는 디스에이블시킨다.
제 2 및 제 3 인버터 (2 와 3) 각각은 공통 노드 (A) 에서의 신호를 증폭하는 기능을 가지며, 이것은 상기 노드 (A) 에서의 전압의 진폭에 무관하게 상기 내부 회로 (4) 에 대한 충분한 구동 전압을 보장한다. 그러므로, 출력 신호 (OUT) 는 특정 이득 (specific gain) 에 의해 상기 공동 노드 (A) 에서의 신호가 증폭된 것과 같다.
제 1, 제 2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 각각은 스위칭 기능을 갖는 어떤 소자에 의해서도, 예를 들어 퓨즈 소자, 단일 다이오드 또는 그 이상, 단일 MOS 또는 바이폴라 트랜지스터, 또는 2개의 MOS 또는 바이폴라 트랜지스터 또는 그 이상들의 결합, 형성될 수 있다.
다음으로, 인에이블 회로 (10) 의 동작이 다음의 표 2 를 참조하여 아래에 설명된다.
Figure kpo00002
여기서, 상기 내부 회로 (4) 는, 인에이블 회로 (10) 의 상기 출력 신호 (OUT) 가 로우 레벨인 경우에, 활성화된다.
먼저, 인에이블 회로 (10) 에 대한 프로그램밍이 제 1 스위치 (S1) 가 턴온되고 제 2 및 제 3 스위치 (S2 와 S3) 가 오프 상태를 유지하도록 이루어지는 케이스 1 에서, 만일 입력 신호 (IN) 가 로우 레벨이면, 공통 노드 (A) 에서의 전압은 제 1 스위치 (S1) 를 통해 로루 레벨로 된다. 노드 (A) 에서의 신호는 제 2 및 제 3 인버터 (2 와 3) 에 의해 두 번 반전되어, 로우 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 인에이블 즉, 활성화된다.
입력 신호 (IN) 가 하이 레벨이면, 공통 노드 (A) 에서의 전압은 제 1 스위치 (S1) 를 통해 하이 레벨로 된다. 노드 (A) 에서 신호는 제 2 및 제 3 인버터 (2 와 3) 에 의해 두 번 반전되어, 하이 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 는 디스에이블 즉, 비활성화된다.
상술한 바와 같이, 표 2 의 케이스 1 에서, 입력 신호 (IN) 의 액티브 레벨은 로우 레벨로 프로그램될 수 있다.
두 번째로, 인에이블 회로 (10) 에 대한 프로그램밍이 제 2 스위치 (S2) 가 턴온되고 제 1 및 제 3 스위치 (S1 과 S3) 가 오프되도록 이루어진 케이스 2 에서, 만일 입력 신호 (IN) 가 로우 레벨이면, 공통 노드 (A) 에서의 전압은 제 2 스위치 (S2) 를 통해 하이 레벨로 된다. 노드 (A) 에서의 신호는 제 2 및 제 3 인버터 (2 와 3) 에 의해 두 번 반전되어, 하이 레벨인 출력신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 디스에이블 즉, 비활성화된다.
만일 입력 신호 (IN) 가 하이 레벨이면, 공통 노드 (A) 에서의 전압은 제 2 스위치 (S2) 를 통해 로우 레벨로 된다. 노드 (A) 에서의 신호는 제 2 및 제 3 인버터 (2 와 3) 에 의해 두 번 반전되어, 로우 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 인에이블 즉, 활성화된다.
상술된 바와 같이, 표 2 의 케이스 2 에서, 입력 신호 (IN) 의 액티브 레벨은 하이 레벨로 프로그램될 수 있다.
마지막으로, 상기 인에이블 회로 (10) 에 대한 프로그래밍이 제 3 스위치 (S3) 가 턴온되고 제 1 및 제 2 스위치 (S1 과 S2) 가 오프되도록 이루어지는 케이스 3 에서는, 입력 신호 (IN) 가 노드 (A) 로 전송될 수 없다. 그러므로, 공통 노드 (A) 에서의 전압은 제 3 스위치 (S3) 를 통해 그라운드 레벨로 되고, 이것은 입력 신호 (IN) 의 상태와 무관하다. 이것은 출력 신호 (OUT) 가 로우 레벨로 고정되고 그 결과, 내부 회로 (4) 가 항상 인에이블 즉, 활성화되는 것을 의미한다.
따라서, 표 2 의 케이스 3 에서, 입력 신호 (IN) 의 액티브 레벨은 돈 케어 상태로 프로그램될 수 있다.
게다가, 만일 제 1, 제 2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 각각이 단순히 휴즈 소자로 구성된다면, 이들 스위칭 소자들에 어떠한 트랜지스터도 필요하지 않다. 제 1, 제 2 및 제 3 변환기 (1, 2 및 3) 각각은 2 개의 트랜지스터로 구현될 수 있다. 그러므로, 이러한 경우, 인에이블 회로 (10) 에 필요한 트랜지스터의 개수는 6 으로 감소된다.
만일 트랜지스터 또는 트랜지스터들이 사용되면, 제 1, 제2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 각각은 1 또는 2 개의 MOS 또는 쌍극 트랜지스터들로 구성될 수 있다. 결과적으로, 제 1, 제 2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 에 필요한 트랜지스터의 개수는 5 이다. 그러므로, 이러한 경우, 인에이블 회로 (10) 에 필요한 트랜지스터의 개수는, 예를 들어 11 로 감소된다.
따라서, 인에이블 회로 (10) 에 필요한 트랜지스터의 개수는 도 1 에 도시된 종래의 것과 비교할 때 줄어들며, 이것이 인에이블 회로 (10) 의 회로 스케일을 줄인다.
출력 신호 (OUT) 가 상기 설명에서 로우 레벨인 경우, 내부 회로 (4) 가 인활성화된다고 해도, 내부 회로 (4) 는 하이 레벨인 출력 신호 (OUT) 에 의해서도 인에이블될 수 있다는 거은 말할 필요도 없다. 이러한 경우는, 2 개의 트랜지스터로 형성될 수 있는 제 3 인버터 (3) 를 제거함으로써 도 2 에서 쉽게 실현될 수 있다. 이 경우, 인에이블 회로 (10) 에 필요한 트랜지스터의 개수는 4 또는 9 로 훨씬 줄어든다.
게다가, 제 3 스위칭 소자 (S3) 의 2개 단자 중 하나에 그라운드 레벨 전위가 인가되어도, 그것에는 임의의 다른 일정 레벨의 전위가 인가될 수 있음도 분명하다. 예를 들어, 제 3 스위치 소자 (S3) 의 2개 단자들 중 하나에는 양 또는 음의 전원전압이 인가될 수 있고, 또는 그것은 고정된 전위 레벨인 임의의 신호라인에도 접속될 수 있다.
제 1 실시예
도 4 는 본 발명의 제 1 실시예에 따른 반도체 집적회로를 도시하며, 여기서, 제 1, 제 2 및 제 3 스위칭 소자 (S1, S2, 및 S3) 는 하나 또는 2개의 MOSFET로 각각 형성되고, 나머지 구조는 도 2의 것과 동일하다.
그러므로, 동일 구조에 관한 설명은 설명의 간략화를 위해 도 4 에서 대응하는 소자 또는 회로에 동일한 도면부호 또는 기호를 부여함으로써 여기에서 생략된다.
도 4 는 프로그래밍 전의 인에이블 회로 (10A) 의 상태를 도시한다.
제 1 스위칭 소자 (S1) 는 2개의 n 채널 MOSFET (N1 및 N2) 로 구성된다. MOSFET (N1) 의 게이트 및 소스는 함께 커플되어 노드 (B) 에 접속되어 있다. MOSFET (N1) 의 드레인에는 입력 신호 (IN) 가 인가된다. MOSFET (N2) 의 게이트 및 드레인은 함께 커플되어 노드 (B) 에 접속되어 있다. MOSFET (N2) 의 소스는 노드 (A) 에 접속되어 있다. MOSFET (N1) 의 소스가 MOSFET (N2) 의 드레인에 접속되어 있기 때문에, 이들 2개의 MOSFET (N1 및 N2) 는 서로 직렬로 접속되어 있다라고 한다.
제 2 스위칭 소자 (S2) 는 2개의 n 채널 MOSFET (N3 및 N4) 로 구성된다. MOSFET (N3) 의 드레인은 반전된 입력신호 (IN) 가 인가되도록 노드 (C) 에 접속되어 있다. MOSFET (N4) 의 게이트 및 드레인은 함께 커플되어 노드 (D) 에 접속되어 있다.
MOSFET (N4) 의 소스는 노드 (A) 에 접속되어 있다. MOSFET (N3) 의 소스가 MOSFET (N4) 의 드레인에 접속되어 있기 때문에, 이들 2개의 MOSFET (N3 및 N4)는 서로 직렬로 접속되어 있다라고 한다.
제 3 스위칭 소자 (S3) 는 n 채널 MOSFET (N5) 로 구성되어 있다. MOSFET (N5) 의 게이트 및 소스는 함께 커플되어 그라운드에 접속되어 있다. MOSFET (N5) 의 드레인은 노드 (A) 에 접속되어 있다.
다음으로, 인에이블 회로 (10A) 의 동작을 다음의 표 3 을 참조하여 아래에 설명한다.
Figure kpo00003
먼저, 인에이블 회로 (10A) 에 대한 프로그램밍이, 제 1 스위치 (S1) 가 턴온되고 제 2 및 제 3 스위치 (S2 및 S3) 가 오프되도록 이루어지는 케이스 1 에서는, 스위치 (S1) 에서의 MOSFET (N1 및 N2) 가 각각 이온주입법에 의해 공핍형으로 변환된다. 그러므로, 제 1 스위치 (S1) 는 게이트 전압에 무관하게 항상 온 상태 즉, 닫혀있다.
상기 이온주입법은 마스크 ROM 제작 시퀀스에서 매우 보편적인 코딩 방법으로 알려져 있으며, 인에이블 회로 (10A) 를 선택적으로 프로그램시킬 수 있다.
제 2 스위치 (S2) 에서의 MOSFET (N3 및 N4) 및 제 3 스위치 (S3) 에서의 MOSFET (N5) 는 이온 주입되지 않고 인핸스먼트형 장치로서 유지된다. 그러므로, 제 2 및 제 3 스위치 (S2 와 S3) 는 노말리 오픈, 즉 개방되고, 인가된 게이트 전압이 특정값 이상이면 턴온된다.
그러나, 제 2 및 제 3 스위치 (S2 와 S3) 의 조합은 다음과 같은 이유 때문에 항상 개방된다.
예를 들어, 노드 (C) 에서 전위 (즉, MOSFET (N3) 의 드레인 전압) 가 하이 레벨이고 노드 (A) 에서 전위 (즉, MOSFET (N4) 의 소스 전압) 가 로우 레벨인 경우, 특정한 전위 조건이 충족되면, MOSFET (N3) 는 턴온될 것이다. 상기 전위 조건은 노드 (D) 에서의 전위가 노드 (C) 에서의 하이 레벨 전위와 MOSFET (N3) 의 문턱전압의 합보다 크다는 것이다. 그러나, 어떠한 전위도 상기 노드 (D) 에 인가되지 않고 그러므로 상기 전위 조건은 결코 충족되지 않는다. 이것은 n채널 MOSFET (N3) 가 항상 오프 즉, 개방임을 의미한다.
유사하게, 특정한 전위 조건이 충족되면, MOSFET (N4) 도 또한 턴온될 것이다. 상기 전위 조건은 노드 (D) 에서의 전위가 노드 (A) 에서의 로우 레벨 전위와 MOSFET (N4) 의 문턱전압의 합보다 크다는 것이다. 그러나, 어떤 전위도 노드 (D) 에 인가되지 않으며 따라서 상기 전위 조건은 결코 충족되지 않는다. 이는 n 채널 MOSFET (N4) 도 또한 항상 오프 즉, 개방임을 의미한다.
다른 한편으로, 노드 (C) 에서의 전위가 로우 레벨이고 노드 (A) 에서의 전위가 하이 레벨인 경우에도, MOSFET (N4) 는 항상 오프일 것이다.
만일 노드 (D) 에서의 전위가 로우 레벨이면, MOSFET (N3 및 N4) 양쪽 모두는 항상 오프일 것이다.
상술한 이유 때문에, 직렬 접속된 2개의 n-채널 MOSFET (N3 및 N4) 로 형성된 제 2 스위치 소자 (S2) 는 항상 오프 즉, 개방된다. 다시 말해, 노드 (A) 는 스위치 (S2) 에 의해 노드 (C) 로부터 전기적으로 절연되어 있다. 그 결과, 전류의 역류 및 누전이 스위치 소자 (S2) 를 통해 발생되는 것을 방지되는 부가적인 장점이 있다.
게다가, 케이스 1 에서, 입력 신호 (IN) 가 로우 레벨이면, 공통 노드 (C) 에서 전압은 제 1 인버터 (1) 를 통해 하이 레벨로 된다. 그러나, 제 2 스위칭 소자 (S2) 는 턴오프되고 따라서 노드 (C) 에서의 하이 레벨 신호는 상기 스위칭 소자 (S2) 를 통해 노드 (A) 로 전달되지 않는다. 그 대신, 입력 신호 (IN) 가 MOSFET (N1), 노드 B, 및 MOSFET (N2) 을 통해 노드 (A) 로 전송되고, 그럼으로써 로우 레벨 신호를 노드 (A) 로 출력한다. 그 다음에, 노드 (A) 에서의 로우 레벨 신호는 제 2 및 제 3 인버터 (2 와 3) 에 의해 두 번 반전되어, 로우 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 인에이블 즉, 활성화된다.
만일 입력 신호 (IN) 가 하이 레벨이면, 상기 하이 레벨 신호가 제 1 스위칭 소자 (S1) 를 통해 노드 (A) 로 전송되어, 하이 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 디스에이블 즉, 비활성화된다.
MOSFET (N5) 의 게이트와 소스가 그라운드에 접속되고 이의 드레인이 노드 (A) 에 접속되어 있기 때문에, 제 3 스위칭 소자 (S3) 에서의 n 채널 MOSFET (N5) 는 노드 (A) 에서의 레벨에 무관하게 항상 오프이다.
상술한 바와 같이, 표 3 의 케이스 1 에서, 입력 신호 (IN) 의 액티브 레벨은 로우 레벨로 프로그램될 수 있다.
두 번째로, 인에이블 회로 (10A) 에 대한 프로그래밍이 제 2 스위칭 소자 (S2) 는 턴온되고 제 1 및 제 3 스위칭 소자 (S1와 S3) 는 오프되도록 이루어지는 케이스 2 에서는, 스위칭 소자 (S2) 에서의 MOSFET (N3 와 N4) 는 각각 이온주입법에 의해 공핍형으로 변환된다. 그러므로, 제 2 스위칭 소자 (S2) 는 게이트 전압에 무관하게 항상 닫혀있다.
제 1 스위치 (S1) 에서의 MOSFET (N1 및 N2) 및 제 3 스위치 (S3) 에서의 MOSFET (N5) 는 이온 주입되지 않고 인핸스먼트형 장치로서 유지된다. 따라서, 제 1 및 제 3 스위치 (S1 과 S3) 는 노말리 오프이고, 인가되는 게이트 전압들이 특정값 이상인 경우에 턴온된다. 그러나, 트랜지스터 (N3 및 N4) 에 대해 상술한 바의 동일한 이유 때문에, 트랜지스터 (N1 및 N2) 의 조합은 항상 오프 즉, 개방된다.
게다가, 케이스 2 에서, 입력 신호 (IN) 가 로우 레벨이면, 공통 노드 (C) 에서의 전압은 제 1 인버터 (1) 를 통해 하이 레벨로 된다. 제 2 스위칭 소자 (S2) 는 항상 턴온이기 때문에, 하이 레벨 신호는 MOSFET (N3), 노드 (D) 및 MOSFET (N4) 를 통해 노드 (A) 로 전송된다. 그 다음에, 노드 (A) 에서의 하이 레벨 신호는 제 2 및 제 3 인버터 (2 와 3) 에 의해 두 번 반전되어, 하이 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 디스에이블 즉, 비활성화된다.
만일 입력 신호 (IN) 가 하이 레벨이면, 로우 레벨 신호가 제 2 스위칭 소자 (S2) 를 통해 노드 (A) 로 전송되고, 로우 레벨인 출력 신호 (OUT) 로 된다. 따라서, 내부 회로 (4) 가 인에이블 즉, 활성화된다.
상술한 바와 같이, 표 3 의 케이스 2 에서, 입력 신호 (IN) 의 액티브 레벨은 하이 레벨로 프로그램될 수 있다.
세 번째로, 인에이블 회로 (10A) 에 대한 프로그래밍이 제 3 스위칭 소자 (S3) 는 턴온되고 제 1 및 제 2 스위칭 소자 (S1 과 S2) 는 계속 오프되도록 이루어지는 케이스 3 에서는, 스위칭 소자 (S3) 에서의 MOSFET (N5) 가 이온주입법에 의해 공핍형으로 변환된다. 그러므로, 제 3 스위칭 소자 (S3) 는 게이트 전압에 무관하게 항상 온 즉, 닫혀있다.
제 1 스위치 (S1) 에서의 MOSFET (N1 및 N2) 및 제 2 스위치 (S2) 에서 의 MOSFET (N3 및 N4) 가 이온주입되지 않고 인핸스먼트형 장치로서 유지된다. 그러므로, 제 1 및 제 2 스위치 (S1 및 S2) 는 노말리 오프이고, 인가되는 게이트 전압들이 특정값 이상이면 턴온된다. 그러나, 트랜지스터 (N1 및 N2) 의 조합은 항상 개방된다. 유사하게, 트랜지스터 (N3 및 N4) 의 조합도 항상 개방된다.
게다가, 케이스 3 에서, 입력 신호 (IN) 는 공통 노드 (A) 로 전송되지 않고 그라운드 레벨 전위가 항상 노드 (A) 에 인가된다. 이것은 노드 (A) 가 로우 레벨로 유지되는 것을 의미한다. 따라서, 출력 신호 (OUT) 는 입력 신호 (IN) 의 레벨에 무관하게 로우 레벨로 유지되고, 그럼으로써 내부 회로 (4) 가 인에이블 즉, 활성화된 상태를 유지한다. 이것은 상기 입력 신호 (IN) 의 액티브 레벨이 돈 케어 상태로 프로그램될 수 있음을 의미한다.
제 1 실시예에 따른 반도체 집적 회로에 있어서, 상기 제 1 스위칭 소자 (S2) 는 2 개의 MOSFET 로 구성되고, 제 2 스위칭 소자 (S2) 도 2 개의 MOSFET 로 구성되고, 제 3 스위칭 소자 (S3) 는 하나의 MOSFET 로 구성된다. 제 1, 제 2 및 제 3 인버터 (1,2 및 3) 각각은 통상적으로 2 개의 MOSFET 로 구성된다. 그 결과, 인에이블 회로 (10) 에 필요한 MOSFET 의 개수는 11 이고, 그것은 도 1 에서의 종래의 것보다 적다. 이것은 인에이블 회로 (10) 의 회로 스케일이 줄어드는 것을 의미한다.
제 1 스위칭 소자 (S1) 만 프로그램에 따라 턴온되는 경우, 인에이블 신호가 노드 (A) 로 출력된다. 제 2 스위칭 소자 (S2) 만 상기 프로그램에 따라 턴온되는 경우, 디스에이블 신호가 노드 (A) 로 출력된다. 제 3 스위칭 소자 (S3) 만 상기 프로그램에 따라 턴온되는 경우, 돈 케어 신호가 노드 (A) 로 출력된다. 그러므로, 내부 회로 (4) 는 노드 (A) 로 출력되는 인에이블, 디스에이블 및 돈 케어 신호들 중 하나에 따라 액티브 또는 인액티브 또는 돈 케어 상태로 된다. 이것은 내부 회로 (4) 가 상기 프로그램에 따라 선택적으로 활성화될 수 있음을 의미한다.
따라서, 제 1, 제 2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 각각은 전원전압의 레벨에 직접 접속될 필요가 없다. 그 결과, p 채널 MOSFET 보다 내전압에서 비교적 낮은 n 채널 MOSFET 가 사용되어도, 정전 방전에 의한 n 채널 MOSFET 의 파손 또는 손상에 대한 문제가 발생하지 않는다. 따라서, 신뢰성이 향상된다.
도 3 은 p 채널 MOSFET (P10) 및 n 채널 MOSFET (N10) 에 의해 형성된 CMOS인버터인 제 1, 제 2 및 제 3 인버터 (1, 2 및 3) 의 통상적인 예를 도시한다.
MOSFET (N10) 의 소스는 그라운드에 접속되어 있다. MOSFET (N10) 의 드레인은 MOSFET (P10) 의 소스에 접속되어 있다. MOSFET (P10) 의 드레인에는 전원전압 (VDD) 이 인가된다. MOSFET (P10 및 N10) 의 게이트는 함께 커플되어 입력 전압 (Vin) 이 인가된다. 출력 전압 (Vout) 은 MOSFET (N10) 의 드레인 및 MOSFET (P10) 의 소스의 접점으로부터 유도된다.
제 2 실시예
도 5 는 본 발명의 제 2 실시예에 따른 반도체 집적회로를 도시하며, 상기 반도체 집적회로는, n 채널 MOSFET (N1, N2, N3, N4 및 N5) 각각이 p 채널 MOSFET (P1, P2, P3, P4 및 P5) 로 대체된다는 점을 제외하고는 도 4 의 제 1 실시예와 동일한 구성을 갖는다.
제 2 실시예에 따른 인에이블 회로 (10B) 의 동작은 도 2 의 제 1 실시예의 것과 거의 동일하기 때문에, 상기 동작에 관한 설명은 아래에 도시된 표 4 를 제공함으로써 여기서는 생략된다.
Figure kpo00004
상기 제 1 및 제 2 실시예에서, n 또는 p 채널 MOSFET 는 상기 스위칭 소자 (S1, S2, 및 S3) 에 사용된다. 그러나, 상기 스위칭 소자 (S1, S2, 및 S3) 는 패턴화된 배선 또는 상호 접속층에서의 전기 접속 또는 비접속에 의해, 또는 이미 형성된 퓨즈 소자 중 적어도 하나를 절단 또는 브레이킹함으로써 실현될 수 있다.
본 발명의 바람직한 형태들의 설명으로부터, 본 발명의 정신에서 벗어남이 없이 당업자에 의해 변형이 이루어질 수 있음은 명백하다. 그러므로, 본 발명의 범위는 다음의 청구항들에 의해서만 정해진다.
이상의 설명에서 알 수 있는 바와 같이, 내부 회로를 인에이블시키고 또한 디스에이블시키기 위해 사용되는 프로그램가능 인에이블 회로의 회로 규모을 줄일 수 있으며 향상된 신뢰도를 갖는 반도체 집적회로를 제공할 수 있다.

Claims (4)

  1. 내부 회로 및 상기 내부 회로를 인에이블하기 위한 프로그램가능 인에이블 회로를 포함하는 반도체 집적 회로에 있어서,
    상기 인에이블 회로는,
    제 1 및 제 2 단자를 갖는 제 1 스위칭 소자;
    제 1 및 제 2 단자를 갖는 제 2 스위칭 소자;
    제 1 및 제 2 단자를 갖는 제 3 스위칭 소자를 구비하고;
    프로그램에 따라 상기 제 1, 제 2 및 제 3 스위칭 소자들 중 하나는 턴온되고 나머지 2 개는 턴오프되며;
    상기 제 1 스위칭 소자의 상기 제 1 단자에는 인에이블 신호가 인가되고;
    상기 제 2 스위칭 소자의 상기 제 1 단자에는 디스에이블 신호가 인가되고;
    상기 제 3 스위칭 소자의 상기 제 1 단자에는 돈 케어 신호가 인가되고;
    상기 제 1, 제 2 및 제 3 스위칭 소자들의 상기 제 2 단자들은 하나의 노드에 공통으로 접속되며; 또한
    상기 프로그램에 따라 상기 인에이블 신호, 상기 디스에이블 신호, 및 상기 돈 케어 신호 중 하나가 상기 노드로 선택적으로 출력되는 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 제 1 스위칭 소자는, 게이트와 소스가 서로 접속된 제 1 MOSFET 및 게이트와 드레인이 서로 접속된 제 2 MOSFET 를 포함하고;
    상기 제 1 및 제 2 MOSFET 의 상기 게이트들이 서로 접속되는 것을 특징으로 하는 반도체 집적회로.
  3. 제 1 항에 있어서, 상기 제 3 스위칭 소자는 게이트 및 소스 또는 드레인이 서로 접속된 제 5 MOSFET 를 구비하는 것을 특징으로 하는 반도체 집적회로.
  4. 제 1 항에 있어서, 상기 제 1, 제 2 및 제 3 스위칭 소자 각각의 턴온 상태는 하나 이상의 공핍형 MOSFET 를 사용하여 구현되는 것을 특징으로 하는 반도체 집적회로.
KR1019970036197A 1996-07-30 1997-07-30 프로그램가능한 인에이블 회로를 갖는 반도체 집적회로 KR100256131B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8200659A JP2880958B2 (ja) 1996-07-30 1996-07-30 半導体集積回路
JP96-200659 1996-07-30

Publications (2)

Publication Number Publication Date
KR980011512A KR980011512A (ko) 1998-04-30
KR100256131B1 true KR100256131B1 (ko) 2000-05-15

Family

ID=16428093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036197A KR100256131B1 (ko) 1996-07-30 1997-07-30 프로그램가능한 인에이블 회로를 갖는 반도체 집적회로

Country Status (4)

Country Link
US (1) US5929653A (ko)
JP (1) JP2880958B2 (ko)
KR (1) KR100256131B1 (ko)
TW (1) TW340972B (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS588588B2 (ja) * 1975-05-28 1983-02-16 株式会社日立製作所 半導体集積回路
US4292548A (en) * 1979-07-27 1981-09-29 Instituto Venezolano De Investigaciones Cientificas (Ivic) Dynamically programmable logic circuits
JPS5766589A (en) * 1980-10-14 1982-04-22 Fujitsu Ltd Semiconductor storage element
US4612459A (en) * 1984-05-31 1986-09-16 Rca Corporation Programmable buffer selectively settable to operate in different modes
US5179540A (en) * 1985-11-08 1993-01-12 Harris Corporation Programmable chip enable logic function
US4931946A (en) * 1988-03-10 1990-06-05 Cirrus Logic, Inc. Programmable tiles
JPH02109419A (ja) * 1988-10-19 1990-04-23 Toshiba Corp Ｒｏｍを内蔵した集積回路
JPH077225A (ja) * 1993-06-17 1995-01-10 Matsushita Electric Ind Co Ltd 反射鏡
US5502401A (en) * 1995-04-26 1996-03-26 Texas Instruments Incorporated Controllable width or gate
KR0145221B1 (ko) * 1995-05-25 1998-08-17 김광호 반도체 메모리 소자의 스위치 회로
US5598114A (en) * 1995-09-27 1997-01-28 Intel Corporation High speed reduced area multiplexer
US5856746A (en) * 1996-06-17 1999-01-05 Sun Microsystems, Inc. Logic speed-up by selecting true/false combinations with the slowest logic signal

Also Published As

Publication number Publication date
KR980011512A (ko) 1998-04-30
JPH1050062A (ja) 1998-02-20
US5929653A (en) 1999-07-27
JP2880958B2 (ja) 1999-04-12
TW340972B (en) 1998-09-21

Similar Documents

Publication Publication Date Title
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
US5446303A (en) Fault-protected overvoltage switch with expanded signal range
US6710625B2 (en) Semiconductor integrated circuit having a gate array structure
JP3118071B2 (ja) レベル変換回路
US6377075B1 (en) High voltage protection circuit on standard CMOS process
JPH04256007A (ja) 出力回路
KR0122246Y1 (ko) 레벨변환회로
EP0346898B1 (en) Power supply switching circuit
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
EP0630110B1 (en) Level conversion circuit
KR100238499B1 (ko) 시모스(cmos) 버퍼회로
EP0196391B1 (en) Gallium arsenide gate array integrated circuit including dcfl nand gate
KR100256131B1 (ko) 프로그램가능한 인에이블 회로를 갖는 반도체 집적회로
KR19990014678A (ko) 출력회로
US20070236253A1 (en) Semiconductor integrated circuit
JPH10257671A (ja) 電子回路装置
CN112786570A (zh) 具有静电放电保护机制的集成电路
US6452827B1 (en) I/O circuit of semiconductor integrated device
US6563341B2 (en) Tri-state buffer circuit
JP2677747B2 (ja) 高電圧スイッチ回路
KR100358254B1 (ko) 반도체칩상에서비교적높은전압을스위칭하기위한회로장치및상기회로장치를동작시키기위한방법
US6459300B1 (en) Level-shifting circuitry having “high” output during disable mode
EP0385469B1 (en) Potential detecting circuit
KR100272481B1 (ko) 감소된트랜지스터수로이루어진프로그램가능한버퍼회로
JP3558520B2 (ja) レベルシフト回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee