KR980011512A - 프로그램가능한 인에이블 회로를 갖는 반도체 집적 회로 - Google Patents

Abstract

내부 회로를 인에이블시키고 디스에이블시키기 위해 이용되는 인에이블 회로의 회로 스케일을 줄이는 반도체 집접 회로가 제공된다. 상기 인에이블 회로는 제1 과 제 2 단자가 있는 제 1 스위칭 소자, 제 1 및 제 2단가 있는 제2 스위칭 소자 및 제 1 과 제 2 단자가 있는 제 3 스위칭 소자를 갖는다. 프로그램에 의거하여 제 1. 제 2 및 제 3 스위칭 소자들 중 하나가 턴-온되고 이 중 나머지 2개가 턴-오프된다. 이 제 1 스위칭 소자의 제 1 단자가 인에이블 신호를 받는다. 제 2 스위칭 소자의 제 1 단자가 디스에이블 신호를 받는다. 제 3 스위칭 소자의 제 1 단자가 돈 케어 신호를 받는다. 제 1, 제2 및 제 3 스위칭 소자들의 제 2 단자들이 공동으로 노드에 접속되어 있다. 인에이블 신호, 디스에이블 신호 및 돈 케어 신호 중 하나가 상기 프로그램에 의거하여 노드에 선택적으로 출력된다.

Description

프로그램가능한 인에이블 회로를 갖는 반도체 집접회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

본 발명은 반도체 직접회로, 특히 내부 회로 및 이 내부 회로가 상기 프로그램된 인에이블 회로로부터 출력된 인에이블 신호에 의해 인에이블되는 프로그램가능 인에이블 회로(programmable enabling circuit)를 가지는 반도체 집적 회로에 관한 것이다.

종래, 이런 종류의 반도체 집접 회로는 이의 기능을 실행하기 위해 인에이블 또는 칩-선택 신호(enabling or chip-selection signal)에 의해 인에이블되는 다양한 반도체 장치 또는 칩을 위해 광범위하게 이용되었다.

예를 들어, 큰 메모리 공간을 필요로하는 반도체 메모리 장치에 있어서, 이런 종류의 많은 반도체 집적 회로가 메모리 장치에 구체화 되어 있다. 이 메모리 장치에서 그와 같이 구체화된 집적 회로 모두가 항상 액티브 상태라면, 이 반도체 메모리 장치가 많은 전력을 소비한다. 따라서, 이 메모리 장치의 전력 소비를 줄이기 위해, 상기 구체화된 집접회로 중 필요한 하나 또는 다수가 선택적으로 인에이블되어 인에이블 또는 칩-선택 신호를 이용하여 동작한다.

따라서, 인에이블 (또는 칩-선택) 회로가 고유 액티브 레벨을 가진 인에이블 신호를 내부 회로에 출력하도록 설계된 이런 종류의 다양한 형태의 반도체 집적 회로는 공지되어 왔다.

상기 인에이블 회로로부터 인에이블 신호가 3개의 논리 상태, 로우(L),하이(H) 및 돈 케어(Don't care)중 어느 하나를 취하도록, 이 액티브 레벨은 한정되어 있다.

상기 인에이블 신호의 액티브 레벨이 로우 논리 상태로서 설정되어 있으면, 이 내부 회로는 로우 논리 상태를 가진 입력 신호가 인에블 회로에 인가될 때에만 액티브 상태가 될 것이다.

이 인에이블 신호의 액티브 레벨이 하이 논리 상태로서 설정되어 있으면, 이 내부 회로는 하이 논리 상태를 가진 입력 신호가 인에이블 회로에 인가될 때만 액티브 상태로 될 것이다.

이 인에블 신호의 액티브 레벨이 돈 케어 논리 신호로서 설정되어 있으면, 이 내부 회로는 인에이블 회로를 위한 입력 신호의 값들 또는 레벨들에 독립하여 언제나 액티브 상태로 될 것이다.

인에이블 또는 칩-선택 회로는 소바자의 또는 이용자의 요구에 따라 프로그램될 수 있다.

이런 종류의 프로그램가능 인에이블 회로의 예들은 1986년 9월에 발행된 미국 특허 공보 번호 4,612,459호와 1993년 1월에 발행된 번호 5,179,540호에 공개되어 있다.

도 1에는 미국 특허 공보 번호 제 4,612,459호에 공개되었던 내부 회로의 동작을 인에이블 또는 디스에이블 하기 위한 인에이블 회로의 예가 도시되어 있다.

도 1에 도시된 것처럼, 종래의 프로그램가능 인에이블 회로는 NOR 회로(34), 배타 논리합(EOR) 회로(35), 제1 프로그래밍 회로(36), 및 제 2 프로그램밍 회로(37)를 포함한다.

이 제 1 프로그래밍 회로는(36)는 2개의 n-채널 MOSFET N36와N37로 구성되어 있다. 이 MOSFET N36의 드레인은 V_DD의 공급 전압을 인가받는다. MOSFET N36의 게이트와 소스는 함께 커플링되어 그라운드에 접속된다. 따라서, 이 2개의 MOSFET N36및 N37은 V_DD의 전압 레벨과 그라운드 사이에서 서로 직렬 접속되어 있다.

이 MOSFET N36의 게이트와 소스및 MOSFET N37의 드레인에 접점은 노드 A'를 형성하고, 이것은 NOR회로(34)의 입력 Y에 접속되어 있다.

2-가(2-valued) 입력 신호 IN는 NOR 회로(34)의 댜른 입력 x에 인가된다.

이 제 2 프로그래밍 회로(37)는 2개의 n-채널 MOSFET N38및 N39로 구성된다. 이 MOSFET N38의 드레인은 V_DD의 공급 전압을 인가받는다. 이 MOSFET N39의 게이트와 소스는 함께 커플링되어 그라운드에 접속된다. 따라서, 이 2개의 MOSFET N38과 N39 는 V_DD의 전압 레벨과 그라운드 사이에서 서로 직렬로 접속되어 있다.

이 MOSFET N38의 게이트 및 소스와 MOSFET N39의 드레인의 접점을 노드 B`를 형성하고, 이것은 EOR회로(35)의 입력 Y에 접속된다.

이 NOR 회로(34)의 출력 F은 EOR 회로(35)의 다른 입력x에 접속된다. 이 NOR 회로(34)의 출력 F과 EOR회(35)의 입력 X의 접점은 노드 C`를 형성한다.

인에이블 신호로서 이용되는 도 1에서 종래의 인에이블 회로의 2-가 출력 신호 OUT가 EOR 회로(35)의 출력 F으로부터 도출된다. 이 출력 신호 OUT는 인에이블될 (도시되지 않는) 내부 회로의 입력 단자에 인가된다.

이온-주입 방법이 입력 신호 IN의 액티브 레벨을 프로그래밍하는데 이용될 때, 제 1및 제 2 프로그래밍 회로(36과 37)에서 MOSFET N36, N37, N38 및 N39가 각각 인핸스먼트형(enhancement-type) (일반적으로-오프(off))으로서 제작되고, 이들 중 선택된 하나는 인(P)과 같은 5가 전자를 가진 도펀트의 이온-주입 방법에 의해 고유 프로그램에 따른 공핍형(depletion-type)의 것으로 (일반적으로-온(on)) 변환된다. 상기 이온-주입 방법은 마스크 ROM 을 제작하는데 광범위하게 이용되었다.

제 1 프로그래밍 회로(36)는 입력 신호 IN를 위한 유용성을 결정한다.

N-채널 MOSFET M36가 이온-주입 방법에 의해 공핍형의 것으로 변환되면, 노드 A`에서 전압 또는 전위가 하이(H) 레벨에 있게된다. 그 결과, NOR 회로(34)의 출력 신호 레벨, 즉 노드 C`에서 전압 레벨이 로우(L) 레벨에 고정된다.

다른 한편으로, N-채널 MOSFET N37이 이온-주입 방법에 의해 공핍형의 것으로 변환되면, 노드 A`에서 전압은 로우 레벨에 있게된다. 그 결과, 입력 신호 IN가 로우 전압 레벨에 있을 때, 노드 C`에서 NOR 회로(34)의 출력 신호가 하이 레벨에 있게된다. 이 입력 신호 IN가 하이 전압 레벨에 있을 때, 노드 C`에서 이 NOR회로 (34)의 출력 신호 레벨이 로우 상태가 된다.

이는 도 1의 회로에 의해 인에이블되는 내부 회로가 입력 신호 IN의 레벨에 따라 인에이블 또는 디스에이블 되는 것을 의미한다.

제 2 프로그래밍 회로(37)는 내부 회로를 위한 액티브 레벨을 결정한다.

N-채널 MOSFET N38가 이온-주입 방법에 의해 공핍형의 것으로 변환되면, 노드 B`에서 접압은 하이 레벨에 있게된다. 그 결과, EOR 회로(35)로부터 출력 신호 OUT의 전압은, 노드 C` 전압이 로우 또는 하이 레벨에 있을 때, 하이 또는 로우 레벨에 있게된다.

다른 한편으로 N-채널 MOSFET N39가 이온-주입 방법에 의해 공핍형의 것으로 변환되면, 노드 B`에서 전압 레벨이 로우 상태가 된다. 그 결과, EOR 회로(35)로부터 출력신호 OUT의 전압은, 노드 C`에서의 전압 레벨이 로우 또는 하이 상태일 때, 로우 또는 하이 상태가 된다.

이는 내부 회로를 위한 액티브 레벨이 프로그래밍 회로(37)에 따라 하이 또는 로우로서 선택적으로 설정될 수 있다.

그 다음, 도 1의 종래의 인에이블 회로는 다음의 표 1를 참고로 하기에 설명되며, 이 경우 기호 D와 E는 각각 공핍형 및 인핸스먼트형을 지칭한다.

이경우, 상기 내부 회로는 도1의 인에이블 회로의 출력 신호 OUT가 로우 레벨에 있을 때 인에이블하게된다.

로우 레벨에서 입력 신호 IN의 액티브 레벨을 설정하기 위해(표 1의 케이스 1), 제1 프로그래밍 회로(36)의 MOSFET N37과 제2 프로그래밍 회로(37)의 MOSFET N38가 공핍형태의 것으로 각각 변환된다. 이 경우에, 노드 A`에서 전압 또는 전위는 로우 레벨에 있으며 그리고 노드 B`에서 전압은 하이 레벨에 있다.

따라서, 입력 신호 IN가 로우 레벨에 있으면, NOR 회로(34)(즉, 노드 C`에서 전압)의 출력 신호가 하이 레벨에 있게된다. 따라서, EOR 회로(35)로부터의 출력 신호 OUT가 로우 레벨에 있게되어, 내부 회로를 인에이블시킨다 (즉, 내부 회로가 액티브 상태가 된다).

이 입력 신호 IN가 하이 레벨에 있으면, NOR회로(34)의 출력 신호(즉, 노드 C’에서 전압)가 로우 레벨에 있게된다. 따라서, EOR 회로(35)로부터의 출력신호 OUT가 하이 레벨에 있게되어, 내부 회로를 디스에이블하게 한다(즉, 내부회로가 인액티브 상태가 된다).

하이 레벨에서 입력 신호 IN의 액티브 레벨을 설정하기 위해 (표 1의 케이스 2), 제1 프로그래밍 회로(36)에서의 MOSFET N39와 제2 프로그래밍 회로(37)에서의 MOSFET N39가 각각 공핍 형태의 것으로 변환된다. 이 경우에, 노드 A`에서 전압은 로우 레벨에 있으며 노드 B`에서의 전압은 로우 레벨에 있다.

그러므로, 입력 신호 IN가 로우 레벨에 있으면, NOR 회로(34)의 출력 신호(즉, 노드 C`에서 전압)는 하이 레벨에 있게된다. 따라서, EOR 회로(35)로부터 출력 신호 OUT는 하이 레벨에 있게되어, 내부 회로를 디스에이블 하게 한다(즉, 이 내부 회로가 인액티브 상태가 된다).

입력 신호 IN가 하이 레벨에 있으면, NOR 회로(34)의 출력 신호(즉, 노드 C`에서 전압)는 로우 레벨에 있게된다. 따라서, EOR 회로(35)로부터 출력 신호 OUT가 로우 레벨에 있게되어, 이 내부 회로를 인에이블시킨다(즉, 내부 회로가 액티브 상태가 된다).

돈 케어 조건에서 입력 신호 IN의 액티브 레벨을 설정하기 위해(표 1의 케이스 3), 제1 프로그래밍 회로(36)에서의 MOSFET N36와 제2 프로그래밍 회로(37)에서의 MOSFET N39가 각각 공핍형의 것으로 변환된다. 이 경우에, 노드 A`에서 전압은 로우 레벨에 있으며 노드 B`에서의 전압은 로우 레벨에 있다.

그러므로, NOR 회로(34)의 출력 신호 (즉, 노드 C`에서 전압)가 로우 레벨에 고정되게 되고, 이것은 입력 신호 IN의 레벨에 독립하여 있다. 따라서, EOR 회로(35)로부터 출력 신호 OUT는 언제나 로우 레벨에 있게되어, 내부 회로를 언제나 액티브 상태로 인에이블시킨다(즉, 이 내부 회로가 액티브 상태를 유지한다).

입력 신호 IN가 하이 레벨에 있으면, NOR 회로(34)의 출력신호(즉, 노드 C'에서 전압)는 로우 레벨이 있게된다. 따라서, EOR 회로(35)로부터 출력 신호 OUT는 로우 레벨에 있게되어, 내부 회로를 액티브 상태로 인에이블시킨다.(즉, 이 내부 회로는 액티브 상태가 된다).

위에서 설명한 것처럼, 도 1에서의 인에이블 회로에 대한 입력 신호 IN의 액티브 레벨은(a) 제1 프로그래밍회로(36)의 출력 신호와 입력신호 IN의 논리 합을 얻어,(b) 스텝 (a)에서 구해진 논리 합과 제2 프로그래밍회로(37)의 출력신호의 배타 논리합을 구하여 선택적으로 프로그램될 수 있다.

도 1의 종래의 인에이블 회로에 있어서, NOR 회로(34), EOR회로(35) 및 제1 빛 제2 프로그래밍 회로(36과 37)가 제공된다. 이 NOR회로 (34)는 NOR 기능을 실현하기 위해 적어도 4개의 트랜지스터를 필요로 하고 이 EOR 회로(35)는 EOR 기능을 실현하기 위해 적어도 6개의의 트랜지스터를 필요로 한다. 따라서, 도1 의 회로는 인에이블 기능을 실현하기 위해 전부 적어도 14개의 트랜지스터를 필요로 한다.

따라서, 미국 특허 번호 제4,6212,459호에서 도 2에 도시된 종래의 인에이블 회로는 14개가 아닌 16개의 트랜지스터를 포함하고 있다. 이는 이 회로가 EOR 회로 대신에, 적어도 8개의 트랜지스터를 필요로 하는 배타 NOR(ENOR) 회로를 포함하기 때문이다.

또한 반도체 집적 회로에서 집적-스케일과 장치 소형화를 강화하기 위해, 형성된 개별 회로의 스케일을 줄일 필요가 있어왔다. 이런 관점에서, 이 회로 스케일을 줄이기 위해, 필요한 트랜지스터의 수는 이런 종류의 인에이블을 회로에서 감소될 필요가 있다.

또한, 도 1의 종래의 인에이블 회로에서, 제1 및 제2 프로그래밍 회로(36과 37)에서 n-채널 MOSFET N36및 N38의 드레인들이 공급 전압 V_DD에 직접 접속된다. 일반적으로, n-채널 MOSFET가 내압에서 p-채널 MOSFET보다 더 로우 상태에 있다. 그 결과, MOSFET N36 및 N38가 정전 방전등과 같은 것으로 인해 파손 또는 손상되는 문제가 발생한다. 이런 문제를 해결하기 위해, 부가적으로 2개의 p-채널 MOSFET는 MOSFET N36 및 N38와 V_DD의 공급 전압 레벨 사이에 제공된다.

따라서, 본 발명의 목적은 내부 회로를 인에이블시키기 위해 및 디스에이블시키기 위해 이용된 프로그램가능 인에이블 회로의 회로 스케일을 줄이는 반도체 집적 회로를 제공하는데 있다.

본 발명의 다른 목적은 강화된 신뢰도를 가지는 반도체 집적 회로를 제공하는데 있다. 특별히 언급하지 않은 다른 것들과 함께 상기 목적들은 다음의 설명에서 당업자에게는 분명할 것이다.

본 발명에 따른 반도체 집적 회로는 내부 회로 및 이 내부 회로를 인에이블시키는 프로그램가능 인에이블회로를 포함한다.

이 인에이블 회로는 제1 및 제2 단자가 있는 제1 스위칭 소자, 제1 및 제2단자가 있는 제2 스위칭 소자 및 제1 및 제2단자가 있는 제3 스위칭 소자를 갖는다. 제1 및 제2 및 제 3 스위칭 소자 중 하나가 턴-온되고 이중 나머지 2개는 프로그램에 의거하여 턴-오프된다.

이 제 1 스위칭 소자의 제1 단자는 인에이블 신호를 받는다. 이 제 2 스위칭 소자의 제1 단자는 디스에이블 신호를 받는다. 제3 스위칭 소자의 제1 단자는 돈 케어 신호를 받는다.

제1. 제2 및 제3 스위칭 소자들의 제2 단자들은 공동으로 한 노드에 접속되어 있다.

인에이블 신호, 디스에이블 신호, 및 돈 케어 신호 중 하나는 상기 프로그램에 의거하여 노드에 선택적으로 출력된다.

본 발명에 따른 반도체 집적 회로에 있어서, 제1 스위칭 소자만이 프로그램에 따라 턴-온 될 때, 인에이블 신호가 노드에 출력된다. 제2 스위칭 소자만이 프로그램에 따라 턴-온될 때, 디스에이블 신호가 노드에 출력된다.

제3 스위칭 소자만이 프로그램에 따라 턴-온될 때, 돈 케어 신호가 노드에 출력된다.

그러므로, 이 내부 회로가 노드에 출력된 인에이블 신호, 디스에이블 신호 및 돈 케어 신호 중 하나에 따라 액티브 상태가 되거나 또는 인액티브 상태가 되거나 또는 돈 케어 상태로 된다. 이는 내부 회로가 프로그램에 따라 선택적으로 개시됨을 의미한다.

또한, 제1, 제2 및 제3 스위칭 소자들 각각이 퓨즈 소자로 구성되면, 어느 트랜지스터도 이들 스위칭 소자에 필요하지 않게된다.

하나 또는 여러 트랜지스터가 이요되면, 제1, 제2 및 제3 스위칭 소자들 각각은 적어도 하나의 MOS 또는 바이폴라 트랜지스터로 구성될 수있다.

따라서, 인에이블 회로를 위한 필요한 트랜지스터의 수는 감소되고, 이는 인에이블 회로의 회로 스케일을 줄인다.

또한 제 1, 제2 및 제3 스위칭 소자들의 제 1단자들은 각각 인에이블 신호, 디스에이블 신호 및 돈 케어 신호를 받는다. 이 인에이블 신호는 제1, 제2 및 제3 스위칭 소자들의 제1 단자들 중 어느 하나에 2-가 신호를 직접 인가하여 발생될 수 있다.

디스에이블 신호가 제1및 제2 스위칭 소자들의 제1 단자들 중 다른 하나에 반전 입력 신호를 인가하여 발생된다. 돈 케어 신호는 제3 스위칭 소자의 제1 단자에 고정 전위를 인가하여 발생될 수있다.

따라서, 제1, 제2 및 제3 스위칭 소자들 각각은 공급 전압의 레벨에 직접 접속될 필요가 없다. 그결과, 내전 압에서 P-채널 MOSFET보다 비교적 낮은 n-채널 MOSFET가 이용될지라도, 정전 방전으로 인한 n-채널 MOSFET의 파손 또는 손상에 관한 상기 문제가 발생하지 않는다. 따라서, 신뢰도가 강화된다.

본 발명에 따른 반도체 집적 회로의 선호되는 실시예에서, 제1 스위칭 소자는 함께 커플링되어 있을 게이트및 소스를 가지는 제1 MOSFET 및 함께 커플링 되어 있는 게이트 및 드레인을 가지는 제2 MOSFET를 포함한다. 제1및 제2 MOSFET의 게이트들은 함께 커플링되어 있다.

본 발명에 따른 반동체 집적 회로의 다른 헌호되는 실시예에서, 제3 스위치 소자는 함께 커플링되어 있는 게이트와 소스 또는 드레인을 가지는 제5 MOSFET를 포함한다.

본 발명에 따른 반도체 집적 회로의 다른 선호되는 실시예에서, 제1, 제2 및 제3 스위칭 소자들 각각의 턴-온 상태는 적어도 하나의 공핍형 MOSFET를 이용하여 실현된다.

제1도는 종래의 인에이블 회로를 나타내는 회로 다이어그램;

제2도는 본 발명에 따른 반도체 회로의 기본 구성을 도시하는 회로 다이어그램;

제3도는 본 발명에 따른 반도체 집적 회로에서 이용되는 CMOS 인버터의 회로 다이어그램;

제4도는 본 발명의 제 1 실시예에 따른 반도체에 집적 회로를 도시하는 회로 다이어그램;

제5도는 본 발명의 제2 실시예에 따른 반도체 집적 회로를 도시하는 회로 다어그램;

* 도면의 주요 부분에 대한 부호의 설명

1,2,3 : 인버터 4 : 내부회로

10 : 인에이블 회로 S1,S2,S3: 스위칭 소자

IN : 입력 신호 18 : 디스플레이 장치

OUT : 출력 신호

본 발명의 선호되는 실시예들은 첨부된 도면을 참고로 하기에 설명된다.

기본구성

본 발명에 따른 반도체 집적 회로는 도 2에 도시된 기본 구성을 갖는다.

도 2에 도시된 것처럼, 본 발명에 따른 반도체 집적 회로는 프로그램가능 인에이블 회로(10) 내부 회로(4)를 포함한다. 이 인에이블 회로(10)는 상기 내부 회로(4)를 인에이블시키는 및 디스에이블시키는 기능을 갖는다.

상기 인에이블 회로(10)는 제1 인버터(1), 2개의 단자가 있는 제1 스위칭 소자 (S1), 2개의 단자가 있는 제2 스위칭 소자(S2), 및 2개의 단자가 있는 제3 스위칭 소자(S3), 제2 인버터(2) 및 제3 인버터(3)를 갖는다.

상기 제, 제2, 및 제3 스위칭 소자들(S1,S2 및 S3)중 하나가 선택적으로 턴-온되거나 닫히고, 이들 중 나머지 2개는 프로그램에의거하여 턴-오프된다. 도 2에는 프로그램밍 전의 인에이블 회로(10)의 상태가 도시되어 있다.

상기 제1 인버터(1)의 입력 x은 2-가(two-valued)입력 신호 IN를 받는다. 이 제1 인버터(1)의 출력 F는 노드 C에 연결되어 있다. 반전 입력 신호 IN인 인버터(1)의 출력 신호가 노드 C에 출력된다.

상기 제1 스위칭 소자 S1의 2개 단자 중 하나는 입력 신호 IN를 받는다. 이 소자 S1의 2개 단자 중 다른 하나는 노드 A에 연결되어 있다. 따라서, 소자 S1가 턴-온되거나 또는 닫히는 경우, 이 입력 전압 IN은 노드 A에 출력된다. 이 소자 S1가 오프되어 있거나 또는 개방되어 있는 경우 어느 신호도 상기 노드 A에 출력되지 않는다. 상기 제2 스위칭 소자 S2의 2개 단자 중 하나는 반전 입력 신호 IN를 받는 노드 C에 연결되어 있다. 이 소자 S2의 2개 단자들 중 다른 하나는 사이 노드 A에 연결되어 있다. 그러므로, 소자 S2가 턴-온 되는 경우, 이 반전 입력 전압 IN은 노드 A에 출력된다. 이 소자 S2가 오프되어 있는 경우, 어느 신호도 노드 A에 출력되지 않는다.

상기 제3의 스위칭 소자 S3의 2개 단자 중 하나는 노드 A에 연결되어 있다. 이 소자 S3의 2개 단자 중 다른 하나는 그라운드 접속되어 있다.

그러므로 이 소자 S3가 턴-오프되는 경우, 그라운드-레벨 전위가 노드A에 인가된다. 이 소자 S3가 오프되어 있는 경우, 어느 신호도 상기 노드 A에 출려되지 않는다.

이 제2 인버터(2)의 입력 x은 공동 노드 A에 연결되어 이 공동 노드 A에서 상기 전위를 받는다. 다시 말해, 상기 제2 인버터(2)의 입력 x은 상기 제1, 제2 및 제3 스위칭 소자들 S1,S2 및 S3의 스위칭 상태에 따라 입력신호 IN, 반전 입력 신호 IN, 및 그라운드-레벨 전위를 인가받는다. 상기 인버터(2)의 출력 신호는 이들 3개 신호들 중 반전된 것이다.

상기 제3 인버터(3)의 입력 x은 상기 제2 인버터(2)의 출력 신호를 인가받는다. 이 인버터(2)의 입력 x은 공동 노드 A에서 전기 신호 또는 전위를 받는다. 이 인버터(3)의 출력 신호는 공동 노드 A에서 전기 신호 또는 전위와 같은 것인 상기 제2 인버터(2)의 출력 신호 중 반전 신호이다.

상기 인에이블 회로(10)의 출력 신호 OUT로서 이용되는 상기 제3 인버터(3)의 출력 신호는 상기 내부 회로(4)에 입력되어, 상기 회로(4)를 인에이블시키거나 또는 디스에이블시킨다.

상기 제2 및 제3 인버터(2와3) 각각은 상기 공동 노드 A에서 신호의 증폭 기능을 가지며, 이것은 상기 노드 A에서 전압의 진폭에 독립하여 상기 내부 회로(4)를 위한 충분한 구동 전압을 보장한다. 따라서, 이 출력 신호 OUT는 특정 이득에 의해 상기 공동 노드 A에서 신호의 증폭된 것과 같다.

제1, 제2 및 제3 스위칭 소자들 S1, S2 및 S3 각각은 스위칭 기능을 가지는 어떤 소자에 의해서도, 예를 들어 퓨즈 소자, 단일 다이오드 또는 그 이상, 단일 MOS 또는 바이폴라 트랜지스터, 또는 2개 MOS또는 바이폴라 트랜지스터 또는 그 이상들의 결합, 형성될 수 있다.

그 다음, 인에이블 회로(10)의 동작은 다음의 표 2를 참고로 하기에서 설명된다.

이 경우, 상기 내부 회로(4)는 인에이블 회로(10)의 상기 출력 신호 OUT가 로우 레벨에 있을 때 활성화되는 것으로 되어 있다.

먼저, 입력 신호 IN가 로우 레벨에 있는 경우, 제1 스위치 S1가 턴-온되고 제2 및 제3 스위치 S2와 S3가 오프 상태를 유지하도록, 상기 인에이블 회로(10)를 위해 프로그래밍이 이루어지는 케이스 1에서, 상기 공동 노드A에서 전압은 제1 스위치 S1를 통해 로우 레벨에 있게 된다. 노드 A에서 신호는 제2 및 제3 인버터(2와 3)에 의해 두 번 반전되어, 로우 레벨에서 출력 신호 OUT로 된다. 따라서, 이 내부 회로(4)가 인에이블된다.

이 입력 신호 IN가 하이 레벨에 있으면, 공동 노드 A에서 전압은 제1 스위치 S1를 통해 하이 레벨에 있게 된다. 노드 A에서 신호는 제2 및 제3 인터버(2와 3)에 의해 두 번 반전되어, 하이 레벨에서 출력 신호 OUT로된다. 따라서, 이 내부 회로(4)는 디스에이블된다.

위에서 설명한 것처럼, 표 2의 케이스 1에서, 입력신호 IN의 액티브 레벨은 로우 레벨에서 프로그램될 수 있다.

두 번째로, 입력 신호 IN가 로우 레벨에 있을 경우, 제2 스취치 S2가 턴-온되고 제1 및 제3 스위치 S1과 S3가 오프되어, 인에이블 회로(10)를 위한 프로그래밍이 이루어지는 케이스 2에서, 공동 노드 A에서 전압은 제2 스취치 S2를 통해 하이 레벨에 있게된다. 노드 A에서 신호는 제2 및 제3 인버터(2와 3)에 의해 두 번 반전되어, 하이 레벨에서 출력 신호 OUT로 된다, 따라서, 이 내부 회로(4)는 디스에이블된다.

입력 신호 IN가 하이 레벨에 있는 경우, 공동 노드 A에서 전압은 제2 스위치 S2를 통해 로우 레벨에 있게된다. 이 노드 A에서 신호는 제2와 제3 인버터(2와 3)에 의해 두 번 반전되어, 로우 레벨에서 출력 신호 OUT로 된다. 따라서, 이 내부 회로(4)는 인에이블된다.

위에서 설명한 것처럼, 표 2의 케이스 2에서, 입력 신호 IN의 액티브 레벨은 하이 레벨에서 프로그램될 수 있다.

마지막으로, 제3 스위치 S3가 턴-온되고 및 제1 및 제2 스위치 S1과 S2가 오프되어, 상기 인에이블 회로(10)를 위한 프로그래밍이 이루어지는 케이스 3에서, 입력신호 IN는 노드 A에 전송될 수 없다. 따라서, 공동 노드 A에서 전압은 제3 스위치 S3를 통해 그라운드 레벨에 있게 되고, 이것은 입력 신호 IN의 상태에 독립되어 있다. 이는 출력 신호 OUT가 로우 레벨에 고정되어 그 결과 내부 회로(4)가 언제나 인에이블되어 있는 것을 의미한다.

따라서, 표 2의 케이스 3에서, 입력 신호 IN의 액티브 레벨은 돈 케어 상태에서 프로그램될 수 있다.

또한, 만일 제 1, 제2 및 제 3 스위칭 소자들 (S1,S2 및S3) 각각이 단순히 휴즈 소자로 구선된다면, 이들 스위칭 소자들에 어떠한 트랜지스터도 필요하지 않다. 제1, 제2 및 제 3 변환기 (1,2 및 3) 는 2 개의 트랜지스터로 구현될 수 있다. 그러므로, 이러한 경우, 인에이블 회로 (10) 에 필요한 트랜지스터의 개수는 6 으로 감소한다.

만일 트랜지스터 또는 트랜지스터들이 사용되면, 제 1, 제2 및 제 3 스위칭 소자들 (S1, S2 및 S3) 각각은 1또는 2개의 MOS 또는 쌍극 트랜지스터들로 구성될 수 있다. 결과적으로, 제1, 제2 및 제 3 스위칭 소자들(S1, S2 및 S3) 에 필요한 트랜지스터의 개수는 5 이다. 그러므로, 이러한 경우, 인에이블 회로(10) 에 필요한 트랜지스터의 개수는, 예를 들어 11 으로 감소한다.

따라서, 인에이블 회로(10)에 필요한 트랜지스터의 개수는 도 1에 도시된 종래의 것에 비교하여 줄어들고, 그것은 인에이블 회로(10) 의 회로 크기를 줄인다.

출력 신호 OUT가 상기 설명에서 로우 레벨에 있을 때, 이 내부 회로(4)가 인에이블되는 것으로 되어 있을지라도, 이 내부 회로(4)가 하이 레벨에서 출력 신호 OUT에 의해 인에이블될 수 있다고 말할 필요가 없다. 이러한 경우는 2개의 트랜지스터로 형성될 수 있는 제3 인버터(3)를 제거하여 도 2에서 쉽게 실현될 수 있다. 이러한 경우, 인에이블 회로 (10) 에 필요한 트랜지스터의 개수는 4 또는 9 로 훨씬 줄어들 수 있다.

더욱이, 제3 스위칭 소자 S3의 2개 단자 중 하나는 그라운드 레벨 진위를 받고 있을지라도, 이것이 전위의 어떤 다른 일정 레벨이라도 받을 수 있음은 분명하다. 예를 들어, 이 제3 스위치 소자 S3의 2개 단자들 중 하나가 정의 또는 부의 공급 전압을 받을 수 있고 또는 이것은 고정된 전위 레벨에서 어떠한 신호에도 접속될 수 있다.

1 실시에

도 4에는 본 발명에서 제1 실시예에 따른 반도체 집적 회로가 도시되어 있으며, 이에서 제1, 제2 및 제3 스위칭 소자 S1, S2 및 S3는 하나 또는 2개의 MOSFET에 의해 형성되고, 및 나머지 구조는 도 2의 것과 동일하다.

따라서, 동일 구조에 관한 설명은 설명의 간략화를 위해 도 4에서 그에 사응하는 소자 또는 회로에 동일한 도면 부호 또는 기호를 첨가하였기 때문에 여기에서는 생략된다.

도 4에는 프로그램 하기 전의 인에이블 회로 10A의 상태가 도시되어 있다.

제1 스위칭 소자 S1는 2개의 n-채널 MOSFET N1 및 N2로 구성된다. 이 MOSFET N1의 게이트 및 소스는 함께 커플링되어 노드 B에 연결되어 있다. 이 MOSFET N1 드레인은 입력 신호 IN를 받는다. MOSFET N2의 게이트 및 드레인은 함께 커플링되어 노드 B에 연결된다. MOSFET N2의 소스는 노드 A에 연결되어 있다. 이 MOSFET N1의 소스가 MOSFET N2의 드레인에 연결되어 있기 때문에, 이들 2개의 MOSFET N1 및 N2는 서로 직렬 연결되어 있다.

이 제 2 스위칭 소자 S2는 2개의 n-채널 MOSFET N3 및 N4 로 구성되어 있다. 이 MOSFET N3의 드레인은 노드 C에 연결되어 반전 입력 신호 IN를 받는다. 이 MOSFET N4의 게이트 및 드레인은 함께 케플링되어 노드 D에 연결되어 있다.

이 MOSFET N4의 소스는 노드 A에 연결되어 있다. 이 MOSFET N3의 소스가 MOSFET N4의 드레인에 접속되었있기 때문에, 이들 2개의 MOSFET N3 및 N4는 서로 직렬로 연결되어 있다.

제3 스위칭 소자 S3는 n-채널 MOSFET N5로 구성되어 있다. 이 MOSFET N5의 게이트 및 소스느 그라운드에 접속되어 있다. 이 MOSFET N5의 드레인은 노드 A에 연결되어 있다.

그 다음, 인에이블 회로 10A의 동작은 다음의 표 3을 참고로 하기에 설명되어 있다.

먼저, 제1 스위치 S1가 턴-온되고 제2 및 제3 스위치 S2가 오프되어, 이에이블 회로 10A를 위한 프로그래밍 이 이루어지는 케이스 1에서, 스위치 S1에서 MOSFET N1및 N2가 이온-주입 방법에 의해 공핍형의 것으로 변환된다. 그러므로, 제1 스위치 S1가 게이트 전압에 독립하여 언제나 온 상태이거나 또는 닫혀있다.

이 이온-주입 방법은 인에이블 회로 10A를 선택적으로 프로그램시킬 수 있는 마스크 ROM 제작 시퀀스에서 대우 대중적인 코딩 방법으로서 알려져 있다.

제2 스위치 S2에서 MOSFET N3 및 N4와 제3 스위치 S3에서 MOSFET N5는 이온 주입되어 있지 않고 인핸스먼트형 장치로서 유지된다. 그러므로, 제2및 제3 스위치 S2와 S3는 일반적으로 개방되어있거나 또는 오프되어 있으며, 및 인가된 게이트 전압이 고유 값과 같거나 또는 더 높은 경우, 턴-온된다.

그러나, 제2 및 제3 스위치 S2와 S3의 결합은 다음과 같은 이유 때문에 언제나 닫혀있다.

예를 들어, 노드 C에서 전위가 (즉, MOSFET N3의 드레인 전압) 하이 레벨 상태이고 노드 A에서 전위가(즉, MOSFET N4의 소스 전압)로우 레벨 상태일 때, 고유 전위 조건이 충족되면, 이 MOSFET N3는 턴-온된다. 이 전위 조건은 노드 D에서 전위가 노드 C에서 하이-레벨 전위와 MOSFET N3의 스레쉬홀드 전압의 합보다 크다는 것이다. 그러나, 어떠한 전위도 상기 노드 D에 인가되지 않고 따라서 상기 전위 조건은 전혀 충족되지 않는다. 이는 n-채널 MOSFET N3가 언제나 오프 또는 개방되어 있음을 의미한다.

이와 유사하게, 또한 고유 전위 조건이 충족되는 경우, 이 MOSFET N4는 턴-온될 것이다. 이 전위 조건은 노드 D에서 전위가 노드 A에서 로우-레벨 전위와 MOSFET N4의 스레쉬홀드 전압의 합보다 크다는 것이다. 그러나, 어떤 전위도 노드 D에 인가되지 않고 따라서 상기 전위 조건은 결코 충족되지 않는다. 이는 n-채널 MOSFET N4는 언제나 오프 또는 개방되어 있음을 의미한다.

다른 한편으로, 노드 C에서 전위는 로우 레베러이고 노드 A에서 전위는 하이 레벨에 있을 때, 이 MOSFET N4는 언제나 오프되어 있다.

노드 D에서 전위가 로우 레벨에 있는 경우, MOSFET N3및 N4둘다 언제나 오프되어 있다.

전술한 이유 때문에, 직렬 접속된 2개의 n-채널 MOSFET N3및 N4에 의해 형성된 제2 스위치 소자 S2는 언제나 오프 또느 개방되어 있다. 다시 말해, 노드 A는 스위치 S2에 의해 노드 C로부터 전기적으로 절연되어있다. 그 결과, 전류의 역류 및 누전이 스위치 소자 S2를 통해 발생되는 것이 방지되는 부가의 장점이 있다.

더욱이, 케이스 1에서, 입력 신호 IN가 로우 레벨에 있는 경우, 공동 노드 C에서 전압은 제1 인버터(1)를 통해 하이 레벨에 있게된다. 그러나, 제2 스위칭 소자 S2는 턴-오프되어 따라서 노드 C에서 하이-레벨 신호는 상기 스위칭 소자 S2를 통해 노드 A에 전달되지 않는다. 그 대신에. 입력 신호 IN가 MOSFET N1을 통해 노드A, 노드B, 및MOSFET N2에 전송되어, 로우 레벨 신호를 노드 A에 출력한다. 노드 A에서 로우-레벨 신호가 제2 및 제3 인버터(2와 3)에 의해 두 번 반전되어, 로우 레벨에서 출력 신호 OUT가 된다. 따라서, 이 내부 회로(4)는 인에이블된다.

입력 신호 IN가 하이 레벨에 있는 경우, 하이 레벨 신호가 제1 스위칭 소자 S1를 통해 노드 A에 전송되어, 하이 레벨에서 출력 신호 OUT가 된돠. 따라서, 이 내부 회로(4)는 디스에이블된다.

제3 스위칭 소자 S3에서 n-채널 MOSFET N5가 노드 A에서의 레벨에 독립하여 언제나 오프되어 있는데, 이MOSFET N5의 게이트와 소스가 그라운드에 접속되어 있고 이의 드레인은 노드 A에 접속되어 있기 때문이다.

전술한 것처럼, 표 3의 케이스 1에서, 입력 신호 IN의 액티브 레벨이 로우 레벨에서 프로그램될 수 있다.

두 번째로, 제2 스위칭 소자 S2가 턴-온되고 제1 및 제3 스위칭 소자 S1와 S3가 오프되어, 인에이블 회로 10A를 위한 프로그래밍이 이루어지는 케이스 2에서, 스위칭 소자 S2에서 MOSFET N3와 N4가 이온 주입 방법에 의해 공핍형으로 변환된다. 그러므로, 제2 스위칭 소자 S2가 게이트 전압에 독립하여 언제나 닫혀있다.

제1 스위치 S1에서 MOSFET N1 및 N2와 제3 스위치 S3에서 MOSFET N5가 이온 주입되지 않고 인핸스먼트형 장치로서 유지된다. 따라서, 제1 및 제3 스위치 S1와 S3은 일반적으로 오프되어있고 인가된 게이트 전압이 고유값과 같거나 큰 경우, 턴-온된다. 그러나, 트랜지스터 N1 및 N2의 결합은 트랜지스터 N3및 N4에 대해 앞서 설명한 동일한 이유 때문에 언제나 오프 또는 개방되어 있다.

더욱이, 케이스 2에서, 입력 신호 IN가 로우 레벨에 있는 경우, 공동 노드 C에서 전압이 제1 인버터(1)를 통해 하이 레벨에 있게된다. 이 제2 스위칭 소자 S2가 언제나 턴-온되어 있기 때문에, 이 하이-레벨 신호는 MOSFET N3를 통한 노드 A, 노드 D 및 MOSFET N4에 전송된다. 그 다음, 노드 A에서 하이-레벨 신호가 제2와 제3 인버터(2와3)에 의해 두번 반전되어, 하이 레벨에서 출력 신호 OUT가 된다. 따라서, 이 내부 회로 (4)는 디스에이블된다.

입력 신호 IN가 하이 레벨에 있는 경우, 로우-레벨 신호는 제2 소자 S2를 통한 노드 A에 전송되어, 로우 레벨에서 출력 신호 OUT로 된다. 따라서, 이 내부 회로(4)는 인에이블된다.

전술한 것처럼, 표 3의 케이스 2에서, 입력 신호 IN의 액티브 레벨은 하이 레벨에서 프로그램될 수 있다.

세 번째로, 제3 스위칭 소자 S3가 턴-온되고 제1 및 제2 스위칭 소자 S1과 S2가 오프되어, 인에이블 회로 10A를 위한 프로그래밍이 이루어지는 케이스 3에서, 스위치 소자 S3에서 MOSFET N5가 이온 주입 방법에 의해 공핍형으로 변환된다. 그러므로, 제3 스위칭 소자 S3는 게이트 전압에 독립하여 언제나 닫혀있다.

제1 스위치 S1에서 MOSFET N1 및 N2와 제2 스위치 S2에서 MOSFET N3 및 N4가 이온 주입되지 않고 인핸스먼트형 장치로서 유지된다. 그러므로, 제1 및 제2 스위치 S1 및 S2는 일반적으로 오프되어 있고 그리고 인가된 게이트 전압이 고유값과 같거나 더 높으면 턴-온된다. 그러나, 이 트랜지스터 N1및 N2의 결합은 언제나 개방되어 있다. 이와 유사하게, 트랜지스터 N3 및 N4의 결합역시 언제나 개방되어 있다.

더욱이, 케이스 3에서, 입력 신호 IN는 공동 노드 A에 전송되지 않으며 그라운드-레벨 전위가 언제나 노드 A에 인가된다. 이는 노드 A가 로우 레벨에서 유지되는 것을 의미한다. 따라서, 이 출력 신호 OUT는 입력 신호 IN의 레벨에 독립하여 로우 레벨에 있어, 이 내부 회로(4)가 인에이블 상태를 유지하게 한다. 이는 상기 입력 신호 IN의 액티브 레벨이 돈 케어 상태에서 프로그램될 수 있음을 의미한다.

제1 실시예에 따른 반도체 집적 회로에 있어서, 상기 제2 스위칭 소자(S2)는 2개의 MOSFET로 구성되고, 상기 제3 스위칭 소자(S3)는 MOSFET로 구성된다. 제1, 제2 및 제3 인버터(1,2 및 3)각각은 통상적으로 2개의 MOSFET로 구성된다. 그 결과, 인에이블 회로 (10)에 필요한 MOSFET의 개수는 11이고, 그것은 도1 에서의 종래의 것보다 적다. 이것은 인에이블 회로 (10)의 회로 크기가 줄어드는 것을 의미한다. 제1 스위칭 소자 S1만이 상기 프로그램에 의거하여 턴-온 될 때, 이 인에이블 신호는 노드 A에 출력된다. 제2스위칭 소자 S2만이 상기 프로그램에 의거하여 턴-온될 때, 디스에이블 신호가 노드 A에 출력된다. 제3 스위칭 소자 S3만이 상기 프로그램에 의거하여 턴-온될 때, 상기 돈 케어 신호가 노드 A에 출력된다.

따라서, 이 내부 회로(4) 는 노드 A에 출력되는 인에이블, 디스에이블 및 케어 신호들 중 하나에 따라 액티브 또는 인액티브 또는 돈 케어 상태로 된다. 이는 내부 회로(4)가 상기 프로그램에 따라 선택적으로 인에이블 될 수 있음을 의미한다.

따라서, 제1, 제2 및 제3 스위칭 소자들 S1, S2 및 S3 각각이 공급 전압의 레벨에 직접 속한다. 그 결과, p-채널 MOSFET보다 내전압에서 비교적 낮은 n-채널 MOSFET가 이용될지라도, 정전 방전으로 인해 n-채널 MOSFET의 파손 또는 손상에 관한 상기프로그램이 발생하지 않는다. 따라서, 신뢰성이 강화 된다.

도 3에는 p-채널 MOSFET P10 의 소스는 그라운드에 접속되어 있다. MOSFET N10의 드레인은 MOSFET P10 의 소스에 접속되어 있다. 이MOSFET P10의 드레인은 공급 전압 V_DD을 받는다. 이 MOSFET P10및 N10의 게이트는 함께 커플링되어 입력 전압 Vin을 받는다. 출력 전압 Vout은 MOSFET N10의 드레인과 MOSFET P10의 소스의 접점으로부터 도출된다.

제 2 실시에

도 5에는 본 발명의 제2 실시에에 따른 반도체 집적 회로가 도시되어 있고, 이것은 n-채널 MOSFET N1,N2,N3,N4, 및 N5 각각이 p-채널 MOSFET P1,P2,P3,P4 및 P5로 대체될 수 있다는 점을 제외하고는 도 4의 제1 실시에의 것과 동일한 구성을 갖는다. 제2 실시예에 따른 인에이블 회로 10B의 동작이 도 2의 제1 실시예의 것과 동일하기 때문에, 이 동작에 관한 설명이 하기에 도시된 것처럼 표 4를 제공하므로써 이 경우에 생략되어 있다.

상기 제1 및 제2 실시에서, n- 또는 p-채널 MOSFET는 상기 스위칭 소자 S1,S2, 및 S3를 위해 이용된다. 그러나 이 스위칭 소자 S1,S2, 및 S3는 패턴화된 와이어링 또는 상호 접속 레이어에서 전기 접속 또는 절연에 의해 또는 앞서-형성된 퓨즈 소자 중 적어도 하나의 커팅 또는 브레이킹 작용에 의해 실현될 수 있다.

본 발명의 선호 형태들이 설명되었기 때문에, 수정예들이 본 발명의 사상으로부터 벗어남이 없이 해당 기술자에 의해 이루어지는 것을 알 수 있다. 따라서, 본 발명의 범위가 다음의 청구함에 의해서만 정해진다.

이상의 설명이 알 수 있는 바와 같이, 내부 회로를 인에이블시키고 또한 디스에이블시키기 위해 이용되는 프로그램가능한 인에이블 회로의 회로 규모을 줄일 수 있고 향상된 신뢰도를 가지는 반도체 집적회로를 제공하는 효과가 있다.

Claims (4)

1. 내부 회로 및 상기 내부 회로를 인에이블하기 위한 프로그램가능한 인에이블 회호를 포함하는 반도체 집적 회로에 있어서, 제1 및 제2 단자를 갖는 제1 스위칭 소자; 제1 및 제2 단자를 갖는 제2 스위칭 소자; 제1 및 제2 단자를 갖는 제3 스위칭 소자; 프로그램에 따라 턴온되는 상기 제1, 제2 및 제3 스위칭 소자들 중 하나 및 턴오프되는 이 중 나머지 2개; 인에이블 신호가 인가되는 상기 제1 스위칭 소자의 상기 제1 단자; 디스에이블신호가 인가되는 상기 제2 스위칭 소자의 상기 제1 단자; 돈 케어 신호가 인가되는 상기 제3 스위칭 소자의 상기 제1 단자; 노드에 공통으로 접속되는 상기 제1, 제2 및 제3 스위칭 소자들의 상기 제2 단자들; 및 상기 프로그램에 따라 상기 노드로 선택적으로 출력되는 상기 인에이블 신호, 상기 디스에이블 신호 및, 상기 돈케어 신호 중 하나를 상기 인에이블 회로가 구비하는 것을 특징으로 하는 반도체 집적회로.

제1항에 있어서, 상기 제1 스위칭 소자는 제1 MOSFET의 게이트와 소스가 함께 커플된 상기 제1 MOSEFT 및 제2 MOSEFT 의 게이트와 드렌인이 함께 커플된 상기 제2 MOSEFT 를 구비하고; 상기 제1 및 제2 MOSEFT 의 상기 게이트가 함께 커플되는 것을 특징으로 하는 반도체 집적 회로.

제1항에 있어서, 상기 제3 스위칭 소자는 제5 MOSEFT 의 게이트와 소스 또는 드레인이 함께 커플되는 상기 제5 MOSEFT 를 구비하는 것을 특징으로 하는 반도체 집적 회로.

제1항에 있어서, 상기 제1, 제2 및 제3 스위칭 소자 각각의 턴은 상태가 하나 이상의 공핍형 MOSEFT 를 사용하여 실현되는 것을 특징으로 하는 반도체 집적 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.