JPH05315920A - 入力切換回路 - Google Patents
入力切換回路Info
- Publication number
- JPH05315920A JPH05315920A JP4117193A JP11719392A JPH05315920A JP H05315920 A JPH05315920 A JP H05315920A JP 4117193 A JP4117193 A JP 4117193A JP 11719392 A JP11719392 A JP 11719392A JP H05315920 A JPH05315920 A JP H05315920A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- switching circuit
- input switching
- drain
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 同じ構成の入力切換回路が複数ある場合に、
一つの入力切換回路が作動中にその影響を受けて他の入
力切換回路が導通してしまうことを防止する。 【構成】 サブストレートがソースに内部接続された一
般的なエンハンスメント型ＦＥＴのゲートとトランジス
タのベースを共に制御信号入力端子に接続し、ＦＥＴの
ドレインを第１の入力端子に接続すると共にソースを出
力端子に接続し、トランジスタのコレクタを第２の入力
端子に接続すると共にエミッタを接地する構成とするこ
とにより、前記第１の入力端子と前記第２の入力端子に
センサー等を接続すると、ＦＥＴとトランジスタが直列
に接続されることになり、ＦＥＴとトランジスタを前記
制御信号入力端子からの制御信号によって同時にオン・
オフすることができるため、他の入力切換回路がオンに
なっていても、動作対象でない入力切換回路はオンにな
らない。
一つの入力切換回路が作動中にその影響を受けて他の入
力切換回路が導通してしまうことを防止する。 【構成】 サブストレートがソースに内部接続された一
般的なエンハンスメント型ＦＥＴのゲートとトランジス
タのベースを共に制御信号入力端子に接続し、ＦＥＴの
ドレインを第１の入力端子に接続すると共にソースを出
力端子に接続し、トランジスタのコレクタを第２の入力
端子に接続すると共にエミッタを接地する構成とするこ
とにより、前記第１の入力端子と前記第２の入力端子に
センサー等を接続すると、ＦＥＴとトランジスタが直列
に接続されることになり、ＦＥＴとトランジスタを前記
制御信号入力端子からの制御信号によって同時にオン・
オフすることができるため、他の入力切換回路がオンに
なっていても、動作対象でない入力切換回路はオンにな
らない。
Description
【０００１】
【産業上の利用分野】本発明は、センサー出力等の複数
のアナログ信号入力を切り換えて出力する入力切換回路
に関するものである。
のアナログ信号入力を切り換えて出力する入力切換回路
に関するものである。
【０００２】
【従来の技術】温度、光量等のアナログ量をサーミス
タ、フォトダイオード等のセンサーで検知し、これらを
もとに何らかの制御を行なう制御装置に於いては、セン
サーで得られた検出値をＡＤ変換器によってディジタル
量に変換し、これをマイクロコンピューターによって処
理し、制御を行なう場合が多い。しかし、ＡＤ変換器は
回路規模が比較的大きく、コストが大きくなるので、多
数のアナログ量を検知する場合にはＡＤ変換器を１個ま
たは４個程度とし、その入力をリレー（継電器）や電界
効果トランジスター等のアナログスイッチによる入力切
換回路で切り換える構成としたものが多い。特に、無接
点化による機器の信頼性向上や機器の小型化の観点か
ら、後者によって構成される場合が多い。
タ、フォトダイオード等のセンサーで検知し、これらを
もとに何らかの制御を行なう制御装置に於いては、セン
サーで得られた検出値をＡＤ変換器によってディジタル
量に変換し、これをマイクロコンピューターによって処
理し、制御を行なう場合が多い。しかし、ＡＤ変換器は
回路規模が比較的大きく、コストが大きくなるので、多
数のアナログ量を検知する場合にはＡＤ変換器を１個ま
たは４個程度とし、その入力をリレー（継電器）や電界
効果トランジスター等のアナログスイッチによる入力切
換回路で切り換える構成としたものが多い。特に、無接
点化による機器の信頼性向上や機器の小型化の観点か
ら、後者によって構成される場合が多い。
【０００３】以下、図面を参照しながら、従来の入力切
換回路について説明する。図３は従来の入力切換回路の
回路図及び周辺回路の構成図である。図３に於いて、１
は入力切換回路であって、アナログスイッチとして動作
するエンハンスメント型のＮチャネルＭＯＳ型電界効果
トランジスタ（以下、「ＭＯＳＦＥＴ」と称す。）１０
１と、直流電源を接続するためのプルアップ抵抗１０
３、入力端子１０５及び１０６、出力端子１０７、制御
入力端子１０８を有する。２は、例えば温度センサーと
してのサーミスタや光量センサーとしてのフォトダイオ
ード等より構成され、入力端子１０５及び１０６間に接
続されるセンサーである。３は、例えばＡＤ変換器やマ
イクロコンピューター等で構成され、センサー２で検知
した検知信号をもとに所望の制御を行なう制御回路であ
る。１０は入力切換回路１と同一の構成からなる入力切
換回路であって、それぞれ入力端子１７、制御入力端子
１８を有する。そして、入力切換回路１及び１０は共に
センサー２及び２０の出力に応じた電圧（アナログ量）
を出力端子１７及び１０７に生じさせるオン状態と、出
力端子１７及び１０７が高インピーダンスとなるオフ状
態の２つの状態を持つ。これら２つの状態は、制御入力
端子１８及び１０８の電圧によって切り換えられ、制御
入力端子１８及び１０８が直流電源電圧Ｖｂ（例えば＋
５Ｖ）の時にオン状態、０Ｖ付近の時はオフ状態とな
る。
換回路について説明する。図３は従来の入力切換回路の
回路図及び周辺回路の構成図である。図３に於いて、１
は入力切換回路であって、アナログスイッチとして動作
するエンハンスメント型のＮチャネルＭＯＳ型電界効果
トランジスタ（以下、「ＭＯＳＦＥＴ」と称す。）１０
１と、直流電源を接続するためのプルアップ抵抗１０
３、入力端子１０５及び１０６、出力端子１０７、制御
入力端子１０８を有する。２は、例えば温度センサーと
してのサーミスタや光量センサーとしてのフォトダイオ
ード等より構成され、入力端子１０５及び１０６間に接
続されるセンサーである。３は、例えばＡＤ変換器やマ
イクロコンピューター等で構成され、センサー２で検知
した検知信号をもとに所望の制御を行なう制御回路であ
る。１０は入力切換回路１と同一の構成からなる入力切
換回路であって、それぞれ入力端子１７、制御入力端子
１８を有する。そして、入力切換回路１及び１０は共に
センサー２及び２０の出力に応じた電圧（アナログ量）
を出力端子１７及び１０７に生じさせるオン状態と、出
力端子１７及び１０７が高インピーダンスとなるオフ状
態の２つの状態を持つ。これら２つの状態は、制御入力
端子１８及び１０８の電圧によって切り換えられ、制御
入力端子１８及び１０８が直流電源電圧Ｖｂ（例えば＋
５Ｖ）の時にオン状態、０Ｖ付近の時はオフ状態とな
る。
【０００４】以上のように構成された従来の入力切換回
路について、以下その動作を説明する。例えば、センサ
ー２を動作させる場合は、制御回路３からの信号によ
り、入力切換回路１の制御入力端子１０８がハイレベル
となる。すると、センサー２によって得られた検知信号
が制御回路３へ出力される。つまり検知対象の１つのセ
ンサー２に対応する入力切換回路１のみをオン状態と
し、他の入力切換回路１０を全てオフ状態とすることに
より、検知信号を制御回路３に出力する。そして検知す
べきセンサー２及び２０に応じてオン状態にする入力切
換回路１及び１０を次々に切り換え、必要な検知信号が
制御回路３へ出力される。
路について、以下その動作を説明する。例えば、センサ
ー２を動作させる場合は、制御回路３からの信号によ
り、入力切換回路１の制御入力端子１０８がハイレベル
となる。すると、センサー２によって得られた検知信号
が制御回路３へ出力される。つまり検知対象の１つのセ
ンサー２に対応する入力切換回路１のみをオン状態と
し、他の入力切換回路１０を全てオフ状態とすることに
より、検知信号を制御回路３に出力する。そして検知す
べきセンサー２及び２０に応じてオン状態にする入力切
換回路１及び１０を次々に切り換え、必要な検知信号が
制御回路３へ出力される。
【０００５】次に、入力切換回路１について説明する。
入力切換回路１を構成するＭＯＳＦＥＴ１０１はサブス
トレートが接地されているエンハンスメント型である。
従って、入力端子１０５及び出力端子１０７の電圧が０
Ｖより高く、Ｖｂ未満の範囲ならばＭＯＳＦＥＴ１０１
のサブストレート端子に電流が流れることはない。そし
て、制御入力端子１０８が０Ｖの時は、ＭＯＳＦＥＴ１
０１のゲート電位はドレイン、ソース及びサブストレー
トのいずれよりも低くなり、チャネルが形成されない。
故に、ドレイン・ソース間のインピーダンスは高インピ
ーダンスとなり、入力切換回路１はオフ状態となる。
入力切換回路１を構成するＭＯＳＦＥＴ１０１はサブス
トレートが接地されているエンハンスメント型である。
従って、入力端子１０５及び出力端子１０７の電圧が０
Ｖより高く、Ｖｂ未満の範囲ならばＭＯＳＦＥＴ１０１
のサブストレート端子に電流が流れることはない。そし
て、制御入力端子１０８が０Ｖの時は、ＭＯＳＦＥＴ１
０１のゲート電位はドレイン、ソース及びサブストレー
トのいずれよりも低くなり、チャネルが形成されない。
故に、ドレイン・ソース間のインピーダンスは高インピ
ーダンスとなり、入力切換回路１はオフ状態となる。
【０００６】一方、直流電源電圧Ｖｂはプルアップ抵抗
１０３によって電圧降下を起こしてドレインにかかるの
で、制御入力端子１０８がＶｂの時は、ＭＯＳＦＥＴ１
０１のゲート電位はドレイン、ソース及びサブストレー
トのいずれよりも高くなり、チャネルが形成される。故
に、ドレイン・ソース間のインピーダンスは低インピー
ダンスとなり、入力切換回路１はオン状態となる。こう
して、センサー２に生じた電圧が制御回路３へ伝達され
る。
１０３によって電圧降下を起こしてドレインにかかるの
で、制御入力端子１０８がＶｂの時は、ＭＯＳＦＥＴ１
０１のゲート電位はドレイン、ソース及びサブストレー
トのいずれよりも高くなり、チャネルが形成される。故
に、ドレイン・ソース間のインピーダンスは低インピー
ダンスとなり、入力切換回路１はオン状態となる。こう
して、センサー２に生じた電圧が制御回路３へ伝達され
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来の入力切換回路１に於いて、アナログスイッチと
してサブストレートがソースに内部接続された一般的な
エンハンスメント型ＭＯＳＦＥＴを用いると、入力切換
回路１が非動作状態にあるときでも、動作中の入力切換
回路１０の出力端子１７の電圧が入力切換回路１の出力
端子１０７を介してＭＯＳＦＥＴのソース及びサブスト
レートにかかるため、サブストレート・ドレイン間が順
バイアスとなり、動作対象ではないＭＯＳＦＥＴも導通
してしまう。
た従来の入力切換回路１に於いて、アナログスイッチと
してサブストレートがソースに内部接続された一般的な
エンハンスメント型ＭＯＳＦＥＴを用いると、入力切換
回路１が非動作状態にあるときでも、動作中の入力切換
回路１０の出力端子１７の電圧が入力切換回路１の出力
端子１０７を介してＭＯＳＦＥＴのソース及びサブスト
レートにかかるため、サブストレート・ドレイン間が順
バイアスとなり、動作対象ではないＭＯＳＦＥＴも導通
してしまう。
【０００８】それ故、従来のようなセンサー２の入力端
子１０６が接地されている構成では、サブストレートが
接地されている特殊なエンハンスメント型ＭＯＳＦＥＴ
を用いなければならず、コストが大きくなる。
子１０６が接地されている構成では、サブストレートが
接地されている特殊なエンハンスメント型ＭＯＳＦＥＴ
を用いなければならず、コストが大きくなる。
【０００９】更に、サブストレートが接地されている特
殊なエンハンスメント型ＭＯＳＦＥＴにあっても、オン
状態に於いてサブストレート・チャネル間が逆バイアス
されるため、サブストレート・チャネル間に空乏層を生
じてチャネルがあまり広がらず、オン抵抗すなわちドレ
イン・ソース間のインピーダンスが十分に低くならな
い。このため、制御回路３の入力インピーダンスが低い
場合にはドレイン・ソース間で電圧降下を生じ、センサ
ー２の検知量に誤差が出るという課題を有していた。
殊なエンハンスメント型ＭＯＳＦＥＴにあっても、オン
状態に於いてサブストレート・チャネル間が逆バイアス
されるため、サブストレート・チャネル間に空乏層を生
じてチャネルがあまり広がらず、オン抵抗すなわちドレ
イン・ソース間のインピーダンスが十分に低くならな
い。このため、制御回路３の入力インピーダンスが低い
場合にはドレイン・ソース間で電圧降下を生じ、センサ
ー２の検知量に誤差が出るという課題を有していた。
【００１０】
【課題を解決するための手段】本発明は上記課題を解決
するために、電界効果トランジスタのゲートとトランジ
スタのベースを共に制御信号入力端子に接続し、前記電
界効果トランジスタのドレインを第１の入力端子に接続
すると共にソースを出力端子に接続し、前記トランジス
タのコレクタを第２の入力端子に接続すると共にエミッ
タを接地する構成とした。
するために、電界効果トランジスタのゲートとトランジ
スタのベースを共に制御信号入力端子に接続し、前記電
界効果トランジスタのドレインを第１の入力端子に接続
すると共にソースを出力端子に接続し、前記トランジス
タのコレクタを第２の入力端子に接続すると共にエミッ
タを接地する構成とした。
【００１１】
【作用】上記のような構成を採ることにより、前記第１
の入力端子と前記第２の入力端子にセンサー等を接続す
ると、前記電界効果トランジスタと前記トランジスタが
直列に接続されることになり、前記電界効果トランジス
タと前記トランジスタを前記制御信号入力端子からの制
御信号によって同時にオン・オフすることができるた
め、他の入力切換回路がオンになっていても、動作対象
でない入力切換回路はオンにならない。
の入力端子と前記第２の入力端子にセンサー等を接続す
ると、前記電界効果トランジスタと前記トランジスタが
直列に接続されることになり、前記電界効果トランジス
タと前記トランジスタを前記制御信号入力端子からの制
御信号によって同時にオン・オフすることができるた
め、他の入力切換回路がオンになっていても、動作対象
でない入力切換回路はオンにならない。
【００１２】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本実施例の入力切換回路の
回路図及び周辺回路の構成図である。図１に於いて、４
は入力切換回路であって、アナログスイッチとして動作
するエンハンスメント型のＮチャネルＭＯＳＦＥＴ１１
１と、入力端子１０６とアース間に接続されたバイポー
ラトランジスタ１０２、入力端子１０５と直流電源を接
続するプルアップ抵抗１０３、バイポーラトランジスタ
１０２のベース電流を制限するベース抵抗１０４から構
成され、出力端子１０７、制御入力端子１０８を有す
る。図示のように、ＭＯＳＦＥＴ１１１はサブストレー
トがソースに内部で接続された一般的なエンハンスメン
トＭＯＳＦＥＴである。２は例えば温度センサーとして
のサーミスタや光量センサーとしてのフォトダイオード
等であって、入力端子１０５及び１０６間に接続される
センサーである。３は制御回路、１０は他の入力切換回
路で、これらは図３の従来例で説明したものと同様であ
る。
照しながら説明する。図１は本実施例の入力切換回路の
回路図及び周辺回路の構成図である。図１に於いて、４
は入力切換回路であって、アナログスイッチとして動作
するエンハンスメント型のＮチャネルＭＯＳＦＥＴ１１
１と、入力端子１０６とアース間に接続されたバイポー
ラトランジスタ１０２、入力端子１０５と直流電源を接
続するプルアップ抵抗１０３、バイポーラトランジスタ
１０２のベース電流を制限するベース抵抗１０４から構
成され、出力端子１０７、制御入力端子１０８を有す
る。図示のように、ＭＯＳＦＥＴ１１１はサブストレー
トがソースに内部で接続された一般的なエンハンスメン
トＭＯＳＦＥＴである。２は例えば温度センサーとして
のサーミスタや光量センサーとしてのフォトダイオード
等であって、入力端子１０５及び１０６間に接続される
センサーである。３は制御回路、１０は他の入力切換回
路で、これらは図３の従来例で説明したものと同様であ
る。
【００１３】以上のように構成された本発明に係る入力
切換回路について、以下その動作を説明する。全体の動
作は従来例に於ける説明と同様であって、制御回路３か
らの信号により、検知すべきセンサーの対応する入力切
換回路の制御入力端子１８及び１０８の中の１個のみが
ハイレベルとなり、検知すべきセンサーに応じてオン状
態にする入力切換回路を次々に切り換え、必要な検知信
号が制御回路３へ出力される。
切換回路について、以下その動作を説明する。全体の動
作は従来例に於ける説明と同様であって、制御回路３か
らの信号により、検知すべきセンサーの対応する入力切
換回路の制御入力端子１８及び１０８の中の１個のみが
ハイレベルとなり、検知すべきセンサーに応じてオン状
態にする入力切換回路を次々に切り換え、必要な検知信
号が制御回路３へ出力される。
【００１４】次に、本実施例の特徴である入力切換回路
４について説明する。まず、制御入力端子１０８が０Ｖ
の時は、バイポーラトランジスタ１０２はカットオフと
なり、ＭＯＳＦＥＴ１１１のゲート電位は０である。出
力端子１０７即ちＭＯＳＦＥＴ１１１のソースの電位が
０Ｖより高く、直流電源電圧Ｖｂ未満の範囲であれば、
ＭＯＳＦＥＴ１１１のドレイン電位はソース電位よりも
高く、かつソースに対するゲート電位は負となり、チャ
ネルが形成されない。無論、ＭＯＳＦＥＴ１１１のサブ
ストレート・ドレイン間はドレインの方が高電位のため
に逆バイアスされているから、ＭＯＳＦＥＴ１１１のサ
ブストレート端子に電流が流れることはない。故に、ド
レイン・ソース間のインピーダンスは高インピーダンス
となり、入力切換回路４はオフ状態となる。一方、制御
入力端子１０８がＶｂの時は、バイポーラトランジスタ
１０２がオンとなって入力端子１０５の電位はほぼセン
サー２の両端に生じる電圧と等しくなると共に、ＭＯＳ
ＦＥＴ１１１のゲート電位がソース（サブストレート）
よりも高くなってチャネルが形成される。故にドレイン
・ソース間のインピーダンスは低インピーダンスとな
り、入力切換回路４はオン状態となる。よって、センサ
ー２の両端に生じた電圧が制御回路３へ伝達される。
４について説明する。まず、制御入力端子１０８が０Ｖ
の時は、バイポーラトランジスタ１０２はカットオフと
なり、ＭＯＳＦＥＴ１１１のゲート電位は０である。出
力端子１０７即ちＭＯＳＦＥＴ１１１のソースの電位が
０Ｖより高く、直流電源電圧Ｖｂ未満の範囲であれば、
ＭＯＳＦＥＴ１１１のドレイン電位はソース電位よりも
高く、かつソースに対するゲート電位は負となり、チャ
ネルが形成されない。無論、ＭＯＳＦＥＴ１１１のサブ
ストレート・ドレイン間はドレインの方が高電位のため
に逆バイアスされているから、ＭＯＳＦＥＴ１１１のサ
ブストレート端子に電流が流れることはない。故に、ド
レイン・ソース間のインピーダンスは高インピーダンス
となり、入力切換回路４はオフ状態となる。一方、制御
入力端子１０８がＶｂの時は、バイポーラトランジスタ
１０２がオンとなって入力端子１０５の電位はほぼセン
サー２の両端に生じる電圧と等しくなると共に、ＭＯＳ
ＦＥＴ１１１のゲート電位がソース（サブストレート）
よりも高くなってチャネルが形成される。故にドレイン
・ソース間のインピーダンスは低インピーダンスとな
り、入力切換回路４はオン状態となる。よって、センサ
ー２の両端に生じた電圧が制御回路３へ伝達される。
【００１５】以上のような構成をとることにより、動作
対象である入力切換回路４がオンの時は当然入力端子１
０５及び１０６に接続したセンサーに電流が流れ、入力
切換回路４をオフにしたい場合は、他の入力切換回路１
０がオンの場合でも入力切換端子４に構成されているＭ
ＯＳＦＥＴ１１１が導通してしまうことがないので、入
力切換回路を正確に選択し、動作させることができる。
対象である入力切換回路４がオンの時は当然入力端子１
０５及び１０６に接続したセンサーに電流が流れ、入力
切換回路４をオフにしたい場合は、他の入力切換回路１
０がオンの場合でも入力切換端子４に構成されているＭ
ＯＳＦＥＴ１１１が導通してしまうことがないので、入
力切換回路を正確に選択し、動作させることができる。
【００１６】次に、図２は本発明の他の実施例に於ける
入力切換回路の回路図である。図２に於いて、２はセン
サー、１１１はＭＯＳＦＥＴ、１０２はバイポーラトラ
ンジスタ、１０３はプルアップ抵抗、１０４はベース抵
抗、１０５及び１０６は入力端子、１０７は出力端子、
１０８は制御入力端子であって、これらは図１で示した
前述の実施例と同様のものである。１０９はフォトカプ
ラで、１次側の発光ダイオードに電流を流して点灯させ
ることにより、２次側のフォトトランジスタが導通する
ものである。１１０は絶縁電源で、ＭＯＳＦＥＴ１１１
のゲート駆動用の電源を供給する。
入力切換回路の回路図である。図２に於いて、２はセン
サー、１１１はＭＯＳＦＥＴ、１０２はバイポーラトラ
ンジスタ、１０３はプルアップ抵抗、１０４はベース抵
抗、１０５及び１０６は入力端子、１０７は出力端子、
１０８は制御入力端子であって、これらは図１で示した
前述の実施例と同様のものである。１０９はフォトカプ
ラで、１次側の発光ダイオードに電流を流して点灯させ
ることにより、２次側のフォトトランジスタが導通する
ものである。１１０は絶縁電源で、ＭＯＳＦＥＴ１１１
のゲート駆動用の電源を供給する。
【００１７】このように構成した入力切換回路５の動作
を説明する。まず、制御入力端子１０８が０Ｖの時は、
バイポーラトランジスタ１０２及びフォトカプラ１０９
のフォトトランジスタはカットオフとなるので、ＭＯＳ
ＦＥＴ１１１のドレイン・ソース間にはチャネルが形成
されず、導通しない。無論、ＭＯＳＦＥＴ１１１のサブ
ストレート・ドレイン間は逆バイアスされているから、
ＭＯＳＦＥＴ１１１のサブストレート端子に電流が流れ
ることはない。
を説明する。まず、制御入力端子１０８が０Ｖの時は、
バイポーラトランジスタ１０２及びフォトカプラ１０９
のフォトトランジスタはカットオフとなるので、ＭＯＳ
ＦＥＴ１１１のドレイン・ソース間にはチャネルが形成
されず、導通しない。無論、ＭＯＳＦＥＴ１１１のサブ
ストレート・ドレイン間は逆バイアスされているから、
ＭＯＳＦＥＴ１１１のサブストレート端子に電流が流れ
ることはない。
【００１８】一方、制御入力端子１０８がＶｂの時は、
バイポーラトランジスタ１０２がオンとなって、入力端
子１０５の電位はほぼセンサー２の両端に生じる電位と
等しくなる。同時にフォトカプラ１０９のフォトトラン
ジスタが導通するから、ＭＯＳＦＥＴ１１１のソースに
対するゲート電位は、ほぼ絶縁電源１１０の電圧とな
る。従って、入力切換回路５はオン状態となる。よっ
て、センサー２の両端に生じた電圧が制御回路３へ伝達
される。
バイポーラトランジスタ１０２がオンとなって、入力端
子１０５の電位はほぼセンサー２の両端に生じる電位と
等しくなる。同時にフォトカプラ１０９のフォトトラン
ジスタが導通するから、ＭＯＳＦＥＴ１１１のソースに
対するゲート電位は、ほぼ絶縁電源１１０の電圧とな
る。従って、入力切換回路５はオン状態となる。よっ
て、センサー２の両端に生じた電圧が制御回路３へ伝達
される。
【００１９】一般に、ＭＯＳＦＥＴ１１１のドレイン・
ソース間電圧の最大定格は数百Ｖのものまで市販されて
いるが、ゲート・ソース間電圧の最大定格は高いもので
も２０Ｖ程度である。よって、この場合はＶｂが高いよ
うな回路であっても、フォトカプラを介してゲートを駆
動することにより、ゲート・ソース間電圧は絶縁電源１
１０の電圧以下で駆動できる。また、０Ｖ／５Ｖといっ
た一般的な論理回路の出力信号で、直接、入力切換回路
を制御できる。
ソース間電圧の最大定格は数百Ｖのものまで市販されて
いるが、ゲート・ソース間電圧の最大定格は高いもので
も２０Ｖ程度である。よって、この場合はＶｂが高いよ
うな回路であっても、フォトカプラを介してゲートを駆
動することにより、ゲート・ソース間電圧は絶縁電源１
１０の電圧以下で駆動できる。また、０Ｖ／５Ｖといっ
た一般的な論理回路の出力信号で、直接、入力切換回路
を制御できる。
【００２０】
【発明の効果】以上のような構成をとることにより、入
力切換回路をオフにしているときはＭＯＳＦＥＴとバイ
ポーラトランジスタも同時にオフとなるため、ドレイン
・アース間は高抵抗となり、サブストレート・ドレイン
間は逆バイアスされるため、動作している他の入力切換
回路の出力信号の影響を受けてサブストレート・ドレイ
ン間が導通してしまうことがない。
力切換回路をオフにしているときはＭＯＳＦＥＴとバイ
ポーラトランジスタも同時にオフとなるため、ドレイン
・アース間は高抵抗となり、サブストレート・ドレイン
間は逆バイアスされるため、動作している他の入力切換
回路の出力信号の影響を受けてサブストレート・ドレイ
ン間が導通してしまうことがない。
【図１】本発明の一実施例に於ける入力切換回路の回路
図及び周辺構成図
図及び周辺構成図
【図２】本発明の他の実施例に於ける入力切換回路の回
路図
路図
【図３】従来の入力切換回路の回路図及び周辺構成図
２ センサー ４ 入力切換回路 １０２ バイポーラトランジスタ １０３ プルアップ抵抗 １０５ 入力端子 １０６ 入力端子 １１１ 電界効果トランジスタ
Claims (1)
- 【請求項１】第１及び第２の入力端子と、出力端子と、
制御信号入力端子とを有し、前記第１の入力端子にドレ
インを接続すると共に前記出力端子にソースを接続した
電界効果トランジスタと、前記第２の入力端子にコレク
タを接続すると共にエミッタを接地したトランジスタを
有し、前記電界効果トランジスタのゲートと前記トラン
ジスタのベースを共に前記制御信号入力端子に接続する
ことにより、前記電界効果トランジスタと前記トランジ
スタを前記制御信号入力端子からの制御信号によって同
時にオン・オフすることを特徴とする入力切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117193A JPH05315920A (ja) | 1992-05-11 | 1992-05-11 | 入力切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117193A JPH05315920A (ja) | 1992-05-11 | 1992-05-11 | 入力切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315920A true JPH05315920A (ja) | 1993-11-26 |
Family
ID=14705708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4117193A Pending JPH05315920A (ja) | 1992-05-11 | 1992-05-11 | 入力切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315920A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352086B2 (en) | 2002-08-30 | 2008-04-01 | Fujitsu Quantum Devices Limited | Switching circuit, switching module and method of controlling the switching circuit |
| JP2009188548A (ja) * | 2008-02-04 | 2009-08-20 | Thine Electronics Inc | マルチプレクサ |
-
1992
- 1992-05-11 JP JP4117193A patent/JPH05315920A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352086B2 (en) | 2002-08-30 | 2008-04-01 | Fujitsu Quantum Devices Limited | Switching circuit, switching module and method of controlling the switching circuit |
| US7626443B2 (en) | 2002-08-30 | 2009-12-01 | Fujitsu Quantum Devices Limited | Switching circuit, switching module and method of controlling the switching circuit |
| JP2009188548A (ja) * | 2008-02-04 | 2009-08-20 | Thine Electronics Inc | マルチプレクサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380793B1 (en) | Very high voltage switch | |
| US7345521B2 (en) | High frequency switch circuit | |
| US7245175B2 (en) | Semiconductor switch | |
| KR900004108A (ko) | 파워 mos 트랜지스터가 구비된 모놀리딕 쌍방향 스위치 | |
| JPH01227520A (ja) | 電力用半導体装置 | |
| US5418381A (en) | Photocoupled circuit with photodiode arrays driving a MOSFET switch and current limiting circuit | |
| US6605977B2 (en) | Circuit for current injection control in analog switches | |
| US5446406A (en) | Control circuit for an MOS semiconductor component with a source-side load | |
| JPH0946191A (ja) | 集積コンパレータ回路 | |
| JPH05315920A (ja) | 入力切換回路 | |
| US6903610B2 (en) | Operational amplifying circuit and push-pull circuit | |
| US4916572A (en) | Circuitry for protecting against load voltage transients in solid state relay circuits | |
| JPH0160973B2 (ja) | ||
| US7102869B2 (en) | Optical semiconductor relay | |
| JPS6225289B2 (ja) | ||
| JPH08308116A (ja) | 逆流阻止回路を有する回路装置 | |
| US20220173730A1 (en) | Semiconductor device | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JP2001111401A (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JPH0430824Y2 (ja) | ||
| US6420804B1 (en) | Circuit for switching direction of current | |
| JPH09186573A (ja) | 半導体リレー回路 | |
| JPH0576584B2 (ja) | ||
| JPH04349716A (ja) | 半導体リレー回路 |