JP2001111401A - 半導体双方向スイッチ用信号伝送回路 - Google Patents
半導体双方向スイッチ用信号伝送回路Info
- Publication number
- JP2001111401A JP2001111401A JP29065199A JP29065199A JP2001111401A JP 2001111401 A JP2001111401 A JP 2001111401A JP 29065199 A JP29065199 A JP 29065199A JP 29065199 A JP29065199 A JP 29065199A JP 2001111401 A JP2001111401 A JP 2001111401A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- bidirectional switch
- gate
- negative electrode
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
低価格化を図る。 【解決手段】 駆動電源Ed2の負極を基準とする信号
を、電源Ed2に対し電位が正負に変動する駆動電源E
d1の負極側に伝送すべく、Ed1の正極とEd2の負
極間には信号伝送回路1を、Ed1の負極とEd2の正
極間には信号伝送回路2をそれぞれ設けることで、従来
必要とされた高価な光,磁気絶縁部品などを不要とす
る。
Description
イッチ(単に双方向スイッチとも言う)の信号伝送回路
に関する。
す。図3ではトランジスタとダイオードが逆並列に接続
された半導体スイッチのコレクタ端子を共通として、逆
直列に2つ接続して構成され、図4ではトランジスタと
ダイオードが直列に接続された半導体スイッチを逆並列
に2つ接続して構成され、図5ではトランジスタのみを
逆並列に2つ接続して構成されている。図5では、トラ
ンジスタは逆耐圧がある(或る程度の逆電圧に耐えられ
る)ものとする。このような双方向スイッチでは、ゲー
ト信号の基準電位は2つ存在し、それらの電位は異なる
ことから、ゲート駆動に2つの駆動電源を必要とする。
ての交流チョッパ回路を示す。図示のものは、エネルギ
ー蓄積用のリアクトルLと、双方向スイッチSW1,S
W2と、交流負荷と並列に接続されたコンデンサCとか
ら構成されている。同図において、例えば双方向スイッ
チSW2がオンすると、電源はリアクトルLを介して短
絡し、リアクトルLにエネルギーが蓄積される。その
後、双方向スイッチSW2をオフし、双方向スイッチS
W1をオンすると、コンデンサCに電源とリアクトルL
に蓄積されたエネルギーの和が印加される。このような
動作を繰り返すことで、交流負荷には電源と同期した振
幅の大きな電圧が印加されることになる。
号の基準電位となるエミッタ電位は、双方向スイッチ1
つに付き2つあり、これら2つの電位は互いに異なって
いる。さらに、図6のような回路構成では、双方向スイ
ッチが2つあり、ゲート信号の基準電位は3つ存在する
ことになる。また、図6でエミッタ端子E2(またはE
3)を基準電位とした場合、エミッタ端子E1およびエ
ミッタ端子E4の電位は、コンデンサCの電圧の変化に
伴い正負に変動する。そこで、従来はフォトカプラなど
でゲート信号と主回路の絶縁を行ない、双方向スイッチ
のゲート駆動を行なうようにしている。
従来例を示す。図示のように、信号発生回路PGU、4
つのフォトカプラPC1〜PC4および4つのゲート駆
動回路GDU1〜GDU4により構成されている。い
ま、例えば双方向スイッチSW1のゲート信号がH(ハ
イ)レベルになったとする。すると図7のTr2がオン
となり、フォトカプラPC2のTr5がオン、次いで、
ゲート駆動回路GDU2のTr7がオンとなる。これに
より、双方向スイッチSW1のゲート端子G2に電流を
流すことができる。一方、双方向スイッチSW1のゲー
ト信号がLレベルになったとすると、フォトカプラPC
2のTr6がオンとなり、ゲート駆動回路GDU2のT
r8がオンとなる。これにより、双方向スイッチSW1
のゲートG2の電荷を引き抜くことができる。他の双方
向スイッチのゲート駆動も、上記と同様に行なわれる。
ような従来技術では、絶縁のための絶縁距離が増大し、
回路が大型化するという問題が生じる。また、一般に光
絶縁部品や磁気絶縁部品はコストが高く、装置が高価に
なるという問題もある。したがって、この発明の課題は
双方向スイッチのゲート駆動装置の小型化,低コスト化
を図ることにある。
るため、請求項1の発明では、2つのゲート端子を持
ち、ゲート駆動に2つの駆動電源を必要とする半導体双
方向スイッチにおける第2の駆動電源の負極を基準とす
る信号を、第1の駆動電源の負極側に伝送する半導体双
方向スイッチ用信号伝送回路において、抵抗,ダイオー
ドおよびトランジスタからなり、前記第2の駆動電源の
負極を基準とする信号を前記第1の駆動電源の負極側に
伝送する第1の信号伝送回路を、第1の駆動電源の正極
と第2の駆動電源の負極との間に接続し、抵抗,ダイオ
ードおよびトランジスタからなり、第2の駆動電源の負
極を基準とする信号を第1の駆動電源の負極側に伝送す
る第2の信号伝送回路を、第1の駆動電源の負極と第2
の駆動電源の正極との間に接続したことを特徴とする。
持ち、ゲート駆動に2つの駆動電源をそれぞれ必要とす
る半導体双方向スイッチを2つ直列に接続し、第1の半
導体双方向スイッチの第2の駆動電源の負極と、第2の
半導体双方向スイッチの第1の駆動電源の負極とを同電
位となるように接続するとともに、抵抗,ダイオードお
よびトランジスタからなり、前記第1の半導体双方向ス
イッチの第2の駆動電源の負極を基準とする信号を第1
の半導体双方向スイッチの第1の駆動電源の負極側に伝
送する第1の信号伝送回路を、第1の半導体双方向スイ
ッチの第1の駆動電源の正極と第1の半導体双方向スイ
ッチの第2の駆動電源の負極との間に接続し、抵抗,ダ
イオードおよびトランジスタからなり、前記第1の半導
体双方向スイッチの第2の駆動電源の負極を基準とする
信号を第1の半導体双方向スイッチの第1の駆動電源の
負極側に伝送する第2の信号伝送回路を、第1の半導体
双方向スイッチの第1の駆動電源の負極と第2の半導体
双方向スイッチの第1の駆動電源の正極との間に接続し
たことを特徴とする。
態を示す回路図である。同図において、信号伝送回路1
は、抵抗R1,ダイオードD1,Nch−MOSFET
(Nチャンネル金属酸化物電界効果トランジスタ)Q1
および抵抗R2を直列に接続した構成とする。ここで、
抵抗R1は双方向スイッチの第1の駆動電源Ed1の正
極に、抵抗R2は双方向スイッチの第2の駆動電源Ed
2の負極およびエミッタ端子E2にそれぞれ接続する。
また、MOSFETQ1のゲートには、駆動電源Ed2
の負極を基準電位とする双方向スイッチSWのゲート信
号を入力する。
オードD2,Pch−MOSFETQ2および抵抗R3
を直列に接続した構成とする。ここで、抵抗R3は駆動
電源Ed2の正極に、抵抗R4は駆動電源Ed1の負極
に、抵抗R4とダイオードD2の接続点は、駆動電源E
d1で駆動するノアゲートNORの入力2にそれぞれ接
続する。さらに、駆動電源Ed2の負極を基準電位とす
る双方向スイッチSWのゲート信号を、駆動電源Ed2
で駆動するノットゲートNOT3に入力し、NOT3の
出力はPch−MOSFET(Pチャンネル金属酸化物
電界効果トランジスタ)Q2のゲートに接続する。
動電源Ed1で駆動するNORの入力1に、NORの出
力はPch−MOSFETQ6およびNch−MOSF
ETQ5のゲート端子に、Q5とQ6のドレイン端子は
双方向スイッチSWのゲート端子G1に、Q6のソース
端子は駆動電源Ed1の正極に、Q5のソース端子は駆
動電源Ed1の負極および双方向スイッチSWのエミッ
タ端子E1にそれぞれ接続する。さらに、双方向スイッ
チSWのゲート信号は駆動電源Ed2で駆動するNOT
1の入力に、NOT1の出力はNch−MOSFETQ
3およびPch−MOSFETQ4のゲート端子に、Q
3とQ4のドレイン端子は双方向スイッチSWのゲート
端子G2に、Q4のソース端子は駆動電源Ed2の正極
に、Q3のソース端子は駆動電源Ed2の負極および双
方向スイッチSWのエミッタ端子E2にそれぞれ接続す
る。
している状態で、E2に対するE1の電位が正の場合を
考える。いま、双方向スイッチSWのゲート信号がHレ
ベルになると、Q1およびQ2はオン状態となり、図示
の経路1(E1→Ed1→R1→D1→Q1→R2→E
2)で電流が流れる(経路2では、ダイオードD2が逆
バイアスとなり、電流は流れない)。このとき、抵抗R
2によりQ1のゲート電圧は自動制御されるため、Q1
は活性状態で定電流動作を行なう。電流が流れること
で、抵抗R1に電圧降下が生じ、NOT2の入力がLレ
ベルとなる。これにより、NORの出力はLレベルとな
ることから、Q6がオンとなり、双方向スイッチSWの
ゲートG1に電流を流すことができる。また、双方向ス
イッチSWがオンの状態になると、E2に対するE1の
電位差は0Vとなる。このとき、Q1は飽和状態で動作
を行ない、駆動電源Ed1を抵抗R1およびR2で分圧
した電圧が抵抗R1に生じる。これにより、NOT2の
入力がLレベルとなり、双方向スイッチSWのゲートG
1に電流を流すことができる。
状態で、E2に対するE1の電位が負の場合を考える。
いま、双方向スイッチSWのゲート信号が入力される
と、Q1およびQ2はオン状態となり、図示の経路2
(E2→Ed2→R3→Q2→D2→R4→E1)で電
流が流れる(経路1では、ダイオードD1が逆バイアス
となり、電流は流れない)。このとき、抵抗R3により
Q2のゲート電圧は自動制御されるため、Q2は活性状
態で定電流動作を行なう。電流が流れることで、抵抗R
4の両端に電圧が生じ、NORの入力2がHレベルとな
る。これにより、NORの出力がLレベルとなることか
ら、Q6がオンとなり、双方向スイッチSWのゲートG
1に電流を流すことができる。また、双方向スイッチS
Wがオンの状態になると、Q2は飽和状態で動作を行な
う。したがって、駆動電源Ed2を抵抗R3およびR4
で分圧した電圧が抵抗R4に生じる。これにより、NO
Rの入力2がHレベルとなり、双方向スイッチSWのゲ
ートG1に電流を流すことができる。
とQ1,Q2はオフとなり、電流が流れないことから、
抵抗R1およびR4の両端には電圧が生じない。したが
って、NORの出力はHレベルとなってQ5がオンとな
り、これによりゲートG1の電荷を引き抜くことができ
る。以上のように、駆動電源Ed2の負極を基準とする
信号を、駆動電源Ed2に対し電位が正負に変動する駆
動電源Ed1の負極側に伝送することができ、ゲート駆
動回路への適用が可能となる。
回路図である。同図では、第1の双方向スイッチSW1
のエミッタ端子E2と、第2の双方向スイッチSW2の
エミッタ端子E3とを接続し、双方向スイッチSW1の
第2の駆動電源Ed2の負極と、双方向スイッチSW2
の第1の駆動電源Ed3の負極を同電位とする。信号伝
送回路1は、抵抗R1,ダイオードD1,Nch−MO
SFETQ1および抵抗R2を直列に接続した構成とす
る。ここで、抵抗R1は第1の双方向スイッチSW1の
第1の駆動電源Ed1の正極に、抵抗R2は第1の双方
向スイッチSW1の第2の駆動電源Ed2の負極および
エミッタ端子E2に、抵抗R1とダイオードD1の接続
点は駆動電源Ed1で駆動されるノット回路NOT2の
入力部にそれぞれ接続する。なお、MOSFETQ1の
ゲートには、駆動電源Ed2の負極およびエミッタ端子
E2を基準電位とする双方向スイッチSW1のゲート信
号を入力する。
オードD2,Pch−MOSFETQ2および抵抗R3
を直列に接続した構成とする。ここで、抵抗R3は第2
の双方向スイッチSW2の第1の駆動電源Ed3の正極
に、抵抗R4は駆動電源Ed1の負極に、抵抗R4とダ
イオードD2の接続点は、駆動電源Ed1で駆動される
ノアゲートNOR1の入力2にそれぞれ接続する。さら
に、駆動電源Ed2の負極およびエミッタ端子E2を基
準電位とする双方向スイッチSW1のゲート信号を、駆
動電源Ed2で駆動されるノットゲートNOT3に入力
し、NOT3の出力はPch−MOSFETQ2のゲー
トに入力する。
h−MOSFETQ5およびPch−MOSFETQ6
のゲート端子に、MOSFETQ5とQ6のドレイン端
子は双方向スイッチSW1のゲート端子G1に、Q6の
ソース端子は電源Ed1の正極に、Q5のソース端子は
電源Ed1の負極および双方向スイッチSW1のエミッ
タ端子E1にそれぞれ接続する。さらに、双方向スイッ
チSW1のゲート信号を、電源Ed2で駆動されるNO
T1の入力に、NOT1の出力はMOSFETQ3とQ
4のゲートに、MOSFETQ3とQ4のドレイン端子
は双方向スイッチSW1のゲート端子G2に、Q4のソ
ース端子は電源Ed2の正極に、Q3のソース端子は電
源Ed2の負極および双方向スイッチSW1のエミッタ
端子E2にそれぞれ接続する。
フしている状態で、E2に対するE1の電位が正の場合
を考える。いま、双方向スイッチSWのゲート信号がH
レベルになると、Q1およびQ2はオン状態となり、図
示の経路1(E1→Ed1→R1→D1→Q1→R2→
E2)で電流が流れる(経路2では、ダイオードD2が
逆バイアスとなり、電流は流れない)。このとき、抵抗
R2によりQ1のゲート電圧は自動制御されるため、Q
1は活性状態で定電流動作を行なう。電流が流れること
で、抵抗R1に電圧降下が生じ、NOT2の入力がLレ
ベルとなる。これにより、NOR1の出力はLレベルと
なることから、Q6がオンとなり、双方向スイッチSW
1のゲートG1に電流を流すことができる。また、双方
向スイッチSW1がオンの状態になると、E2に対する
E1の電位差は0Vとなる。このとき、Q1は飽和状態
で動作を行ない、駆動電源Ed1を抵抗R1およびR2
で分圧した電圧が抵抗R1に生じる。これにより、NO
T2の入力がLレベルとなり、双方向スイッチSW1の
ゲートG1に電流を流すことができる。
る状態で、E2に対するE1の電位が負の場合を考え
る。いま、双方向スイッチSW1のゲート信号が入力さ
れると、Q1およびQ2はオン状態となり、図示の経路
2(E2→Ed3→R3→Q2→D2→R4→E1)で
電流が流れる(経路1では、ダイオードD1が逆バイア
スとなり、電流は流れない)。このとき、抵抗R3によ
りQ2のゲート電圧は自動制御されるため、Q2は活性
状態で定電流動作を行なう。電流が流れることで、抵抗
R4の両端に電圧が生じ、NOR1の入力2がHレベル
となる。これにより、NOR1の出力がLレベルとなる
ことから、Q6がオンとなり、双方向スイッチSWのゲ
ートG1に電流を流すことができる。また、双方向スイ
ッチSW1がオンの状態になると、Q2は飽和状態で動
作を行なう。したがって、駆動電源Ed3を抵抗R3お
よびR4で分圧した電圧が抵抗R4に生じる。これによ
り、NOR1の入力2がHレベルとなり、双方向スイッ
チSWのゲートG1に電流を流すことができる。
るとQ1,Q2はオフとなり、電流が流れないことか
ら、抵抗R1およびR4の両端には電圧が生じない。し
たがって、NOR1の出力はHレベルとなってQ5がオ
ンとなり、これによりゲートG1の電荷を引き抜くこと
ができる。以上のように、駆動電源Ed2の負極を基準
とする信号を、駆動電源Ed2に対し電位が正負に変動
する駆動電源Ed1の負極側に伝達することができ、ゲ
ート駆動回路への適用が可能となる。
つ持つ半導体双方向スイッチにおいて、第1の基準電位
を基準とする信号を第2の基準電位に、絶縁部品を用い
ることなく伝送することが可能となる。特に、ウエハー
のチップ上に伝送回路を構成できるため、光絶縁部品や
磁気絶縁部品を用いる従来例に比べて絶縁距離を数十分
の1にでき、小型化できる。また、この発明をゲート駆
動回路等に用いれば、そこで用いられるトランジスタや
抵抗、さらには主回路のデバイス等を同一のウエハー上
で構成できるため、回路の集積化や小型化が達成でき
る。その結果、装置の大幅な小型,低価格化が実現でき
る。
る。
る。
である。
である。
である。
ある。
D2…ダイオード、NOT1〜NOT3…ノットゲー
ト、Q1,Q3,Q5…Nch−MOSFET、Q2,
Q4,Q6…Pch−MOSFET、NOR,NOR1
…ノアゲート、SW,SW1,SW2…半導体双方向ス
イッチ、G1〜G4…ゲート端子、E1〜E4…エミッ
タ端子、C1〜C4…コレクタ端子。
Claims (2)
- 【請求項1】 2つのゲート端子を持ち、ゲート駆動に
2つの駆動電源を必要とする半導体双方向スイッチにお
ける第2の駆動電源の負極を基準とする信号を、第1の
駆動電源の負極側に伝送する半導体双方向スイッチ用信
号伝送回路において、 抵抗,ダイオードおよびトランジスタからなり、前記第
2の駆動電源の負極を基準とする信号を前記第1の駆動
電源の負極側に伝送する第1の信号伝送回路を、第1の
駆動電源の正極と第2の駆動電源の負極との間に接続
し、抵抗,ダイオードおよびトランジスタからなり、第
2の駆動電源の負極を基準とする信号を第1の駆動電源
の負極側に伝送する第2の信号伝送回路を、第1の駆動
電源の負極と第2の駆動電源の正極との間に接続したこ
とを特徴とする半導体双方向スイッチ用信号伝送回路。 - 【請求項2】 2つのゲート端子を持ち、ゲート駆動に
2つの駆動電源をそれぞれ必要とする半導体双方向スイ
ッチを2つ直列に接続し、第1の半導体双方向スイッチ
の第2の駆動電源の負極と、第2の半導体双方向スイッ
チの第1の駆動電源の負極とを同電位となるように接続
するとともに、 抵抗,ダイオードおよびトランジスタからなり、前記第
1の半導体双方向スイッチの第2の駆動電源の負極を基
準とする信号を第1の半導体双方向スイッチの第1の駆
動電源の負極側に伝送する第1の信号伝送回路を、第1
の半導体双方向スイッチの第1の駆動電源の正極と第1
の半導体双方向スイッチの第2の駆動電源の負極との間
に接続し、 抵抗,ダイオードおよびトランジスタからなり、前記第
1の半導体双方向スイッチの第2の駆動電源の負極を基
準とする信号を第1の半導体双方向スイッチの第1の駆
動電源の負極側に伝送する第2の信号伝送回路を、第1
の半導体双方向スイッチの第1の駆動電源の負極と第2
の半導体双方向スイッチの第1の駆動電源の正極との間
に接続したことを特徴とする半導体双方向スイッチ用信
号伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29065199A JP4326638B2 (ja) | 1999-10-13 | 1999-10-13 | 半導体双方向スイッチ用信号伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29065199A JP4326638B2 (ja) | 1999-10-13 | 1999-10-13 | 半導体双方向スイッチ用信号伝送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001111401A true JP2001111401A (ja) | 2001-04-20 |
JP4326638B2 JP4326638B2 (ja) | 2009-09-09 |
Family
ID=17758739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29065199A Expired - Fee Related JP4326638B2 (ja) | 1999-10-13 | 1999-10-13 | 半導体双方向スイッチ用信号伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4326638B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010172067A (ja) * | 2009-01-20 | 2010-08-05 | Daikin Ind Ltd | 双方向スイッチ駆動回路及びマトリックスコンバータ |
CN102739067A (zh) * | 2011-04-06 | 2012-10-17 | 杨泰和 | 交流电压导通及截止相角同步调控电路 |
JP2017216864A (ja) * | 2016-05-26 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 電力変換回路及び電力伝送システム |
JP2017216865A (ja) * | 2016-05-25 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 電力変換回路及び電力伝送システム |
JP7385482B2 (ja) | 2019-01-25 | 2023-11-22 | インフィニオン テクノロジーズ オーストリア アーゲー | ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送 |
-
1999
- 1999-10-13 JP JP29065199A patent/JP4326638B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010172067A (ja) * | 2009-01-20 | 2010-08-05 | Daikin Ind Ltd | 双方向スイッチ駆動回路及びマトリックスコンバータ |
CN102739067A (zh) * | 2011-04-06 | 2012-10-17 | 杨泰和 | 交流电压导通及截止相角同步调控电路 |
JP2012221497A (ja) * | 2011-04-06 | 2012-11-12 | Tai-Her Yang | 交流電圧の位相角を調整する調整回路 |
CN109586584A (zh) * | 2011-04-06 | 2019-04-05 | 杨泰和 | 交流电压导通及截止相角同步调控电路 |
JP2017216865A (ja) * | 2016-05-25 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 電力変換回路及び電力伝送システム |
JP2017216864A (ja) * | 2016-05-26 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 電力変換回路及び電力伝送システム |
JP7385482B2 (ja) | 2019-01-25 | 2023-11-22 | インフィニオン テクノロジーズ オーストリア アーゲー | ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送 |
Also Published As
Publication number | Publication date |
---|---|
JP4326638B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2733796B2 (ja) | スイッチ回路 | |
KR100825187B1 (ko) | 전압 선택 회로 | |
US20040207450A1 (en) | Voltage level shifter and system mounting voltage level shifter therein | |
US20070164805A1 (en) | Level shift circuit | |
JPH02214219A (ja) | バイポーラmos3値出力バッファ | |
US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
JP2001111401A (ja) | 半導体双方向スイッチ用信号伝送回路 | |
US7405596B2 (en) | Driver circuit | |
TW201238249A (en) | Receiver circuit | |
US5994944A (en) | Level converting circuit having a high switching speed | |
KR100686457B1 (ko) | 스위칭 회로 | |
US20030006830A1 (en) | MOSFET resistant control circuit and time constant control circuit used therewith | |
JP3607044B2 (ja) | 電圧切換え回路 | |
JP2002100978A (ja) | 両極性レベルシフト回路 | |
JP2803633B2 (ja) | 半導体集積回路 | |
JPS63217718A (ja) | 論理回路 | |
JPH09326687A (ja) | 半導体集積回路 | |
JP2550942B2 (ja) | Cmos型論理集積回路 | |
JP2858503B2 (ja) | Mos型半導体集積回路 | |
JPH10341148A (ja) | 両極性レベルシフト回路 | |
JPH01204520A (ja) | レベル変換回路 | |
JPH07249740A (ja) | 昇圧回路およびこれを利用した電圧駆動型半導体素子の駆動回路 | |
JPH06120790A (ja) | スタンバイフラグ回路 | |
JPH06101236B2 (ja) | シフトレジスタ | |
JPS62162972A (ja) | 電流比較回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070209 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4326638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |