CN1299545C - 电子器件 - Google Patents
电子器件 Download PDFInfo
- Publication number
- CN1299545C CN1299545C CNB031105297A CN03110529A CN1299545C CN 1299545 C CN1299545 C CN 1299545C CN B031105297 A CNB031105297 A CN B031105297A CN 03110529 A CN03110529 A CN 03110529A CN 1299545 C CN1299545 C CN 1299545C
- Authority
- CN
- China
- Prior art keywords
- solder joint
- substrate
- check pattern
- detection
- test side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
Abstract
通过减少检测端的数目,减小了衬底的尺寸,从而有可能在保证连接可靠性的前提下减小电子器件的尺寸。因此,根据本发明的电子器件按照如下方法设置:多个检测电路用来检测IC和衬底的连接状态,且将各个检测电路通过IC上的电线或衬底进行连接。于是,根据本发明的电子器件允许通过在两个位置的检测端同时对多个检测电路的状态进行检测。
Description
技术领域
本发明涉及一种使用半导体元件的电子器件。尤其是,本发明涉及一种电路及其具有这种电路的电子器件,在该电路上裸片式安装有一驱动器IC,一存储器和一控制器或类似装置,其中该驱动器IC用于驱动一个在便携式装置或类似设备以及电子数据本上作为功能元件使用的显示面板。
背景技术
通常,当安装半导体芯片时,通过使用在一块IC上形成的凸起(bump),借助于各向异性的导电薄膜,通过压力将半导体芯片焊接在衬底上,或者将银膏印刷在凸起上以用在其间填充的未充满区连接到衬底上。这样,半导体芯片就连接在衬底上了。作为凸起,使用块凸起(studbump)和通过镀有金凸起的电镀凸起。
另外,通过使用金属扩散接触,也可以将半导体芯片连接到衬底上。在这种情况下,根据公知的方法,通过使用焊料作为IC上的凸起,将半导体芯片焊接在衬底的电极上,并且在其间填充未充满区。另外,根据其他的公知方法,通过使用金料作为IC上的凸起,并在衬底的电极上镀以锡镀层,在IC的金制凸起与衬底的锡镀电极之间形成金-锡扩散连接,于是在其间填充未充满区。
为了评价按照上述方法安装的半导体IC的连接状态,其中一种方法是利用输入一个信号来确认它的输出波形,另一种方法是通过表面的状态来判断连接状态。作为一种安装缺陷,要考虑当结合头部的倾斜被偏离时的连接缺陷和安装位置的偏离。
当面向下安装半导体IC时,由于IC的电路表面和衬底的终端表面是结合在一起的,该连接部分不可见,所以这种缺陷不能得到确认。因此,为了确认连接状态,连接部分需要被切断来进行观察。但这种方法会带来产品不能逐个检测的问题。
另外,根据给IC输入一个信号来确认其输出波形的方法,其检测设备变得非常昂贵,并且需要花费很长时间来检测所有产品。更进一步地,由于连接的外观并不是不可观察的(not unobservable),所以不可能检测位置的偏离。
因此,为了检测连接状态和位置的偏离,分别在半导体IC的每个角和柔性衬底上设置一个检测凸起和检测图案(pattern),连接状态通过“断开”或“导通”的状态来确认。如果在每个角都建立连接,就可利用相关数据以使在连接中没有问题。在这种情况下,制造一种与来自每个角的检测端接触的探测器来执行检测。如图11所示,在安装到与显示面板6连接的柔性衬底上的IC1的每个角,都分别设置检测端4。然而,常出现的情况是很难在设计的产品中的每个角都设置检测端。在每个角都设置有检测端的情况下,象图11所示的显示单元,由于检测端的安装,会带来使产品的外形变大的问题。为了减小产品的外形尺寸,从IC的两个相对角或沿其长边上的两个角引出检测端来执行检测。然而,在未检测部分的角上的安装缺陷将不能被检测到,所以观察到了故障流动。在自动安装的情况下,在位置偏离和平行偏移的过程中IC的安装会带来故障产品的数目不严格的问题。
发明内容
本发明已经考虑到如上所述的问题,本发明的一个目的是通过减少在各个角处设置的检测端的数目来增加柔性衬底的安装密度,并通过减小柔性衬底的尺寸来提高在连接检测中的检测精确度。
为了达到上述目的,将控制驱动功能元件的IC面朝下安装在衬底上,在衬底上印刷一图案,更进一步地,在衬底与功能元件电连接的电子器件上,为了在多个位置上对IC凸起的安装位置和在衬底上的图案进行电检测,通过分别在IC和衬底上形成的电极和线路来设置一个检测电路,其中,所述检测图案与检测焊点偏离,所述检测图案和检测焊点设置成使得当IC有偏离地安装在该衬底上时,所述两个检测端电断开或短路。在要执行检测操作的每个位置处的柔性衬底和IC上都设置这个检测电路,且根据连接状态,将检测电路进行电连接或断开。另外,为了同时检测多个检测电路,多个检测电路都通过IC上的电线或柔性衬底上的电线彼此进行连接从而可以同时检测多个检测电路,因此,不依赖于检测部分的数目,可将检测端的数目减少到两个。
另外,在IC上安装一个虚拟凸起。通过把至少一个检测电路连接到该虚拟凸起上,并且把该虚拟凸起与柔性衬底的检测端相连,检测端的图案可以在上述检测电路布置中的任意位置生成。在基于以上方法生产的显示单元中,对IC进行安装检测的检测端的设置是容易的。同时,由于以上原因,可以提高安装部件的密度。另外,这可以使柔性衬底的尺寸减小。更进一步地,由于可以可靠地进行位置偏离的检测,在一个步骤中的安装反馈变得更容易,且可以减少由于反馈延迟而造成的故障。另外,产品的质量可以得到提高。
附图说明
附图1是根据本发明第1实施例的IC的电路表面的俯视图。
附图2是根据本发明第1实施例的柔性衬底的俯视图。
附图3是根据本发明第1实施例的检测电路的设置的透视图。
附图4是根据本发明第1实施例的显示单元的俯视图。
附图5是根据本发明第2实施例的IC的电路表面的俯视图。
附图6是根据本发明第2实施例的柔性衬底的俯视图。
附图7是根据本发明第2实施例中的检测电路的设置的透视图。
附图8是根据本发明第3实施例的IC的电路表面的俯视图。
附图9是根据本发明第3实施例的柔性衬底的俯视图。
附图10是根据本发明第3实施例的检测电路的设置的透视图。
附图11示出了常规显示单元的示意图。
具体实施方式
根据本发明的电子器件,使用一IC,在该IC上设置一用于安装检测的检测凸起或一不妨碍其他信号电极的凸起。
根据本发明的电子器件可以包括一衬底,在该衬底上安装一IC;用于电检测安装状态的多个检测电路,这些电路位于IC和衬底的多个位置;多个检测端,将这些检测端连接到柔性衬底的检测电路上;和一连接到衬底上的功能元件;其中该检测电路具有在IC上形成的多个检测焊点和在衬底上形成的多个检测图案,这些检测图案与这些测焊点相对应;并形成这些检测焊点(inspection pad)和检测图案以便仅通过在衬底上安装IC就可使检测端彼此进行电连接。
另外,根据本发明的电子器件可包括一IC,在该IC上形成多个检测焊点;一衬底,在该衬底上形成与这些检测焊点相对应的多个检测图案,并形成一对检测端,这对检测端连接到其中一些检测图案上;和连接到衬底上并通过IC驱动的一功能元件;其中将该检测焊点和检测图案进行布置并接线,以便仅通过在衬底上安装IC就可使检测端彼此进行电连接。
另外,该检测焊点和检测图案在IC的角处形成。或者,将检测焊点布置在IC的焊点阵列的中流,并将检测端连接到与在中流的检测焊点相对应的检测图案上。
另外,将检测图案设置在偏离检测焊点的正确位置处,将检测焊点和检测图案进行布置并接线,以便当IC被偏离安装到衬底上时,检测端之间被电断开。于是,当偏离量在位置偏离的可允许的范围之内时,判断位置调节是否达到是可能的。另外,可将检测图案设置在位置偏离的极限量处。
与上述布置相反的是,当将IC安装到具有偏离的衬底上的情况下,可将检测焊点和检测图案进行布置和接线,以便使检测端彼此是导通的。换句话说,根据本发明的电子器件可以设计成当安装状态良好时检测端之间表现为“断开”的状态、当安装状态不好时检测端之间表现为“接通”的状态。
通过这种方法,在检测安装位置的偏离时,期望将每个角的检测焊点区布置成沿X轴方向的焊点和沿Y轴方向的焊点。这使无论沿X轴还是沿Y轴方向的位置偏离都能以较高的精确度被检测到。
另外,为了进一步提高位置偏离检测的精确度,以与IC上的信号电极一样的间隔连续布置IC的检测焊点。根据铝层的数目,IC检测焊点可通过布置在IC凸起外围的图案或者布置在电路之间的图案进行连接。另一方面,检测图案通过形成在衬底上的图案线与衬底表面相连接。在同一位置的检测图案之间是不通的。然后通过使用从相对边引出的检测端来实现检测。即使使用上述检测端进行检测后的产品被认为是不好的,根据凸起的测量精度和图案精度,按照外部观察和导电进行的检测也可能认为该产品是好的。
另外,在IC的角处没有设置检测端的情况下,从一个焊点上引出检测端是可能的,该焊点是电独立的、并与期望设置检测端的区域相邻,或可从认为与导电检测操作无关的一个焊点上引出检测端。根据衬底上电路的设计,可使检测端设置在任意位置,从而就可能使衬底的安装密度更高。
下面将参照附图来描述根据本发明一个实施例的显示单元。
(第一实施例)
附图1是IC1的电路表面的俯视图。在IC1上,在其外围形成焊点2。在焊点2上,设置有金制的凸起。在IC1的每个角都设置有检测焊点区21、22、23、24。每个检测焊点区通过沿X轴方向的两个焊点和沿Y轴方向的两个焊点布置,即,一共有4个检测焊点。如附图中所示,根据本实施例,将在检测焊点区21的X轴和Y轴的末端部分设置的焊点212和213,通过铝焊条进行电连接。另外,在检测焊点区21上布置的焊点211通过在IC1的外部区域的电线连接到在相邻的检测焊点区24上布置的焊点241上。按照同样的方法,在检测焊点区21上布置的焊点214通过在IC1的外部区域的电线连接到在相邻的检测焊点区22上布置的焊点224上。同样布置其它检测凸起区22、23、24。附图2是图案3,即柔性衬底5的IC连接区的俯视图。在柔性衬底5的25μm的聚酰亚胺薄层上,沉积一个种子(seed)层以改善它的粘性。铜大约被沉积2000A,一个大约8μm的电镀电解铜在一基底材料上形成图案,并且一个0.2μm的锡层通过非电解镀锡形成。分别沉积检测图案31、32、33、34以与IC1上的每个检测焊点对置。每个检测图案提供4个焊点,如图所示,将在X轴边的两个焊点进行电连接,且将在Y轴边的两个焊点进行电连接。根据本实施例,将在布置检测图案31的Y轴边的两个焊点不是进行电连接,而是将它们设置为检测端4。按照这种方法布置的IC1和柔性衬底5,通过金-锡的共晶结合互相连接。连接后的线路通过一图案图示出,这时IC在附图3中可以看到。从该图中可以明显看出,仅通过在柔性衬底5上安装IC1,就可使检测端彼此进行电连接。于是,当两个检测端4之间的电特性为“断开”时,可以认为该产品是不好的,且当两个测试端4之间的电特性为“导通”时,可以认为该产品是好的。按照这种方法,通过在IC上设置的检测焊点之间的电线和必要的焊点,以及在衬底上使用的检测图案之间的电线和必要的焊点来设置检测电路。
当产品被判定为好时,向未填充区注入焊料以加固半导体IC。更进一步地,将诸如电容器或类似器件的部分用焊料连接到衬底上,且将该衬底通过各向异性的半导体薄膜连接到显示面板上。以这种方法生成的显示模块的成型外观如附图4所示。如图所示,将安装了IC1和部件7的柔性衬底5连接到显示面板6上,另外,与附图11中示出的常规结构比较,由于检测端4的数量从8个位置减少到2个位置,可使该设备更进一步地小型化。
对于细长型的IC,检测电路没有必要设置在4个角上,但它可以设置在2个位置上。另外,检测电路可设置在4个或更多个位置上。将检测电路彼此进行连接的电线并非必须布置在IC或柔性衬底其中之一上,检测电路可通过既形成在IC又形成在衬底上的电线来进行连接。
(第二实施例)
附图5是IC1的电路表面的俯视图。附图6是在柔性衬底5上的IC连接区的图案3的俯视图。在本实施例中,柔性衬底5的检测图案和IC1的检测焊点的引线按照与实施例1中相反的模式布置,在此处省略与第一实施例相同的描述。
如附图5所示,将在IC1上的检测焊点区21的X轴边上设置的两个焊点211和212通过铝焊条进行电连接,并将在IC1的检测焊点区21的Y轴边上设置的两个焊点213和214也通过铝焊条进行电连接。另一方面,分别设置检测图案31、32、33、34以与IC1的每个检测焊点相对布置。每个检测图案提供4个与检测焊点一样的焊点。如图所示,将在X轴边和Y轴边的末端部分设置的焊点322和323进行电连接,且将配置在检测图案32上的焊点321与相邻检测图案33的焊点331进行电连接。根据本实施例,将配置在检测图案31中的焊点312和313不是进行电连接,而是将它们用作检测端4。检测端引出的位置并不仅局限于这个位置。按照这种方式布置的IC1和柔性衬底5通过金-锡共晶结合互相连接。连接后的线路通过一图案图示出,这时IC可从附图7中看到。从图中可以很明显地看出,仅通过在柔性衬底5上安装IC1,就可使检测端彼此进行电连接。于是,当两个检测端4之间的电特性是“断开”时,就可以认为该产品是“不好”的,而当两个检测端4之间的电特性是“导通”时,就可以认为该产品是“好”的。
更进一步地,既然位置偏离的检测是把安装极限位置考虑在内的,将柔性衬底5的检测图案31、32、33和34预先布置好,以便它们不会与IC的检测焊点相交迭。当产品被判断为“不好”时,需要根据它们的成型外观,判断它们是否实质上是“不好”的。
(第三实施例)
附图8是IC1的电路表面的俯视图。附图9是柔性衬底5上的IC连接区的图案3的俯视图。根据本实施例,在除IC的边角区域以外的位置布置一个虚拟焊点25,且通过这个虚拟焊点,可将检测端在柔性衬底5上引出。在此,适当省略与实施例1一样的描述。如图所示,在柔性衬底5上,分别设置检测图案31、32、33和34以与IC1的每个检测焊点相对应地设置。检测端4从与IC1的虚拟焊点25连接的位置引出。检测端的引出位置不止局限在这一个位置上。按照这种方式布置的IC1和衬底5通过金-锡共晶结合而互相连接。连接后的线路通过该图案图示出,这时IC可从附图10中看到。当两个检测端4之间的电特性是“断开”时,就可以认为该产品是“不好”的,而当两个检测端4之间的电特性是“导通”时,就可以认为该产品是“好”的。既然位置偏离的检测是把安装极限位置考虑在内的,将柔性衬底5上的检测图案31、32、33、34预先布置好,以便它们不会与IC的检测焊点相交迭。当产品被判断为“不好”时,需要根据它们的成型外观,判断它们是否实质上是“不好”的。
这种布置使检测端4的引出位置更便利,所以能使器件的外形尺寸更小。
根据上述每个实施例,确定IC1的检测焊点和柔性衬底的检测图案的形成位置,以便在将IC1以良好的位置和良好的连接状态安装在衬底5上时,可使检测端彼此进行电连接。换句话说,确定IC的检测焊点和柔性衬底的检测图案的形成位置,以便当IC以不利的位置安装在柔性衬底5上时,可使检测端彼此进行电连接。在这种情况下,检测是否位置是良好是可能的。然而,通过自身来检测IC和衬底的连接状态是否是良好的是不可能的。
根据本发明,与在附图11中示出的常规结构相比较,检测端的数目从8个减少到了2个,所以减小了安装面积。结果就减小了柔性衬底5和显示模块的尺寸,也降低了柔性衬底的价格,从而有可能生产出便宜的显示模块。
Claims (3)
1.一种电子器件,其包括:
一IC,在该IC上形成多个检测焊点;
一衬底,该衬底具有与这些检测焊点相对应的多个检测图案;
两个检测端,该检测端设置在衬底上,与其中一些检测图案相连;和
包括所述检测焊点和所述检测图案的检测电路,用于实现对在衬底上的IC的安装状态的电检测,
其中,所述检测图案与检测焊点偏离,所述检测图案和检测焊点设置成使得当IC有偏离地安装在该衬底上时,所述两个检测端电断开或短路。
2.根据权利要求1所述的电子器件,其中检测焊点和检测图案在IC的角上形成。
3.根据权利要求1所述的电子器件,其中将检测焊点设置在IC的焊点阵列的中流,并将检测端连接到与在中流的检测焊点相对应的检测图案上。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002041402A JP3833124B2 (ja) | 2002-02-19 | 2002-02-19 | 表示装置 |
JP41402/02 | 2002-02-19 | ||
JP41402/2002 | 2002-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1441632A CN1441632A (zh) | 2003-09-10 |
CN1299545C true CN1299545C (zh) | 2007-02-07 |
Family
ID=27781834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031105297A Expired - Fee Related CN1299545C (zh) | 2002-02-19 | 2003-02-19 | 电子器件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7283373B2 (zh) |
JP (1) | JP3833124B2 (zh) |
CN (1) | CN1299545C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108957807A (zh) * | 2018-08-08 | 2018-12-07 | 昆山龙腾光电有限公司 | 一种绑定检测系统及显示面板 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4770514B2 (ja) * | 2006-02-27 | 2011-09-14 | 株式会社デンソー | 電子装置 |
JP2008270276A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 |
JP5239428B2 (ja) * | 2008-03-19 | 2013-07-17 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
JP2009282285A (ja) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | 画像表示装置、およびその実装検査方法 |
JP2010003986A (ja) * | 2008-06-23 | 2010-01-07 | Toshiba Corp | 半導体集積回路及び半導体装置 |
JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
JP6415854B2 (ja) * | 2014-05-23 | 2018-10-31 | 株式会社ジャパンディスプレイ | 基板ユニット及び電子機器 |
CN104363700B (zh) * | 2014-11-13 | 2018-02-13 | 深圳市华星光电技术有限公司 | 印刷电路板 |
KR102351977B1 (ko) * | 2017-07-18 | 2022-01-17 | 삼성디스플레이 주식회사 | 표시 장치 |
US11043622B2 (en) * | 2019-08-27 | 2021-06-22 | Infineon Technologies Ag | Encoded driver chip for light emitting pixel array |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6250199A (ja) * | 1985-08-30 | 1987-03-04 | 東レ株式会社 | 筆記用シ−ト状物 |
US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
JPH10115657A (ja) * | 1996-10-14 | 1998-05-06 | Pfu Ltd | Lsiパッケージおよびlsiパッケージの実装評価方法 |
JPH10319074A (ja) * | 1997-05-14 | 1998-12-04 | Ngk Spark Plug Co Ltd | 配線基板の接続性能評価方法、その評価用キット及び配線基板 |
US6005403A (en) * | 1996-03-27 | 1999-12-21 | Electronics Products Company | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards |
JP2000009755A (ja) * | 1998-06-23 | 2000-01-14 | Jsr Corp | プリント基板検査用治具基板およびプリント基板検査方法 |
JP2000031221A (ja) * | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体集積回路装置、およびそのテスト方法 |
JP2000199775A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | Ic端子とプリント配線基板との導通確認方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052172A (en) * | 1996-05-29 | 2000-04-18 | Enplas Corporation | Contacting device for display panel |
WO1998059213A1 (fr) * | 1997-06-25 | 1998-12-30 | Matsushita Electric Works, Ltd. | Procede et dispositif de controle de motifs |
JP3459765B2 (ja) * | 1997-07-16 | 2003-10-27 | シャープ株式会社 | 実装検査システム |
JP2000049250A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Microelectronics Corp | 半導体装置 |
JP2001135679A (ja) | 1999-11-05 | 2001-05-18 | Casio Comput Co Ltd | 半導体装置の接合構造およびその検査方法 |
US6627984B2 (en) * | 2001-07-24 | 2003-09-30 | Dense-Pac Microsystems, Inc. | Chip stack with differing chip package types |
JP4003471B2 (ja) * | 2002-02-12 | 2007-11-07 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
-
2002
- 2002-02-19 JP JP2002041402A patent/JP3833124B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-18 US US10/368,240 patent/US7283373B2/en not_active Expired - Lifetime
- 2003-02-19 CN CNB031105297A patent/CN1299545C/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6250199A (ja) * | 1985-08-30 | 1987-03-04 | 東レ株式会社 | 筆記用シ−ト状物 |
US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
US6005403A (en) * | 1996-03-27 | 1999-12-21 | Electronics Products Company | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards |
JPH10115657A (ja) * | 1996-10-14 | 1998-05-06 | Pfu Ltd | Lsiパッケージおよびlsiパッケージの実装評価方法 |
JPH10319074A (ja) * | 1997-05-14 | 1998-12-04 | Ngk Spark Plug Co Ltd | 配線基板の接続性能評価方法、その評価用キット及び配線基板 |
JP2000009755A (ja) * | 1998-06-23 | 2000-01-14 | Jsr Corp | プリント基板検査用治具基板およびプリント基板検査方法 |
JP2000031221A (ja) * | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体集積回路装置、およびそのテスト方法 |
JP2000199775A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | Ic端子とプリント配線基板との導通確認方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108957807A (zh) * | 2018-08-08 | 2018-12-07 | 昆山龙腾光电有限公司 | 一种绑定检测系统及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
JP3833124B2 (ja) | 2006-10-11 |
CN1441632A (zh) | 2003-09-10 |
US7283373B2 (en) | 2007-10-16 |
US20030174480A1 (en) | 2003-09-18 |
JP2003241679A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7276920B2 (en) | Packaging and interconnection of contact structure | |
US5565280A (en) | Electrical interconnect using particle enhanced joining of metal surfaces | |
CN1299545C (zh) | 电子器件 | |
JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
US6937004B2 (en) | Test mark and electronic device incorporating the same | |
US7180318B1 (en) | Multi-pitch test probe assembly for testing semiconductor dies having contact pads | |
CN1798977A (zh) | 球栅阵列封装的平面化和测试 | |
KR20180093191A (ko) | 칩 온 필름 패키지, 표시 패널 및 표시 장치 | |
CN1842248A (zh) | 球栅阵列偏栅去耦的设备及方法 | |
US7391104B1 (en) | Non-stick detection method and mechanism for array molded laminate packages | |
CN101692329B (zh) | 显示器与显示器搭载结构的阻抗值检测方法 | |
US6548827B2 (en) | Semiconductor apparatus with misalignment mounting detection | |
WO2008100101A1 (en) | Probe card including a plurality of connectors and method of bonding the connectors to a substrate of the probe card | |
US6548756B2 (en) | Packaging and interconnection of contact structure | |
JP3076600B2 (ja) | 表示パネル用プローバ | |
CN2538067Y (zh) | 覆晶封装基板 | |
Chou et al. | Multilayer high density flex technology | |
JP3167681B2 (ja) | 電子回路装置 | |
KR20210065263A (ko) | 반도체 테스트 장치 및 그 테스트 방법 | |
CN1602144A (zh) | 向印刷布线基板安装晶片的方法 | |
US20230352387A1 (en) | Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate | |
KR940006872Y1 (ko) | 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조 | |
TWI305273B (en) | A test assembly for testing a ball grid array package device | |
JPH10104301A (ja) | パッケージ基板の検査方法 | |
TW550772B (en) | Packaging substrate and the test method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070207 Termination date: 20100219 |