JPH10115657A - Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法 - Google Patents
Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法Info
- Publication number
- JPH10115657A JPH10115657A JP8271112A JP27111296A JPH10115657A JP H10115657 A JPH10115657 A JP H10115657A JP 8271112 A JP8271112 A JP 8271112A JP 27111296 A JP27111296 A JP 27111296A JP H10115657 A JPH10115657 A JP H10115657A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- terminal
- lsi
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
(57)【要約】
【課題】 従来技術では、 ＬＳＩパッケージのパッケ
ージ基板にある隣り合うパッケージ外部端子間をペア配
線し、プリント基板にある隣り合うパッケージ外部端子
間をペア配線することにより、プリント基板とパッケー
ジ基板の配線をデージーチェインし、このチェインの一
端から信号を印加し、他端から出力される信号を観測す
ることで、プリント基板とＬＳＩパッケージの電気的接
続性を確認している。しかしながら、チップとパッケー
ジ基板間には配線がないため、チップとパッケージ基板
の剥離によって生じるボンディングワイヤの断線等のチ
ップとパッケージ基板との接続性が確認できないという
問題点があった。 【解決手段】 ＬＳＩパッケージのチップに接続確認用
回路を設け、チップの接続確認用回路とパッケージ基板
のパッケージ外部端子を接続することにより、パッケー
ジ基板からチップまでの電気的接続性の確認を行うこと
が可能となる。
ージ基板にある隣り合うパッケージ外部端子間をペア配
線し、プリント基板にある隣り合うパッケージ外部端子
間をペア配線することにより、プリント基板とパッケー
ジ基板の配線をデージーチェインし、このチェインの一
端から信号を印加し、他端から出力される信号を観測す
ることで、プリント基板とＬＳＩパッケージの電気的接
続性を確認している。しかしながら、チップとパッケー
ジ基板間には配線がないため、チップとパッケージ基板
の剥離によって生じるボンディングワイヤの断線等のチ
ップとパッケージ基板との接続性が確認できないという
問題点があった。 【解決手段】 ＬＳＩパッケージのチップに接続確認用
回路を設け、チップの接続確認用回路とパッケージ基板
のパッケージ外部端子を接続することにより、パッケー
ジ基板からチップまでの電気的接続性の確認を行うこと
が可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、半田付け部分が
直接目視により確認ができないＢＧＡ（ＢａｌｌＧｒｉ
ｄ Ａｒｒａｙ），ＳＭＰＧＡ（Ｓｕｒｆａｃｅ Ｍｏ
ｕｎｔ ＰｉｎＧｒｉｄ Ａｒｒａｙ）等の表面実装タ
イプで、かつチップ入りのＬＳＩパッケージおよびＬＳ
Ｉパッケージの実装評価方法に関するものであり、特
に、チップとＬＳＩパッケージとの接続確認およびＬＳ
Ｉパッケージとプリント基板との接続確認などの実装性
評価に適したＬＳＩパッケージおよびＬＳＩパッケージ
の実装評価方法を提供する。
直接目視により確認ができないＢＧＡ（ＢａｌｌＧｒｉ
ｄ Ａｒｒａｙ），ＳＭＰＧＡ（Ｓｕｒｆａｃｅ Ｍｏ
ｕｎｔ ＰｉｎＧｒｉｄ Ａｒｒａｙ）等の表面実装タ
イプで、かつチップ入りのＬＳＩパッケージおよびＬＳ
Ｉパッケージの実装評価方法に関するものであり、特
に、チップとＬＳＩパッケージとの接続確認およびＬＳ
Ｉパッケージとプリント基板との接続確認などの実装性
評価に適したＬＳＩパッケージおよびＬＳＩパッケージ
の実装評価方法を提供する。
【０００２】
【従来の技術】一般に、プリント基板とＬＳＩの半田付
け時において、半田付け時の熱ストレスによってＬＳＩ
パッケージまたはプリント基板に反りが生じる。この反
りにより、ＬＳＩとプリント基板間の半田接続部に剥離
が起こり、ＬＳＩが正常に動作しないことが発生する。
このようなことが発生しないように評価用のＬＳＩパッ
ケージとして、ＬＳＩパッケージ内部にて隣接するパッ
ケージ外部端子間を接続したものがある。
け時において、半田付け時の熱ストレスによってＬＳＩ
パッケージまたはプリント基板に反りが生じる。この反
りにより、ＬＳＩとプリント基板間の半田接続部に剥離
が起こり、ＬＳＩが正常に動作しないことが発生する。
このようなことが発生しないように評価用のＬＳＩパッ
ケージとして、ＬＳＩパッケージ内部にて隣接するパッ
ケージ外部端子間を接続したものがある。
【０００３】図５に、従来のＬＳＩパッケージ例図を示
す。図５（ａ）はＬＳＩパッケージを上から見た図であ
り、図５（ｂ）はＬＳＩパッケージを横から見た図であ
る。図中、５１はＬＳＩパッケージ、５２はチップ、５
４はパッケージ基板、５６はパッケージ外部端子、５７
はプリント基板である。矢印ａはパッケージ基板５４内
の配線を示し、隣接するパッケージ外部端子５６が接続
されている。矢印ｂはプリント基板５７上の配線を示
し、隣接するパッケージ外部端子５６が接続されてい
る。これにより、入力から出力までのプリント基板５７
の配線とパッケージ基板５４の配線が、パッケージ外部
端子５６を介してデージーチェインで接続されることに
なる。
す。図５（ａ）はＬＳＩパッケージを上から見た図であ
り、図５（ｂ）はＬＳＩパッケージを横から見た図であ
る。図中、５１はＬＳＩパッケージ、５２はチップ、５
４はパッケージ基板、５６はパッケージ外部端子、５７
はプリント基板である。矢印ａはパッケージ基板５４内
の配線を示し、隣接するパッケージ外部端子５６が接続
されている。矢印ｂはプリント基板５７上の配線を示
し、隣接するパッケージ外部端子５６が接続されてい
る。これにより、入力から出力までのプリント基板５７
の配線とパッケージ基板５４の配線が、パッケージ外部
端子５６を介してデージーチェインで接続されることに
なる。
【０００４】このようなプリント基板５７の入力端子に
信号を印加して、デージーチェインの最終である出力端
子の信号を観測することで、ＬＳＩパッケージ５１とプ
リント基板５７の接続性を確認している。
信号を印加して、デージーチェインの最終である出力端
子の信号を観測することで、ＬＳＩパッケージ５１とプ
リント基板５７の接続性を確認している。
【０００５】
【発明が解決しようとする課題】しかしながら、図５に
示す従来技術では、 ＬＳＩパッケージ５１のパッケー
ジ基板５４にある隣り合うパッケージ外部端子５６はペ
ア配線されているが、チップ５２とパッケージ基板５４
間は配線されていない。このため、パッケージ基板５４
とプリント基板５７の接続性の確認はできるが、チップ
５２とパッケージ基板５４の剥離によって生じるボンデ
ィングワイヤの断線等のチップ５２とパッケージ基板５
４との接続性が確認できないという問題点があった。
示す従来技術では、 ＬＳＩパッケージ５１のパッケー
ジ基板５４にある隣り合うパッケージ外部端子５６はペ
ア配線されているが、チップ５２とパッケージ基板５４
間は配線されていない。このため、パッケージ基板５４
とプリント基板５７の接続性の確認はできるが、チップ
５２とパッケージ基板５４の剥離によって生じるボンデ
ィングワイヤの断線等のチップ５２とパッケージ基板５
４との接続性が確認できないという問題点があった。
【０００６】
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、 ＬＳＩパッケージ
のチップの内部に接続確認用回路を設け、チップ内部の
接続確認用回路とパッケージ基板の各パッケージ外部端
子をデージーチェインなどの配線を行うことにより、プ
リント基板からパッケージ基板を介してチップまでの電
気的接続の確認を行うことが可能となる。
問題点を考慮してなされたもので、 ＬＳＩパッケージ
のチップの内部に接続確認用回路を設け、チップ内部の
接続確認用回路とパッケージ基板の各パッケージ外部端
子をデージーチェインなどの配線を行うことにより、プ
リント基板からパッケージ基板を介してチップまでの電
気的接続の確認を行うことが可能となる。
【０００７】
【発明の実施の形態】パッドとパッド間の接続確認がで
きる接続確認用回路を持つチップと、チップ内部の接続
確認回路のパッドとパッケージ内部端子を接続する手段
と、パッケージ内部端子とパッケージ外部端子が接続さ
れたパッケージ基板とで構成することにより、 ＬＳＩ
パッケージのパッケージ外部端子からチップまでの電気
的接続性の確認ができる。
きる接続確認用回路を持つチップと、チップ内部の接続
確認回路のパッドとパッケージ内部端子を接続する手段
と、パッケージ内部端子とパッケージ外部端子が接続さ
れたパッケージ基板とで構成することにより、 ＬＳＩ
パッケージのパッケージ外部端子からチップまでの電気
的接続性の確認ができる。
【０００８】隣会うパッドをペアにして入力信号を折り
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、二つのパッケージ外部端子間
以外がデージーチェインで接続される構成にし、二つの
パッケージ外部端子の一つから入力信号を印加し、他方
のパッケージ外部端子の出力信号を観測することによ
り、プリント基板からＬＳＩパッケージ内のチップまで
の電気的接続性の確認ができる。
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、二つのパッケージ外部端子間
以外がデージーチェインで接続される構成にし、二つの
パッケージ外部端子の一つから入力信号を印加し、他方
のパッケージ外部端子の出力信号を観測することによ
り、プリント基板からＬＳＩパッケージ内のチップまで
の電気的接続性の確認ができる。
【０００９】隣会うパッドをペアにして入力信号を折り
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、例えば同心円上の二つのパッ
ケージ外部端子以外をデージーチェインで接続される構
成にし、二つのパッケージ外部端子の一つから入力信号
を印加し、他方のパッケージ外部端子の出力信号を観測
することにより、プリント基板からＬＳＩパッケージ内
のチップまでの電気的接続性の確認ができると共に、電
気的接続性の異常箇所を特定の同心円上のデージーチェ
インに絞り込むことが可能となる。また、チェインは必
ずしも同心円上で配線しなくともよく、かつチェインの
本数は多く設けるほど異常箇所の特定が容易となる。
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、例えば同心円上の二つのパッ
ケージ外部端子以外をデージーチェインで接続される構
成にし、二つのパッケージ外部端子の一つから入力信号
を印加し、他方のパッケージ外部端子の出力信号を観測
することにより、プリント基板からＬＳＩパッケージ内
のチップまでの電気的接続性の確認ができると共に、電
気的接続性の異常箇所を特定の同心円上のデージーチェ
インに絞り込むことが可能となる。また、チェインは必
ずしも同心円上で配線しなくともよく、かつチェインの
本数は多く設けるほど異常箇所の特定が容易となる。
【００１０】入力信号に対して隣会う端子が反転する接
続確認回路をチップ内に持つ上記記載のＬＳＩパッケー
ジと、すべてのパッケージ外部端子に引き出し配線がさ
れているプリント基板を用い、所定のパッケージ外部端
子に入力信号を印加し、その入力信号を印加した以外の
パッケージ外部端子の出力信号を観測することにより、
プリント基板からＬＳＩパッケージ内のチップまでの電
気的接続性の確認ができると共に、電気的接続性の異常
箇所を特定のパッケージ外部端子とチップ間に絞り込む
または特定の隣接するパッケージ外部端子とチップ間に
絞り込むことが可能となる。
続確認回路をチップ内に持つ上記記載のＬＳＩパッケー
ジと、すべてのパッケージ外部端子に引き出し配線がさ
れているプリント基板を用い、所定のパッケージ外部端
子に入力信号を印加し、その入力信号を印加した以外の
パッケージ外部端子の出力信号を観測することにより、
プリント基板からＬＳＩパッケージ内のチップまでの電
気的接続性の確認ができると共に、電気的接続性の異常
箇所を特定のパッケージ外部端子とチップ間に絞り込む
または特定の隣接するパッケージ外部端子とチップ間に
絞り込むことが可能となる。
【００１１】
【実施例】図１に、本発明の請求項１記載のＬＳＩパッ
ケージ例図を示す。図１（ａ）はＬＳＩパッケージを上
から見た図であり、図１（ｂ）はＬＳＩパッケージを横
から見た図である。図中、１はＬＳＩパッケージ、２は
チップ、３はパッド、４はパッケージ基板、５はパッケ
ージ内部端子、６はパッケージ外部端子、７はプリント
基板である。
ケージ例図を示す。図１（ａ）はＬＳＩパッケージを上
から見た図であり、図１（ｂ）はＬＳＩパッケージを横
から見た図である。図中、１はＬＳＩパッケージ、２は
チップ、３はパッド、４はパッケージ基板、５はパッケ
ージ内部端子、６はパッケージ外部端子、７はプリント
基板である。
【００１２】この例では、チップ内の回路は隣接するパ
ッド３がペア配線されている。そして、チップ内のパッ
ド３とパッケージ内部端子５はボンディングワイヤ８で
接続され、パッケージ内部端子５とパッケージ外部端子
６はパッケージ基板４内の配線で接続されている。ま
た、矢印ｂはプリント基板７上の配線を示し、隣接する
パッケージ外部端子６が接続されている。これにより、
入力から出力までが、プリント基板７の配線と、パッケ
ージ基板４のパッケージ外部端子６とパッケージ内部端
子５を接続する配線と、パッケージ内部端子５とパッド
３を接続するボンディングワイヤ８と、チップ内のパッ
ド間を接続する回路とによりデージーチェインで接続さ
れる。
ッド３がペア配線されている。そして、チップ内のパッ
ド３とパッケージ内部端子５はボンディングワイヤ８で
接続され、パッケージ内部端子５とパッケージ外部端子
６はパッケージ基板４内の配線で接続されている。ま
た、矢印ｂはプリント基板７上の配線を示し、隣接する
パッケージ外部端子６が接続されている。これにより、
入力から出力までが、プリント基板７の配線と、パッケ
ージ基板４のパッケージ外部端子６とパッケージ内部端
子５を接続する配線と、パッケージ内部端子５とパッド
３を接続するボンディングワイヤ８と、チップ内のパッ
ド間を接続する回路とによりデージーチェインで接続さ
れる。
【００１３】従って、プリント基板７の入力端子に信号
を印加して、デージーチェインの最終である出力端子の
信号を観測することにより、プリント基板からＬＳＩパ
ッケージ内のチップまでの電気的接続性の確認ができ
る。
を印加して、デージーチェインの最終である出力端子の
信号を観測することにより、プリント基板からＬＳＩパ
ッケージ内のチップまでの電気的接続性の確認ができ
る。
【００１４】図２に、本発明の請求項２記載のＬＳＩパ
ッケージの実装評価方法例図を示す。この図はプリント
基板からチップ内部の接続確認回路までの接続状態をわ
かり易く示すものであり、２１はプリント基板、２２は
パッケージ基板、２３はパッケージ外部端子、２４はパ
ッケージ内部端子、２５はチップ、２６はパッド、２７
は入力バッファ、２８は出力バッファである。
ッケージの実装評価方法例図を示す。この図はプリント
基板からチップ内部の接続確認回路までの接続状態をわ
かり易く示すものであり、２１はプリント基板、２２は
パッケージ基板、２３はパッケージ外部端子、２４はパ
ッケージ内部端子、２５はチップ、２６はパッド、２７
は入力バッファ、２８は出力バッファである。
【００１５】プリント基板２１とパッケージ基板２２間
は、パッケージ外部端子２３で接続され、パッケージ外
部端子２３ａにはプリント基板からＬＳＩパッケージ内
のチップまでの電気的接続性を確認するための入力信号
が入力され、パッケージ外部端子２３ｈからは電気的接
続性を確認するための出力信号が出力される。また、パ
ッケージ外部端子２３ｂとパッケージ外部端子２３ｃ、
パッケージ外部端子２３ｄとパッケージ外部端子２３
ｅ、パッケージ外部端子２３ｆとパッケージ外部端子２
３ｇはプリント基板２１上の配線で接続されている。
は、パッケージ外部端子２３で接続され、パッケージ外
部端子２３ａにはプリント基板からＬＳＩパッケージ内
のチップまでの電気的接続性を確認するための入力信号
が入力され、パッケージ外部端子２３ｈからは電気的接
続性を確認するための出力信号が出力される。また、パ
ッケージ外部端子２３ｂとパッケージ外部端子２３ｃ、
パッケージ外部端子２３ｄとパッケージ外部端子２３
ｅ、パッケージ外部端子２３ｆとパッケージ外部端子２
３ｇはプリント基板２１上の配線で接続されている。
【００１６】パッケージ基板２２内では、パッケージ外
部端子２３ａとパッケージ内部端子２４ａ、パッケージ
外部端子２３ｂとパッケージ内部端子２４ｂ、パッケー
ジ外部端子２３ｃとパッケージ内部端子２４ｃ、パッケ
ージ外部端子２３ｄとパッケージ内部端子２４ｄ、パッ
ケージ外部端子２３ｅとパッケージ内部端子２４ｅ、パ
ッケージ外部端子２３ｆとパッケージ内部端子２４ｆ、
パッケージ外部端子２３ｇとパッケージ内部端子２４
ｇ、パッケージ外部端子２３ｈとパッケージ内部端子２
４ｈ が接続されている。
部端子２３ａとパッケージ内部端子２４ａ、パッケージ
外部端子２３ｂとパッケージ内部端子２４ｂ、パッケー
ジ外部端子２３ｃとパッケージ内部端子２４ｃ、パッケ
ージ外部端子２３ｄとパッケージ内部端子２４ｄ、パッ
ケージ外部端子２３ｅとパッケージ内部端子２４ｅ、パ
ッケージ外部端子２３ｆとパッケージ内部端子２４ｆ、
パッケージ外部端子２３ｇとパッケージ内部端子２４
ｇ、パッケージ外部端子２３ｈとパッケージ内部端子２
４ｈ が接続されている。
【００１７】パッケージ基板２２とチップ２５間は、パ
ッケージ内部端子２４ａとパッド２６ａ、パッケージ内
部端子２４ｂとパッド２６ｂ、パッケージ内部端子２４
ｃとパッド２６ｃ、パッケージ内部端子２４ｄとパッド
２６ｄ、パッケージ内部端子２４ｅとパッド２６ｅ、パ
ッケージ内部端子２４ｆとパッド２６ｆ、パッケージ内
部端子２４ｇとパッド２６ｇ、パッケージ内部端子２４
ｈとパッド２６ｈ がボンディングワイヤで接続されて
いる。
ッケージ内部端子２４ａとパッド２６ａ、パッケージ内
部端子２４ｂとパッド２６ｂ、パッケージ内部端子２４
ｃとパッド２６ｃ、パッケージ内部端子２４ｄとパッド
２６ｄ、パッケージ内部端子２４ｅとパッド２６ｅ、パ
ッケージ内部端子２４ｆとパッド２６ｆ、パッケージ内
部端子２４ｇとパッド２６ｇ、パッケージ内部端子２４
ｈとパッド２６ｈ がボンディングワイヤで接続されて
いる。
【００１８】チップ２５内は、パッド２６ａとパッド２
６ｂ、パッド２６ｃとパッド２６ｄ、パッド２６ｅとパ
ッド２６ｆ 、パッド２６ｇとパッド２６ｈのそれぞれ
が入力バッファ２７と出力バッファ２８の直列回路を介
して接続されている。
６ｂ、パッド２６ｃとパッド２６ｄ、パッド２６ｅとパ
ッド２６ｆ 、パッド２６ｇとパッド２６ｈのそれぞれ
が入力バッファ２７と出力バッファ２８の直列回路を介
して接続されている。
【００１９】これにより、プリント基板２１上のパッケ
ージ外部端子２３ａからパッケージ外部端子２３ｈまで
がデージーチェインで接続される。従って、プリント基
板２１の入力端子に信号を印加して、デージーチェイン
の最終である出力端子の信号を観測することにより、プ
リント基板２１とＬＳＩパッケージ内のチップ２５まで
の電気的接続性の確認ができる。この例ではチップ２５
内のパッド２６間を入力バッファ２７と出力バッファ２
８の直列回路を介して接続したが、入力バッファ２７お
よび出力バッファ２８を使用しなくてもよい。
ージ外部端子２３ａからパッケージ外部端子２３ｈまで
がデージーチェインで接続される。従って、プリント基
板２１の入力端子に信号を印加して、デージーチェイン
の最終である出力端子の信号を観測することにより、プ
リント基板２１とＬＳＩパッケージ内のチップ２５まで
の電気的接続性の確認ができる。この例ではチップ２５
内のパッド２６間を入力バッファ２７と出力バッファ２
８の直列回路を介して接続したが、入力バッファ２７お
よび出力バッファ２８を使用しなくてもよい。
【００２０】図３に、本発明の請求項３記載のＬＳＩパ
ッケージの実装評価方法例図を示す。この図はプリント
基板からチップ内部の接続確認回路までの接続状態をわ
かり易く示すものであり、３１はプリント基板、３２は
パッケージ基板、３３はパッケージ外部端子、３４はパ
ッケージ内部端子、３５はチップ、３６はパッド、３７
は入力バッファ、３８は出力バッファである。
ッケージの実装評価方法例図を示す。この図はプリント
基板からチップ内部の接続確認回路までの接続状態をわ
かり易く示すものであり、３１はプリント基板、３２は
パッケージ基板、３３はパッケージ外部端子、３４はパ
ッケージ内部端子、３５はチップ、３６はパッド、３７
は入力バッファ、３８は出力バッファである。
【００２１】プリント基板３１とパッケージ基板３２間
は、パッケージ外部端子３３で接続され、パッケージ外
部端子３３ａとパッケージ外部端子３３ｅにはプリント
基板からＬＳＩパッケージ内のチップまでの電気的接続
性を確認するための入力信号が入力され、パッケージ外
部端子３３ｄとパッケージ外部端子３３ｈからは電気的
接続性を確認するための出力信号が出力される。また、
パッケージ外部端子３３ｂとパッケージ外部端子３３
ｃ、パッケージ外部端子３３ｆとパッケージ外部端子３
３ｇはプリント基板３１上の配線で接続されている。
は、パッケージ外部端子３３で接続され、パッケージ外
部端子３３ａとパッケージ外部端子３３ｅにはプリント
基板からＬＳＩパッケージ内のチップまでの電気的接続
性を確認するための入力信号が入力され、パッケージ外
部端子３３ｄとパッケージ外部端子３３ｈからは電気的
接続性を確認するための出力信号が出力される。また、
パッケージ外部端子３３ｂとパッケージ外部端子３３
ｃ、パッケージ外部端子３３ｆとパッケージ外部端子３
３ｇはプリント基板３１上の配線で接続されている。
【００２２】パッケージ基板３２内では、パッケージ外
部端子３３ａとパッケージ内部端子３４ａ、パッケージ
外部端子３３ｂとパッケージ内部端子３４ｂ、パッケー
ジ外部端子３３ｃとパッケージ内部端子３４ｃ、パッケ
ージ外部端子３３ｄとパッケージ内部端子３４ｄ、パッ
ケージ外部端子３３ｅとパッケージ内部端子３４ｅ、パ
ッケージ外部端子３３ｆとパッケージ内部端子３４ｆ、
パッケージ外部端子３３ｇとパッケージ内部端子３４
ｇ、パッケージ外部端子３３ｈとパッケージ内部端子３
４ｈとが配線で接続されている。
部端子３３ａとパッケージ内部端子３４ａ、パッケージ
外部端子３３ｂとパッケージ内部端子３４ｂ、パッケー
ジ外部端子３３ｃとパッケージ内部端子３４ｃ、パッケ
ージ外部端子３３ｄとパッケージ内部端子３４ｄ、パッ
ケージ外部端子３３ｅとパッケージ内部端子３４ｅ、パ
ッケージ外部端子３３ｆとパッケージ内部端子３４ｆ、
パッケージ外部端子３３ｇとパッケージ内部端子３４
ｇ、パッケージ外部端子３３ｈとパッケージ内部端子３
４ｈとが配線で接続されている。
【００２３】パッケージ基板３２とチップ３５間は、パ
ッケージ内部端子３４ａとパッド３６ａ、パッケージ内
部端子３４ｂとパッド３６ｂ、パッケージ内部端子３４
ｃとパッド３６ｃ、パッケージ内部端子３４ｄとパッド
３６ｄ、パッケージ内部端子３４ｅとパッド３６ｅ、パ
ッケージ内部端子３４ｆとパッド３６ｆ、パッケージ内
部端子３４ｇとパッド３６ｇ、パッケージ内部端子３４
ｈとパッド３６ｈ がボンディングワイヤで接続されて
いる。
ッケージ内部端子３４ａとパッド３６ａ、パッケージ内
部端子３４ｂとパッド３６ｂ、パッケージ内部端子３４
ｃとパッド３６ｃ、パッケージ内部端子３４ｄとパッド
３６ｄ、パッケージ内部端子３４ｅとパッド３６ｅ、パ
ッケージ内部端子３４ｆとパッド３６ｆ、パッケージ内
部端子３４ｇとパッド３６ｇ、パッケージ内部端子３４
ｈとパッド３６ｈ がボンディングワイヤで接続されて
いる。
【００２４】チップ３５内は、パッド３６ａとパッド３
６ｂ、パッド３６ｃとパッド３６ｄ、パッド３６ｅとパ
ッド３６ｆ 、パッド３６ｇとパッド３６ｈが入力バッ
ファ３７と出力バッファ３８の直列回路を介して接続さ
れている。
６ｂ、パッド３６ｃとパッド３６ｄ、パッド３６ｅとパ
ッド３６ｆ 、パッド３６ｇとパッド３６ｈが入力バッ
ファ３７と出力バッファ３８の直列回路を介して接続さ
れている。
【００２５】これにより、プリント基板３１上のパッケ
ージ外部端子３３ａからパッケージ外部端子３３ｄまで
と、パッケージ外部端子３３ｅからパッケージ外部端子
３３ｈまでとが二つのデージーチェインで接続される。
従って、プリント基板３１の入力端子であるパッケージ
外部端子３３ａとパッケージ外部端子３３ｅに信号を印
加して、デージーチェインの最終である出力端子のパッ
ケージ外部端子３３ｄとパッケージ外部端子３３ｈの信
号を観測することにより、プリント基板３１からＬＳＩ
パッケージ内のチップ３５までの電気的接続性の確認が
できる。この例では、二つのデージーチェインを示した
がチェインが多ければ、多いほど異常箇所の特定が容易
となる。
ージ外部端子３３ａからパッケージ外部端子３３ｄまで
と、パッケージ外部端子３３ｅからパッケージ外部端子
３３ｈまでとが二つのデージーチェインで接続される。
従って、プリント基板３１の入力端子であるパッケージ
外部端子３３ａとパッケージ外部端子３３ｅに信号を印
加して、デージーチェインの最終である出力端子のパッ
ケージ外部端子３３ｄとパッケージ外部端子３３ｈの信
号を観測することにより、プリント基板３１からＬＳＩ
パッケージ内のチップ３５までの電気的接続性の確認が
できる。この例では、二つのデージーチェインを示した
がチェインが多ければ、多いほど異常箇所の特定が容易
となる。
【００２６】図４に、本発明の請求項４記載のＬＳＩパ
ッケージの実装評価方法例図を示す。この図はプリント
基板からチップ内部の接続確認回路までの接続状態をわ
かり易く示すものであり、４１はプリント基板、４２は
パッケージ基板、４３はパッケージ外部端子、４４はパ
ッケージ内部端子、４５はチップ、４６はパッド、４７
は入力バッファ、４８は出力バッファ、ＦＦ１〜ＦＦ３
はフリップフロップである。
ッケージの実装評価方法例図を示す。この図はプリント
基板からチップ内部の接続確認回路までの接続状態をわ
かり易く示すものであり、４１はプリント基板、４２は
パッケージ基板、４３はパッケージ外部端子、４４はパ
ッケージ内部端子、４５はチップ、４６はパッド、４７
は入力バッファ、４８は出力バッファ、ＦＦ１〜ＦＦ３
はフリップフロップである。
【００２７】プリント基板４１とパッケージ基板４２間
は、パッケージ外部端子４３で接続され、パッケージ外
部端子４３ａにはプリント基板４１からＬＳＩパッケー
ジ内のチップ４５までの電気的接続性を確認するための
入力信号が入力され、パッケージ外部端子４３ｂとパッ
ケージ外部端子４３ｃとパッケージ外部端子４３ｄとか
ら電気的接続性を確認するための出力信号が出力され
る。
は、パッケージ外部端子４３で接続され、パッケージ外
部端子４３ａにはプリント基板４１からＬＳＩパッケー
ジ内のチップ４５までの電気的接続性を確認するための
入力信号が入力され、パッケージ外部端子４３ｂとパッ
ケージ外部端子４３ｃとパッケージ外部端子４３ｄとか
ら電気的接続性を確認するための出力信号が出力され
る。
【００２８】パッケージ基板４２内では、パッケージ外
部端子４３ａとパッケージ内部端子４４ａ、パッケージ
外部端子４３ｂとパッケージ内部端子４４ｂ、パッケー
ジ外部端子４３ｃとパッケージ内部端子４４ｃ、パッケ
ージ外部端子４３ｄとパッケージ内部端子４４ｄとが配
線で接続されている。
部端子４３ａとパッケージ内部端子４４ａ、パッケージ
外部端子４３ｂとパッケージ内部端子４４ｂ、パッケー
ジ外部端子４３ｃとパッケージ内部端子４４ｃ、パッケ
ージ外部端子４３ｄとパッケージ内部端子４４ｄとが配
線で接続されている。
【００２９】パッケージ基板４２とチップ４５間は、パ
ッケージ内部端子４４ａとパッド４６ａ、パッケージ内
部端子４４ｂとパッド４６ｂ、パッケージ内部端子４４
ｃとパッド４６ｃ、パッケージ内部端子４４ｄとパッド
４６ｄとがボンディングワイヤで接続されている。
ッケージ内部端子４４ａとパッド４６ａ、パッケージ内
部端子４４ｂとパッド４６ｂ、パッケージ内部端子４４
ｃとパッド４６ｃ、パッケージ内部端子４４ｄとパッド
４６ｄとがボンディングワイヤで接続されている。
【００３０】チップ４５内のパッド４６ａとパッド４６
ｂ間は入力バッファ４７とフリップフロップＦＦ１と出
力バッファ４８の直列回路で接続され、フリップフロッ
プＦＦ１の出力とパッド４６ｃ間はフリップフロップＦ
Ｆ２と出力バッファ４８の直列回路で接続され、フリッ
プフロップＦＦ２の出力とパッド４６ｄ間はフリップフ
ロップＦＦ３と出力バッファ４８の直列回路で接続され
ている。
ｂ間は入力バッファ４７とフリップフロップＦＦ１と出
力バッファ４８の直列回路で接続され、フリップフロッ
プＦＦ１の出力とパッド４６ｃ間はフリップフロップＦ
Ｆ２と出力バッファ４８の直列回路で接続され、フリッ
プフロップＦＦ２の出力とパッド４６ｄ間はフリップフ
ロップＦＦ３と出力バッファ４８の直列回路で接続され
ている。
【００３１】これにより、プリント基板４１上のパッケ
ージ外部端子４３ａから入力された信号は一段から数段
のフリップフロップ回路を経て各パッケージ外部端子４
３ｂ、４３ｃ、４３ｄから出力される。従って、プリン
ト基板４１の入力端子であるパッケージ外部端子４３ａ
に信号を印加して、それ以外のパッケージ外部端子４３
ｂ、４３ｃ、４３ｄの信号を観測することにより、プリ
ント基板４１とＬＳＩパッケージ内のチップ４５までの
電気的接続性の確認ができる。この例では、隣接するパ
ッド間およびパッケージ外部端子の信号は反転している
ので、パッドとパッド間およびパッケージ外部端子とパ
ッケージ外部端子の短絡異常箇所の特定が可能となる。
ージ外部端子４３ａから入力された信号は一段から数段
のフリップフロップ回路を経て各パッケージ外部端子４
３ｂ、４３ｃ、４３ｄから出力される。従って、プリン
ト基板４１の入力端子であるパッケージ外部端子４３ａ
に信号を印加して、それ以外のパッケージ外部端子４３
ｂ、４３ｃ、４３ｄの信号を観測することにより、プリ
ント基板４１とＬＳＩパッケージ内のチップ４５までの
電気的接続性の確認ができる。この例では、隣接するパ
ッド間およびパッケージ外部端子の信号は反転している
ので、パッドとパッド間およびパッケージ外部端子とパ
ッケージ外部端子の短絡異常箇所の特定が可能となる。
【００３２】
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。
で実施され、以下の効果がある。
【００３３】パッドとパッド間の接続確認ができる接続
確認用回路を持つチップと、チップ内部の接続確認回路
のパッドとパッケージ内部端子を接続する手段と、パッ
ケージ内部端子とパッケージ外部端子が接続されたパッ
ケージ基板とで構成することにより、 ＬＳＩパッケー
ジのパッケージ外部端子からチップまでの電気的接続性
の確認ができる。
確認用回路を持つチップと、チップ内部の接続確認回路
のパッドとパッケージ内部端子を接続する手段と、パッ
ケージ内部端子とパッケージ外部端子が接続されたパッ
ケージ基板とで構成することにより、 ＬＳＩパッケー
ジのパッケージ外部端子からチップまでの電気的接続性
の確認ができる。
【００３４】隣会うパッドをペアにして入力信号を折り
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、二つのパッケージ外部端子間
以外がデージーチェインで接続される構成にし、二つの
パッケージ外部端子の一つから入力信号を印加し、他方
のパッケージ外部端子の出力信号を観測することによ
り、プリント基板とＬＳＩパッケージ内のチップまでの
電気的接続性の確認ができる。
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、二つのパッケージ外部端子間
以外がデージーチェインで接続される構成にし、二つの
パッケージ外部端子の一つから入力信号を印加し、他方
のパッケージ外部端子の出力信号を観測することによ
り、プリント基板とＬＳＩパッケージ内のチップまでの
電気的接続性の確認ができる。
【００３５】隣会うパッドをペアにして入力信号を折り
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、例えば同心円上の二つのパッ
ケージ外部端子以外をデージーチェインで接続される構
成にし、二つのパッケージ外部端子の一つから入力信号
を印加し、他方のパッケージ外部端子の出力信号を観測
することにより、プリント基板とＬＳＩパッケージ内の
チップまでの電気的接続性の確認ができると共に、電気
的接続性の異常箇所を特定の同心円上のデージーチェイ
ンに絞り込むことが可能となる。また、チェインは必ず
しも同心円上で配線しなくともよく、かつチェインの本
数は多く設けるほど異常箇所の特定が容易となる。
返す接続確認回路をチップ内に持つ上記記載のＬＳＩパ
ッケージと、隣接するパッケージ外部端子をペア配線す
るプリント基板とを用い、例えば同心円上の二つのパッ
ケージ外部端子以外をデージーチェインで接続される構
成にし、二つのパッケージ外部端子の一つから入力信号
を印加し、他方のパッケージ外部端子の出力信号を観測
することにより、プリント基板とＬＳＩパッケージ内の
チップまでの電気的接続性の確認ができると共に、電気
的接続性の異常箇所を特定の同心円上のデージーチェイ
ンに絞り込むことが可能となる。また、チェインは必ず
しも同心円上で配線しなくともよく、かつチェインの本
数は多く設けるほど異常箇所の特定が容易となる。
【００３６】入力信号に対して隣会う端子が反転する接
続確認回路をチップ内に持つ上記記載のＬＳＩパッケー
ジと、すべてのパッケージ外部端子に引き出し配線がさ
れているプリント基板を用い、所定のパッケージ外部端
子に入力信号を印加し、その入力信号を印加した以外の
パッケージ外部端子の出力信号を観測することにより、
プリント基板とＬＳＩパッケージ内のチップまでの電気
的接続性の確認ができると共に、電気的接続性の異常箇
所を特定のパッケージ外部端子とチップ間に絞り込むま
たは特定の隣接するパッケージ外部端子とチップ間に絞
り込むことが可能となる。
続確認回路をチップ内に持つ上記記載のＬＳＩパッケー
ジと、すべてのパッケージ外部端子に引き出し配線がさ
れているプリント基板を用い、所定のパッケージ外部端
子に入力信号を印加し、その入力信号を印加した以外の
パッケージ外部端子の出力信号を観測することにより、
プリント基板とＬＳＩパッケージ内のチップまでの電気
的接続性の確認ができると共に、電気的接続性の異常箇
所を特定のパッケージ外部端子とチップ間に絞り込むま
たは特定の隣接するパッケージ外部端子とチップ間に絞
り込むことが可能となる。
【図１】 本発明の請求項１記載のＬＳＩパッケージ例
図である。
図である。
【図２】 本発明の請求項２記載のＬＳＩパッケージの
実装評価方法例図である。
実装評価方法例図である。
【図３】 本発明の請求項３記載のＬＳＩパッケージの
実装評価方法例図である。
実装評価方法例図である。
【図４】 本発明の請求項４記載のＬＳＩパッケージの
実装評価方法例図である。
実装評価方法例図である。
【図５】 従来のＬＳＩパッケージ例図である。
１ ＬＳＩパッケージ ２ チップ ３ パッド ４ パッケージ基板 ５ パッケージ内部端子 ６ パッケージ外部端子 ７ プリント基板 ２１ プリント基板 ２２ パッケージ基板 ２３ パッケージ外部端子 ２４ パッケージ内部端子 ２５ チップ ２６ パッド ３３ パッケージ外部端子 ４１ プリント基板 ４２ パッケージ基板 ４３ パッケージ外部端子 ４４ パッケージ内部端子 ４５ チップ ４６ パッド
Claims (4)
- 【請求項１】 パッド（３）とパッド（３）間の接続確
認ができる接続確認用回路を持つチップ（２）と、チッ
プ（２）内部の接続確認回路のパッド（３）とパッケー
ジ内部端子（５）を接続する手段と、パッケージ内部端
子（５）とパッケージ外部端子（６）が接続されたパッ
ケージ基板（４）とで構成することを特徴とするＬＳＩ
パッケージ。 - 【請求項２】 隣会うパッド（２６）をペアにして入力
信号を折り返す接続確認回路を持つチップ（２５）と、
チップ（２５）内部の接続確認回路のパッド（２６）と
パッケージ内部端子（２４）を接続する手段と、パッケ
ージ内部端子（２４）とパッケージ外部端子（２３）が
接続されたパッケージ基板（２２）とで構成されたＬＳ
Ｉパッケージと、隣接するパッケージ外部端子（２３）
をペア配線するプリント基板（２１）とを用い、二つの
パッケージ外部端子間以外がデージーチェインで接続さ
れる構成にし、二つのパッケージ外部端子の一つから入
力信号を印加し、他方のパッケージ外部端子の出力信号
を観測することを特徴とするＬＳＩパッケージの実装評
価方法。 - 【請求項３】 パッケージ外部端子（３３）を複数のデ
ージーチェインで配線し、それぞれのデージーチェイン
された出力信号を観測することを特徴とする請求項２記
載のＬＳＩパッケージの実装評価方法。 - 【請求項４】 入力信号に対して隣会うパッド（４６）
が反転する接続確認回路を持つチップ（４５）と、チッ
プ（４５）内部の接続確認回路のパッド（４６）とパッ
ケージ内部端子（４４）を接続する手段と、パッケージ
内部端子（４４）とパッケージ外部端子（４３）が接続
されたパッケージ基板（４２）とで構成されるＬＳＩパ
ッケージと、すべてのパッケージ外部端子（４３）に引
き出し配線がされているプリント基板（４１）を用い、
所定のパッケージ外部端子に入力信号を印加し、その入
力信号を印加した以外のパッケージ外部端子の出力信号
を観測することを特徴とするＬＳＩパッケージの実装評
価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271112A JPH10115657A (ja) | 1996-10-14 | 1996-10-14 | Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271112A JPH10115657A (ja) | 1996-10-14 | 1996-10-14 | Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10115657A true JPH10115657A (ja) | 1998-05-06 |
Family
ID=17495511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271112A Pending JPH10115657A (ja) | 1996-10-14 | 1996-10-14 | Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10115657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867610B2 (en) | 2002-11-27 | 2005-03-15 | Advanced Micro Devices, Inc. | Test structure for determining the stability of electronic devices comprising connected substrates |
| CN1299545C (zh) * | 2002-02-19 | 2007-02-07 | 精工电子有限公司 | 电子器件 |
| JP2008157934A (ja) * | 2007-12-17 | 2008-07-10 | Sumitomo Bakelite Co Ltd | 熱硬化性樹脂組成物半導体装置の高温保管信頼性評価方法 |
-
1996
- 1996-10-14 JP JP8271112A patent/JPH10115657A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299545C (zh) * | 2002-02-19 | 2007-02-07 | 精工电子有限公司 | 电子器件 |
| US7283373B2 (en) | 2002-02-19 | 2007-10-16 | Seiko Instruments Inc. | Electronic device |
| US6867610B2 (en) | 2002-11-27 | 2005-03-15 | Advanced Micro Devices, Inc. | Test structure for determining the stability of electronic devices comprising connected substrates |
| JP2008157934A (ja) * | 2007-12-17 | 2008-07-10 | Sumitomo Bakelite Co Ltd | 熱硬化性樹脂組成物半導体装置の高温保管信頼性評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
| US5754410A (en) | Multi-chip module with accessible test pads | |
| CN102473659B (zh) | 有效管脚连接监测系统和方法 | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US5041899A (en) | Integrated circuit device having an improved package structure | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH1144732A (ja) | マルチチップモジュール | |
| US5808877A (en) | Multichip package having exposed common pads | |
| JPH04273451A (ja) | 半導体装置 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JPH10115657A (ja) | Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法 | |
| KR20080000879A (ko) | 비지에이 반도체 칩 패키지 및 이의 검사 방법 | |
| KR0154647B1 (ko) | 노출된 공통 패드를 갖는 멀티 칩 패키지 | |
| JPH08250620A (ja) | 半導体装置 | |
| JPH09223036A (ja) | エミュレータ用マイクロコンピュータユニット | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| JPH03228356A (ja) | Ｉｃパッケージ | |
| JPH06232295A (ja) | 集積回路 | |
| KR100444169B1 (ko) | 테스트용 세라믹 패키지 | |
| JPH10116859A (ja) | エリアアレイ半導体装置及びプリント基板 | |
| JP2003139820A (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| US5691243A (en) | Process for manufacturing composite semiconductor device | |
| JPS59161095A (ja) | 多層印刷配線板 |