CN1299325C - 衬底元片及软衬底 - Google Patents

衬底元片及软衬底 Download PDF

Info

Publication number
CN1299325C
CN1299325C CNB2004100040575A CN200410004057A CN1299325C CN 1299325 C CN1299325 C CN 1299325C CN B2004100040575 A CNB2004100040575 A CN B2004100040575A CN 200410004057 A CN200410004057 A CN 200410004057A CN 1299325 C CN1299325 C CN 1299325C
Authority
CN
China
Prior art keywords
mentioned
substrate element
element sheet
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100040575A
Other languages
English (en)
Other versions
CN1536613A (zh
Inventor
栗田英之
谷口正人
中村雅之
菱沼敬之
波木秀次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Sony Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26366059&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1299325(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Publication of CN1536613A publication Critical patent/CN1536613A/zh
Application granted granted Critical
Publication of CN1299325C publication Critical patent/CN1299325C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Insulated Conductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

把衬底元片组装起来得到低成本的软衬底。本发明的衬底元片81a～81c的单面配置支持膜24a～24c，另一面配置有粘接性的树脂被覆膜19a～19c。连接口设置在支持膜24a～24c上，金属布线表面作为台面23a～23c露出其底面。另一块面，连接在金属布线14a～14c上的导电性隆起物16a～16c的前端突出被覆膜19a～19c。在使用多片衬底元片81a～81c组装软衬底83时，使导电性隆起物16a～16c的前端接触连接口底面的台面23a、23b，在热压时，树脂被覆膜19a、19b的粘接力就把同样的衬底元片81a～81c贴合起来。

Description

衬底元片及软衬底
本发明属于软衬底技术领域，特别涉及能够形成微细导电性的软衬底制造技术。
以往，多半使用印制了所希望电路图形的软衬底，近年来，有求于对应于使用处的形状的各种形状的软衬底。
图11(a)表示了由长方形的原材150裁剪T形的软衬底152的情况的配置状态，在该图中，可以裁出6片软衬底152。
但是，在剪裁上述那种软衬底152异形的情况下，原材150有许多部分被舍弃掉。
因此，在现有技术中所采取的措施是把复杂形状的软衬底分解为简单形状的衬底元片，再把它们组合起来制成一块软衬底。图11(c)表示了把长方形的两种衬底元片153、154贴合形成与上述软衬底152同样形状的软衬底155的情况。
如图11(b)所示，在由上述原材150剪裁简单形状的衬底元片153、154的情况下，能够有效地利用原材。在该图11(b)的情况下，每张原材可以裁出衬底元片153、154各8片，再把它们贴合起来就能得到8片软衬底155。因此，比直接剪裁T形软衬底152的情况能得到更多的片数。
但是，在把多片成为衬底元片的软衬底贴合成一块软衬底的情况下，必须把各衬底元片153、154进行机械和电气上的连接。
像上述那种衬底元片153、154用预先形成在原材150上的导电性隆起物连接起来。下面来说明这种原材150的制造方法的现有技术。
参照图10(a)，标号113是由聚酰亚胺薄膜构成的基体，其表面上贴附有由已经构成图形的铜箔构成的金属布线112。在该铜箔112上贴附有由聚酰亚胺薄膜构成的覆盖层111。
首先，在覆盖层111的规定位置上照射激光114(该图的图(b))，并形成多个开口部115(图10(c)；这里，表示出一个开口部)。在基体113上设置有多个连接口123(图10(a)～(d)中表示了一个连接口12)，在该连接口123内露出金属布线112的底面，在所形成的开口部115内露出金属布线112的表面。
由这种状态在基体113的背面侧形成保护膜并把连接口123保护起来之后，进行镀铜，在剥离保护膜时，通过镀铜就在各开口部115内生长出铜来，从而形成导电性隆起物116(图10(d))。
从其状态的原材150来裁剪衬底元片153、154。图10(e)的标号153、154表示裁剪后的衬底元片，这两片衬底元片153、154的零件用标注字母a、b来区分。
两片衬底元片153、154之中的一块的衬底元片154的导电性隆起物116b朝向另一块衬底元片153的连接口123a，并经各向异性导电性膜160使导电性隆起物116b的前端接触连接口123a内露出的金属布线112a，各向异性导电性膜160把两片衬底元片153、154贴合起来时就得到异形软衬底155。
上述那样的软衬底155由分散在各向异性导电性膜160内的导电性粒子电气连接起来，在两片衬底元片153、154之间，各向异性导电性膜160粘接力使其相互贴附在一起。
在上述那样的软衬底155上安装集成电路电路器件等的半导体芯片的情况下，在导电性隆起物116a上配置各向异性导电性膜，并经各向异性导电性膜把半导体器件的焊接区接触压附在导电性隆起物116上。半导体器件内部的电路经各向异性导电性膜内的导电性粒子和导电性隆起物116a、116b被连接在金属布线112a、112b上。
在把上述那样的衬底元片153、154贴合起来制作软衬底155的情况下，因为能够得到薄、轻、弯折自如的所希望的形状，所以近年来被广泛地使用。
但是，如上所述，在使用激光114形成开口部115的情况下，在露出开口部115的底面的金属布线112表面上剩余有聚酰亚胺薄膜111的残渣。因此，用现有技术，在形成开口部115之后，要浸渍药液清除残渣，但是随着开口部115的细微化，药液不容易进入到开口部115内，也就不容易把残渣清除掉。
在不能把残渣清除掉的情况下，每个开口部115的铜的析出速度不同，这就不能形成均匀的导电性隆起物116。
为了把激光114照射坚固的聚酰亚胺薄膜(覆盖层111)而形成开口部115，在形成细微的开口部115(直径：40μm～50μm)时，开口直径发生离散，其结果使所形成的导电性隆起物116的直径或高度离散，有可能发生与半导体器件接触不良的问题。近年来，正在谋求开口部115的进一步的细微化，但是难以缩小高输出的激光114的光点直径，从而不能形成比40μm更小直径的开口部115。
另外，因为用各向异性导电性薄膜160贴附同样的衬底元片153、154，所以软衬底155价格高。
为了解决上述现有技术的问题，本发明的目的是由具有细微图形的衬底元片得到低成本的软衬底。
为解决上述的课题，按照本发明的衬底元片具有按规定形状作成图形的金属布线、配置在所述金属布线一面的支持薄膜、配置在所述金属布线另一面的树脂被覆膜；在所述支持薄膜上设置有露出所述金属布线的表面的至少一个连接口；在所述树脂被覆膜上突出有连接在所述金属布线上的至少一个导电性隆起物。
按照本发明的衬底元片，所述树脂被覆膜表面具有粘接性。
按照本发明的衬底元片，所述支持薄膜由聚酰亚胺制成。
按照本发明的衬底元片，所述支持薄膜表面上形成有粗化层。
按照本发明的软衬底，具有至少两片所述衬底元片，一块衬底元片的所述导电性隆起物的前端接触露出另一块衬底元片的所述连接口内的金属布线表面，所述一块衬底元片的所述被覆膜的粘接力把所述同样的衬底元片贴合起来。
按照本发明的软衬底，具有设置了连接到所述软衬底和内部电路的至少一个导电性隆起物的半导体器件，所述半导体器件的导电性隆起物经所述各向异性导电性薄膜连接到露出所述软衬底的所述连接口内的所述金属布线表面。
按照上述构成的本发明，衬底元片的一面配置有支持薄膜，另一面有树脂被覆膜。
在支持薄膜上设置有连接口，金属布线表面作为台面露出其底面，被覆膜上突出有连接到金属布线的导电性隆起物的前端。
在树脂被覆膜表面具有粘接性的情况下，例如在非热塑性树脂被覆膜表面上叠层具有粘接性的热塑性树脂被覆膜的情况下，使导电性隆起物的前端接触其他衬底元片的连接口内的金属布线，在热压粘接时，树脂被覆膜的粘接力把衬底元片间的金属布线(铜布线)连接起来，从而得到由多个衬底元片构成的软衬底。
在树脂被覆膜表面不具有粘接性的情况下，为了把同样的衬底元片贴合起来，可以把粘接性的树脂膜夹在衬底元片之间。
粘接性树脂被覆膜或非粘接性树脂被都可以由聚酰亚胺构成，支持薄膜也可以由聚酰亚胺构成。在使用聚酰亚胺的情况下，能够得到热稳定性高的衬底元片。
如果使支持薄膜粗化，因为提高了与具有粘接性的树脂被覆膜或树脂薄膜的亲和性，所以，能够把多个衬底元片牢固地连接起来。在用聚酰亚胺构成粗化了的支持薄膜时，粗化的作用更加有效。在树脂被覆膜是非粘接性的情况下，也可以对树脂被覆膜与支持薄膜一起实施粗化处理。
上述那样的软衬底至少一面突出有至少一个导电性隆起物，另一面配置至少一个连接口。由于导电性隆起物侧设置有粘接性的被覆膜，所以，在把半导体器件连接到该软衬底上时，半导体器件的台面接触导电性隆起物，树脂被覆膜的粘接力能够把半导体器件贴附到软衬底上，但是，把大直径的导电性隆起物设置在半导体器件上，经各向异性导电性薄膜接触露出软衬底的开口部内的金属布线表面，各向异性导电性薄膜的粘接力能够更确实地把半导体器件转载到软衬底上。
附图简要说明
图1(a)～(e)：制造本发明的衬底元片的一例的工序图的前半部
图2(f)～(j)：工序图的继续
图3(k)～(n)：工序图的进一步继续
图4(o)、(p)：说明衬底元片贴附方法的工序图
图5(q)、(r)：进一步贴附衬底元片时的工序图
图6是说明把半导体器件装载到本发明的软衬底上的方法的图
图7是本发明的电气装置图
图8是表示衬底元片上的金属布线和导电性隆起物的图
图9(a)：说明本发明的其他例的衬底元片的图
(b)：说明把本发明的其他例的衬底元片贴合起来形成的软衬底的图
图10(a)～(e)：现有技术的软衬底的制造工序图
图11(a)～(c)：异形软衬底的制造方法的说明图
下面用附图说明本发明。
图1(a)～(e)、图2(f)～(j)、图3(k)～(n)、图4(o)、(p)、图5(q)、(r)、图6、图7是本发明的软衬底的一例的制造工序图。
参照图1(a)，首先准备金属箔11(这里，使用厚度18μm的压延铜箔)；然后参照图1(b)，把保护膜12贴附到金属箔11的背面，把能够透过紫外线的掩膜(旭化成(公司)制干膜：SPG-152)13贴附到表面上(这里，掩膜13的贴附条件是温度130℃、线速2m/分)。
接着，用形成了规定图形的玻璃掩膜对掩膜13曝光(曝光光强度100mJ)，用药液显象，在对应于后述的多个导电性隆起物16的位置上分别形成开口部15(图1(c))。这时，对于掩膜图形直径30μm～50μm的圆来说，能够以±2.5μm的精度形成各开口部15的直径，能够以±2μm的精度形成各开口部15的高度。
然后，整体浸渍在镀铜用的电解液内，流过电流时，铜就生长在露出开口部15底面的金属箔表面上，并形成导电性隆起物16(图1(d))。
掩膜13显象后，由于在各开口部15的底部没有残渣，露出清洁的金属箔11表面，所以，各导电性隆起物16形成均匀的高度。
接着，用碱除去掩膜13和保护摸12(图1(e))。在这种状态下，茸状的导电性隆起物16就直立于金属箔11表面上，把承载摸17贴附在金属箔11背面上(图2(f))；然后，在金属箔11表面上涂覆和干燥由聚酰亚胺前躯体构成的树脂原料，形成由该聚酰亚胺前躯体构成的树脂被覆膜18(图2(g))。
该树脂被覆膜18在导电性隆起物16上面及其近旁堆积起来，但是，在离开导电性隆起物16的位置上是平坦的。平坦部分的厚度比导电性隆起物16的高度薄，导电性隆起物16的前端从树脂被覆膜18上的平坦部分突出来。
树脂被覆膜18可以有粘接性，也可以没有粘接性。在无粘接性而是热固化性的情况下，可以在该树脂被覆膜18的背面再叠层上粘接性的树脂被覆膜。
图2(h)的标号19表示在树脂被覆膜18上涂覆和干燥了的树脂原料被覆膜，两层树脂被覆膜18、19层叠起来。这里，上层树脂被覆膜19不同于其下层的树脂被覆膜18，是粘接性的被覆膜。
即使在下层的树脂被覆膜18具有粘接性的情况下，如果仅仅一次涂覆和干燥膜厚太薄，也可以在树脂被覆膜18上再涂覆和干燥、叠层由聚酰亚胺前躯体构成的树脂原料。
然后，在树脂被覆膜18、19的上方位置进行碱溶液喷雾，腐蚀表面，使导电性隆起物16的前端露出来(图2(i))。
作为腐蚀条件的一例，进行25℃、20秒的喷雾时，能把表面腐蚀2μm～5μm。不进行碱溶液的喷雾，也可以用等离子清洗腐蚀。
接着，在剥离了背面的承载膜17之后，进行加热(280℃、10分钟)时，树脂被覆膜18、19成膜，由两层结构的聚酰亚胺膜构成的树脂膜就形成在金属箔11的表面(图2(j))。
然后，参照图3(k)，把感光性树脂膜贴附到金属箔11的背面，并使感光性树脂膜感光和显象，按规定的形状形成图形，从而形成掩膜21。该图的标号22表示掩膜21的开口部分。
接着，进行腐蚀时，把露出开口部分22的底面的铜箔11除去，把掩膜21的图形转写到金属箔11上。按照与开口部22同样的图形分离金属箔11，从而得到所希望形状的金属布线14(图3(l))。
如图8所示，金属布线14大致分为细长的布线部分141和与后述的连接部分、导电性隆起物16的生长接续部分142。
然后，除去掩膜21，使金属布线14的背面露出来之后(图3(m))，把聚酰亚胺前驱体涂覆和干燥在该部分上，形成由聚酰亚胺前驱体构成的膜之后，加热时使聚酰亚胺前驱体膜固化，在金属布线14背面形成由聚酰亚胺构成的支持膜24(图3(n))。
图3(n)的标号80表示形成了支持膜24的状态的原材。在该原材上形成的支持膜24具有在底面上露出金属布线14的连接口26，金属布线11的表面部分被作为台面23。
然后由原材80切出简单形状的衬底元片。图4(o)的标号81a、81b表示两种衬底元片，与图3(n)同样的零件标注同样的数码，两种衬底元片81a、81b和后述的衬底元片81c的零件分别标注字母a、b、c以示区别。
两种衬底元片81a、81b中的一块衬底元片81b的导电性隆起物16b朝向另一块衬底元片81a的开口部26a，相互紧贴在一起时，导电性隆起物16b的前端就接触开口部26a内的台面23a。这时，一块衬底元片81b表面的具有粘接性的热塑性树脂被覆膜19b接触另一块衬底元片81a的支持膜24a表面。
因为热塑性树脂被覆膜19(19a、19b)具有粘接性，所以，如上所述，在同样的衬底元片81a、81b紧贴在一起的状态下，边加热边挤压时，两片衬底元片81a、81b就粘合在一起。在这种状态下，热塑性树脂被覆膜19因为b或其下层的树脂被覆膜18b被压缩，所以导电性隆起物16b就被维持在强压于台面23a的状态下，两片衬底元片81a、81b的同样的金属布线14a、14b就被电气连接起来。
图5(q)的标号81c表示第三片衬底元片，其表面的导电性隆起物16c朝向上述被贴合在一起的衬底元片81b背面的连接口26b，当紧贴在一起并加热挤压时，导电性隆起物16c的前端就接触台面23b。第三片衬底元片81c靠其表面的热塑性树脂被覆膜19c贴附在衬底元片81b上。
图5(r)的标号83表示三片衬底元片81a、81b、81c按上述步骤贴合起来的软衬底。
在该软衬底83中，金属布线14的两面(表面及背面)都用树脂被覆膜18、19或支持膜24保护起来，在图5(r)上，图面最下方的衬底元片81a导电性隆起物16a的前端被突出来。另一面，最上层的衬底元片81c的台面部分在表面上露出来。
说明这种软衬底83的使用方法。
参照图6，符号50表示集成电路器件等的半导体器件，符号60表示各向异性导电性膜，符号70表示软衬底。
半导体器件50的半导体衬底51表面上设置有导电性隆起物56(在图6中，表示出一个导电性隆起物56)，在露出软衬底83表面的台面23c上配置有各向异性导电性膜60，半导体器件50的导电性隆起物56经各向异性导电性膜60接触台面23c，当加热挤压时，半导体器件50就被贴附到软衬底83上。
突出在软衬底83背面的导电性隆起物16a接触设置在打印衬底70的主体71上的台面77，可以用熔融等方式把台面77连接在打印衬底70上。
图7的标号84表示装载半导体器件50并安装在打印衬底70上的状态的软衬底。在该图上，虽然露出软衬底83背面的粘接性树脂被覆膜19a离开打印衬底70的主体71，但是，在靠软衬底83的柔软性使主体71和树脂被覆膜19a接触的部分上，树脂被覆膜19a粘接力会使软衬底83与主体71相互牢固地固定在一起。
在上述的实施例中，导电性隆起物16形成之后，形成具有连接口哦26的支持膜24、树脂被覆膜18、19，这就不必用激光在树脂膜上形成开口部。因此，能够高精度地形成细微的导电性隆起物。
在形成上述导电性隆起物16时，采用电镀来生长铜，也可以用其他金属。对于金属箔11来说，也不局限于铜。树脂被覆膜18、19既可以是1层结构，也可以是2层结构，但是，最好是具有粘接力的树脂被覆膜露出表面。树脂被覆膜18、19的材料不局限于聚酰亚胺。
由铜构成的导电性隆起物16表面最好采用电镀方法形成金被覆膜(膜厚约1～2μm)。
在原材80上形成的金属隆起物16采用镀铜方法来生长，但是也可以把焊料桩等金属粒子连接在露出开口部15的底面的金属布线上，作成金属隆起物。如果设置大直径的金属粒子，也可以用于与打印衬底70的连接。这种情况下，也可以预先把金属粒子连接在原材80上，裁断衬底元片之后，或把衬底元片装配到软衬底上之后，再连接金属粒子。
在上述的实施例中，软衬底的单面设置金属隆起物或连接口之任一块，但是，如果使用双面设置了金属隆起物的衬底元片，也可以制造两面的全部具有金属隆起物的软衬底，或两面的一部分具有金属隆起物的软衬底。
反之，能够得到两面的全部或两面的一部分设置有开口部的软衬底。
在上述的实施例中，使形成了图形的聚酰亚胺前驱体膜固化来形成的支持膜24原样与树脂被覆膜19粘接，但是本发明并不限定于此。
参照图9(a)，该图的标号91表示与上述衬底元片81同样结构的衬底元片。在该衬底元片91的支持膜24表面上形成有高速喷硅胶或氧化铝等的无机物粉体(喷沙法)形成的粗化层28。该粗化层与无粗化的支持膜24相比，具有与粘接材料更高的亲和性。
把该图标号91a、91b、91c所示的具有粗化层的多片衬底元片贴合起来(图9(b))，用与图5(r)所示的软衬底83同样的工序作成软衬底93时，配置在衬底元片91a、91b、91c之间的粗化层28a、28b与热压合时显现出粘接性的热塑性树脂被覆膜19b、19c贴紧并牢固地粘接起来。
该软衬底93由于衬底元片91a、91b、91c之间经粗化层牢固地连接起来，所以该软衬底93与不具有粗化层的软衬底83相比具有更高的可靠性。
然后，作成与上述的实施例中所说明的软衬底83、93同样结构的软衬底，进行高温保存试验(260℃、1小时)，测定试验前后的粘接强度。其测定结果表示于下述表中。
                                [表1]高温保存试验
  实施例1   实施例2   实施例3   实施例4   实施例5   实施例6
 热可塑性的被覆材料   聚酰亚胺   聚酰亚胺   聚酰亚胺   环氧系粘接剂   聚酰亚胺   环氧系粘接剂
 粗化层   有   有   有   有   无   无
 表面粗度(μm)   1.0   3.0   5.0   5.0   0.1   0.1
 初期粘接强度(kg/cm)   0.6   0.8   0.8   0.9   ＞0.1   0.8
 保温保存试验后的粘接强度(lg/cm) 0.4 0.5 0.5 0.2 ＞0.1 0.2
实施例1～4表示把支持膜上具有粗化层的同样的衬底元片贴合起来形成的软衬底的情况，其中的实施1～3中，把热塑性聚酰亚胺用作粘接性的树脂被覆膜的材料，在实施例4中，使用环氧系粘接剂。实施1～3和实施例4中粗化度不同，表中表示出各自的值。
另一块面，实施例5、6是把不具有粗化层的同样的衬底元片贴合起来形成的软衬底的情况，在实施例5中，使用热塑性聚酰亚胺作为热塑性树脂被覆膜的材料，实施例6中使用环氧系粘接剂。
比较实施例1～4与实施例5、6可知，粗化层使粘接强度更强。在实施例1～3中，高温保存试验后的粘接强度高，特别是在用热塑性聚酰亚胺构成热塑性树脂被覆膜的情况下，粗化层的形成是有效的。
对于此，在实施例4的情况下，与没有粗化层的实施例5的情况下高温试验后的粘接强度大致一样。
虽然该实施例4具有粗化层，但是由环氧系粘接剂构成热塑性树脂被覆膜。高温保存试验的温度超过环氧系粘接剂的玻璃转移温度，结果，粗化处理的效果就消失了。
在上述的实施例中，作为粗化处理方法，使用了喷沙法，但是并不局限于此，例如：作为其他粗化方法有使用激光或碱溶液腐蚀支持膜表面的方法、把粗面的雏型置于支持膜表面的方法、在表面的粗电解铜箔上形成支持膜的方法等，必要的话，可以在粘接到热塑性的皮膜上的支持膜表面上形成粗化层。
由于能够用简单形状的衬底元片制造复杂形状的软衬底，所以原材料不会浪费。把衬底元片的支持膜表面粗化时，能够使软衬底的衬底元片间连接得更加牢固。
能够用同样的工序制作的原材制造所希望的形状的软衬底。

Claims (10)

1.一种衬底元片的制造方法，
在金属箔的表面上，配置图形化了的第一掩膜薄膜，在上述掩膜薄膜的开口内生成隆起；
在除去上述掩膜薄膜之后，在上述金属箔的上述隆起所在位置的一侧面上，涂覆树脂液并进行硬化，形成上述隆起前端从表面突出的树脂被覆膜；
然后在上述金属箔的相反一侧面上，配置图形化了的第二掩膜薄膜；通过蚀刻将上述金属箔图形化，以露出上述隆起前端的状态，形成一面与上述树脂被覆膜紧密粘接、连接有上述隆起的底面的金属布线。
2.根据权利要求1的衬底元片的制造方法，
在上述树脂被覆膜的表面赋予粘接性。
3.根据权利要求1的衬底元片的制造方法，
在上述树脂液中使用聚酰亚胺前驱体，形成由聚酰亚胺膜构成的上述树脂被覆膜。
4.根据权利要求2的衬底元片的制造方法，
在上述树脂液中使用聚酰亚胺前驱体，形成由聚酰亚胺膜构成的上述树脂被覆膜。
5.根据权利要求1的衬底元片的制造方法，
在除去上述隆起上的上述树脂液后，进行硬化。
6.根据权利要求4的衬底元片的制造方法，
在除去上述隆起上的上述树脂液后，进行硬化。
7.根据权利要求1的衬底元片的制造方法，
在形成上述金属布线，除去上述第2掩膜薄膜后，在被除去的一侧的面上，配置支持薄膜。
8.根据权利要求7的衬底元片的制造方法，
在上述支持薄膜形成开口，在上述开口的底面使上述金属布线露出。
9.一种多层衬底的制造方法，用以制造以权利要求1记载的制造方法形成的多个衬底元片层叠的多层衬底，
在第一衬底元片的上述开口底面的金属布线相接邻接的第二衬底元片的隆起，使上述第一、第二衬底元片的上述金属布线进行电连接。
10.一种多层衬底的制造方法，用以制造以权利要求2记载的制造方法形成的多个衬底元片层叠的多层衬底，
在第一衬底元片的上述开口底面的金属布线相接邻接的第二衬底元片的隆起，使上述第一、第二衬底元片的上述金属布线进行电连接，同时通过上述第二衬底元片的上述树脂被覆膜，使上述第二衬底元片附着在上述第一衬底元片。
CNB2004100040575A 1999-02-05 2000-02-03 衬底元片及软衬底 Expired - Fee Related CN1299325C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP28035/1999 1999-02-05
JP28035/99 1999-02-05
JP2803599 1999-02-05
JP287089/99 1999-10-07
JP287089/1999 1999-10-07
JP28708999A JP3197540B2 (ja) 1999-02-05 1999-10-07 基板素片、及びフレキシブル基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB001046969A Division CN1192421C (zh) 1999-02-05 2000-02-03 衬底元片及软衬底

Publications (2)

Publication Number Publication Date
CN1536613A CN1536613A (zh) 2004-10-13
CN1299325C true CN1299325C (zh) 2007-02-07

Family

ID=26366059

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB001046969A Expired - Fee Related CN1192421C (zh) 1999-02-05 2000-02-03 衬底元片及软衬底
CNB2004100040575A Expired - Fee Related CN1299325C (zh) 1999-02-05 2000-02-03 衬底元片及软衬底

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB001046969A Expired - Fee Related CN1192421C (zh) 1999-02-05 2000-02-03 衬底元片及软衬底

Country Status (5)

Country Link
US (1) US6717064B1 (zh)
EP (1) EP1026929A3 (zh)
JP (1) JP3197540B2 (zh)
KR (1) KR100517033B1 (zh)
CN (2) CN1192421C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020092163A1 (en) * 1999-01-05 2002-07-18 James Fraivillig Mounting a flexible printed circuit to a heat sink
JP4590088B2 (ja) * 2000-11-22 2010-12-01 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル基板素片、及び、多層フレキシブル配線板
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
JP4738895B2 (ja) * 2005-05-31 2011-08-03 日本メクトロン株式会社 ビルドアップ型多層フレキシブル回路基板の製造方法
KR100747336B1 (ko) * 2006-01-20 2007-08-07 엘에스전선 주식회사 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법
DE102006015198A1 (de) * 2006-04-01 2007-10-11 Semikron Elektronik Gmbh & Co. Kg Verbindungseinrichtung für elektronische Bauelemente
JP5188256B2 (ja) * 2008-04-30 2013-04-24 新光電気工業株式会社 キャパシタ部品の製造方法
US20110284268A1 (en) * 2010-05-20 2011-11-24 3M Innovative Properties Company Flexible circuit coverfilm adhesion enhancement
JP5512578B2 (ja) * 2011-03-14 2014-06-04 日本メクトロン株式会社 ビルドアップ型多層フレキシブル回路基板の製造方法
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
ES2654803T3 (es) * 2015-08-03 2018-02-15 Pari Pharma Gmbh Método de fabricación de un cabezal vibratorio para un generador de aerosol y cabezal vibratorio para un generador de aerosol
US9786790B2 (en) 2015-12-10 2017-10-10 Industrial Technology Research Institute Flexible device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306546A (en) * 1992-12-22 1994-04-26 Hughes Aircraft Company Multi chip module substrate
US5457881A (en) * 1993-01-26 1995-10-17 Dyconex Patente Ag Method for the through plating of conductor foils
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JPH1117315A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1126370A (en) 1965-12-29 1968-09-05 British Aircraft Corp Ltd Improvements relating to printed circuits
FR2204940B1 (zh) 1972-10-27 1976-01-30 Thomson Csf Fr
US4528485A (en) 1982-04-13 1985-07-09 General Electric Company Electronically commutated motor, method of operating such, control circuit, laundry machine and drive therefor
US5374469A (en) 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP3088877B2 (ja) 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
JP2855414B2 (ja) * 1995-04-13 1999-02-10 日本メクトロン株式会社 磁気ヘッド用中継基板及びその製造法
JPH08316271A (ja) 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
WO1997001437A1 (en) * 1995-06-28 1997-01-16 Fraivillig Materials Company Circuit board laminates and method of making
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JP3559418B2 (ja) 1997-03-17 2004-09-02 株式会社東芝 プリント回路基板を備えた磁気ヘッド組立体、およびこれを備えた磁気ディスク装置
JP3063839B2 (ja) * 1997-11-18 2000-07-12 日本電気株式会社 実装部品の実装構造および実装方法
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306546A (en) * 1992-12-22 1994-04-26 Hughes Aircraft Company Multi chip module substrate
US5457881A (en) * 1993-01-26 1995-10-17 Dyconex Patente Ag Method for the through plating of conductor foils
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JPH1117315A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法

Also Published As

Publication number Publication date
EP1026929A3 (en) 2002-06-12
CN1192421C (zh) 2005-03-09
US6717064B1 (en) 2004-04-06
JP2000294685A (ja) 2000-10-20
EP1026929A2 (en) 2000-08-09
CN1268769A (zh) 2000-10-04
CN1536613A (zh) 2004-10-13
KR20000057906A (ko) 2000-09-25
JP3197540B2 (ja) 2001-08-13
KR100517033B1 (ko) 2005-09-26

Similar Documents

Publication Publication Date Title
CN1191000C (zh) 柔性布线板以及柔性布线板的制造方法
CN1299325C (zh) 衬底元片及软衬底
CN1182761C (zh) 印刷电路板及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1196387C (zh) 用于将集成电路连接至外部电路的载运带及其制作方法
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1174665C (zh) 多层挠性布线板
KR20100051699A (ko) 프린트 배선판용 쉴드 필름 및 프린트 배선판
CN1713799A (zh) 带电路悬挂基板的制造方法
CN1926675A (zh) 各向异性导电连接方法及各向异性导电粘合膜
CN1791305A (zh) 电路部件模块及其制造方法和电子电路装置
CN1194059A (zh) 用于粘合电子器件的可变形基片部件
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
JP2007103440A (ja) 配線基板の製造方法および配線基板
CN1744799A (zh) 布线电路基板
CN1784113A (zh) Cof用挠性印刷布线板及其制造方法
CN1320846C (zh) 电路基板及其制造方法
CN1610488A (zh) 布线电路板的制造方法
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1225950C (zh) 电路板
CN1838860A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1993021A (zh) 用于制造配线基板的方法
CN1221158C (zh) 双面配线基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: SONY CHEMICALS CORP.

Effective date: 20130221

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: SONY CHEMICALS CORP.

Free format text: FORMER NAME: SONY CHEMICALS CORPORATION

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: SONY CHEMICAL & INFORMATION DEVICE Corp.

Address before: Tokyo, Japan

Patentee before: Sony Chemicals Corp.

TR01 Transfer of patent right

Effective date of registration: 20130221

Address after: Tokyo, Japan

Patentee after: Sony Corp.

Address before: Tokyo, Japan

Patentee before: SONY CHEMICAL & INFORMATION DEVICE Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070207

Termination date: 20150203

EXPY Termination of patent right or utility model