CN1276696C - 多层接线板及其制造方法 - Google Patents

多层接线板及其制造方法 Download PDF

Info

Publication number
CN1276696C
CN1276696C CN02122643.1A CN02122643A CN1276696C CN 1276696 C CN1276696 C CN 1276696C CN 02122643 A CN02122643 A CN 02122643A CN 1276696 C CN1276696 C CN 1276696C
Authority
CN
China
Prior art keywords
layer
permeable formation
line layer
interconnection board
permeable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02122643.1A
Other languages
English (en)
Other versions
CN1392763A (zh
Inventor
池田健一
川岛敏行
田原伸治
大内一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1392763A publication Critical patent/CN1392763A/zh
Application granted granted Critical
Publication of CN1276696C publication Critical patent/CN1276696C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种制造多层接线板的方法，它包括如下步骤：把热固树脂原材料组分注入渗透叠层制品中，所述渗透叠层制品包括两个或多个渗透层以及位于渗透层之间并形成于任何渗透层上的线路层；使它们半固化或固化。另外，本发明还提供一种多层接线板，它具有叠层结构，通过浸渍的且固化的热固树脂，使两个或多个渗透层和设置在渗透层之间且形成于任何渗透层上的线路层被集成在一起。

Description

多层接线板及其制造方法
技术领域
本发明涉及一种制造多层接线板的方法，它包括的步骤有：把热固树脂原材料组分注入渗透叠层制品中，这种渗透叠层制品有两个或更多渗透层，以及位于渗透层之间并形成于任何渗透层中的线路层；并使它们固化或半固化，由此得到多层接线板。作为一种易于制造具有很多叠层的多层接线板的工艺，它们特别有用。
背景技术
近年来，日益希望加大接线板的密度，而伴以减小电子器件等的尺寸和重量，因而已使线路层具有多层结构。通常，有关多层接线板的结构都是顺序叠压绝缘层和其上形成有图案的线路层，相邻的线路层通过内部通孔(an inner via hole)彼此导电连接。至于导电连接的方法，公知的方法是：镀覆通孔之内圆周表面的方法；镀覆通孔之内内部空间以形成金属柱的方法；通孔的内部空间充填导电胶的方法等等。
作为制造具有如此多层导电结构之多层接线板的方法，已付实际应用的替代方法有：用与预浸体结合在一起的叠层单元作为绝缘层和线路层(或其上并未形成图案之金属箔)，以重复叠层并加热加压的方法；或者顺序形成绝缘层和线路层的方法。通常，在重复工序之间的中间步骤形成内部连接结构。
但是，在上述的制造方法中，要对每一层重复加热和加压。因而，相应于叠层数目使步骤数而增加。因此，在制造具有多层结构的接线板时这种制造方法的效率很低。而且，如此制成之多层接线板存在的问题是：由于顺序进行叠层步骤，绝缘层的粘结强度低，并且叠层的对准精度差。
发明内容
于是，本发明的目的在于提出一种制造多层接线板的方法，其中，同时完成集成叠层制品的步骤，以便易于制造具有很多叠层的多层接线板，并且，如此得到的多层接线板很难发生绝缘层之间的粘结强度或叠层对准精度的问题，从而得到所述的多层接线板。
另一方面，近来希望加大电子元件的安装密度。因而，已经提出一些结构，其中，将诸如电阻或电容等无源元件或诸如半导体芯片类的有源元件集成于多层接线板中。例如，提出一种布置芯片元件的方法，利用部分线路层形成元件的方法，上述两种方法结合的方法等。
但是，在这些方法中，有一个问题：在设置芯片元件的那一部分经常会出现空穴，或者以各种方式在所形成的元件之间保有空间。
于是，本发明的另一目的在于提出一种制造多层接线板的方法，其中，各芯片元件或各种元件之间可以很容易地保有空间，以此得到所述的多层接线板。
可由本发明以下述方式实现上述目的。
具体地说，本发明提供一种制造多层接线板的方法，包括如下步骤有：把热固树脂原材料组分(R)注入渗透叠层制品中，所述渗透叠层制品包括两个或多个渗透层，以及位于渗透层之间并形成于任何渗透层上的线路层；并使所述原材料组分半固化或固化。按照本发明的制造方法，将热固树脂原材料组分注入渗透叠层制品中，所述渗透叠层制品包括两个或多个渗透层，以及位于渗透层之间并形成于任何渗透层上的线路层。因而，可使原材料组分完全扩散到渗透层，并被半固化或固化。从而，可以得到所述的叠层结构，其中设有线路层并被集成在各绝缘层之间。这样，可以同时完成集成叠层制品的步骤，并且可以很容易地制造具有很多叠层的多层接线板。而且，如此得到的多层接线板在绝缘层之间没有界面。由于这个原因，所以不存在绝缘层之间的粘结强度问题，而且不需要依次对叠层进行加热和加压。因此，与传统技术相比，可以更大地改进叠层的对准精度。
在前述情况中，所述渗透叠层制品最好应该包括两个或多个线路层，并应该将它们设置成这样的状态：可以通过设在所述渗透层中的通孔中的导体而使线路层的图案部分被导电连接在各线路层之间的状态；或者是导电连接状态。在这种情况下，进行集成有很多线路层之叠层制品的步骤，同时还可以形成线路层之间的导电连接结构。因此，可以更有效地制成具有导电连接之线路层的多层接线板。此外，在通过设置在渗透层上的通孔中的导体而预先在层与层之间形成导电连接的情况下，由于这些层在进行集成叠层制品的步骤之间相互导电连接，所以导电连接更可靠。
另外，所述渗透叠层制品最好应该包括叠层单元，这种叠层单元包括：具有很多通孔的渗透层；在所述渗透层的至少一个表面上形成的线路层，；以及直立在从线路层的图案部分开始之通孔中的导体。在这种情况下，可以通过使用由很多叠层单元构成的渗透叠层制品，以相同的方法制造每个叠层单元。从而，能更有效地制造具有导电连接线路层的多层接线板。
在这种情况下，所述制造方法最好还应包括以下步骤：使用金属箔，这种金属箔具有导电凸起，所述凸起几乎与形成薄膜一侧的表面具有相同的高度，通过湿凝聚方法(wet coagulating method)，在金属箔上形成并附着树脂渗透层；蚀刻金属箔，形成线路层的图案部分，从而得到叠层单元。在这种情况下，可以同时进行渗透层的形成、金属箔的粘结以及通孔的形成。所以，可进一步提高叠层单元的生产效率。
再有，最好将渗透叠层制品设置在这样的状态中：将无源元件、有源元件以及构成它们的元件中的至少一个插入到渗透层之间，并且可使它们与线路层导电连接；或者是导电连接状态。在这种情况下，由于这些元件设置在渗透层之间，所以通过渗透层的变形容易得到用于设置元件的空间。
此外，最好将渗透叠层制品设置在这样的状态中：将无源元件、有源元件以及构成它们的元件中的至少一个设置在渗透层的开口部分中，并且可使它们与线路层导电连接；或者是导电连接状态。同样是在这种情况下，开口部分的上下渗透层可以变形。所以，可以减少设有开口部分的层数，这有利于将元件集成到多层接线板中。
另一方面，本发明提供一种多层接线板，它具有这样的叠层结构，利用注入的并且固化的热固树脂，使两个或多个渗透层与设在所述渗透层之间并形成于任何渗透层上的线路层集成在一起，并且多个能渗透的渗透层被注入同样的热固树脂，而无围绕着导体的边界。按照本发明的多层接线板，由于具有上述多层结构的多层接线板，因而可以容易地按上述步骤制造多层接线板。如此得到的多层接线板，各绝缘层之间没有界面。所以，不存在绝缘层之间的粘结强度问题，也不必通过依次形成叠层来进行加热和加压步骤。所以，比起传统技术来，可以大大地提高叠层的对准精度。
在前述情况中，在所述叠层结构中最好应该设置两个或多个线路层，并且应该通过设置在渗透层中的通孔中的导体，使线路层的图案部分被导电连接在所述各层之间。在这种情况下，可以容易地制造多层接线板，在这种多层接线板中，各线路层有如上述那样被导电连接。这样得到的多层接线板也被注入树脂，而没有围绕着导体的边界。所以，很难会因为绝缘层的部分分离而使导电连接切断，因而也提高了耐用性。
另外，在这种叠层结构中，最好将无源元件、有源元件以及构成它们的元件中的至少一个插入各渗透层之间，并能与线路层导电连接。在这种情况下，由于将这些元件设在各渗透层之间，所以易于得到设置元件所用的空间。
此外，在所述叠层结构中，最好应该将无源元件、有源元件以及构成它们的元件中的至少一个设置在渗透层的开口部分，并可与各线路层导电连接。同样是在这种情况下，由于开口部分的上下渗透层可以变形，所以可以减少设有开口部分的层数，这有利于将元件集成到多层接线板中。
附图说明
图1是表示本发明第一实施例多层接线板制造方法的过程示意图；
图2是表示本发明第一实施例多层接线板制造方法的过程示意图；
图3是表示本发明第一实施例多层接线板制造方法的过程示意图；
图4是表示本发明第二实施例多层接线板制造方法的过程示意图；
图5是表示本发明第三实施例多层接线板制造方法的过程示意图；
图6是表示本发明第四实施例多层接线板制造方法的过程示意图；
图7是表示本发明第五实施例多层接线板制造方法的过程示意图。
具体实施方式
下面结合附图说明本发明的优选实施例。
(第一实施例)
图1是表示本发明第一实施例多层接线板制造方法的过程示意图。如图1所示，本发明制造多层接线板的方法包括如下步骤：把热固树脂原材料组分注入渗透叠层制品30中，所述渗透叠层制品30包括两个或多个渗透层11，以及位于各渗透层11之间并形成于任何渗透层11中的线路层20；使它们半固化或者固化。本实施例中将会描述一个例子，其中，所述渗透叠层制品30包括两个或多的线路层20，并且可以通过设置在渗透层11上的通孔11a中的导体32，而使线路层的图案部分21被导电连接在所述各层之间。
在本实施例中，按照图1(a)所示的例子，叠层单元U包括：具有多个通孔11a的渗透层11；形成于渗透层11的至少一个表面上的线路层20；以及直立在从线路层20的图案部分21开始的通孔11a中的导体32，。
如图2所示，为了制成叠层单元U，最好包括以下步骤：通过湿凝聚方法(wet coagulating method)，在金属箔10上提供并附着由树脂制成的渗透层11，所述金属箔有导电凸起2a，凸起的高度几乎与形成薄膜一侧表面等高；蚀刻具有凸起的金属箔10的金属箔1，从而形成线路层20的图案部分21。
首先，说明形成具有凸起之金属箔10的方法。形成具有凸起之金属箔10方法的实例包括：如图2所示的采用蚀刻的形成方法；利用镀覆的形成方法；使用导电胶的形成方法等。
如图2(a)所示，就采用蚀刻的形成方法而言，首先制备包含两种金属层1和2的金属叠层板。构成金属叠层板的金属层1和2中之一可能成为线路层，而另一个可能成为导电凸起2a。于是，对应于各材料选择金属。对于金属层1和2的材料而言，可以使用铜、铜镍合金、青铜、黄铜、铝、镍、铁、不锈钢、金、银、铂等。这些金属层1和2的厚度最好应为1-50μm。金属层1的形成薄膜一侧的表面最好应该经过各种物理的或化学的表面处理，例如粗糙表面处理或变黑处理，以便提高渗透层11的附着力。
在本发明中，就湿凝聚方法所形成的树脂渗透层11之附着力、线路图案的可操作性等而言，最好用铜制成拟作为线路层的金属层1。另外，选择制作金属层2的金属，它在蚀刻过程中可以有选择地进行蚀刻而不会侵蚀金属层1。具体地说，可以采用铝等。可将包覆材料、镀覆材料等用于金属叠层板。
接下去如图2(b)所示，在部分金属层2的表面上形成掩膜层3，用以阻止蚀刻，在金属层2上将要形成导电凸起2a。可以用丝网印刷或照相平板印刷方法形成掩膜层3。由导电凸起2a的上表面面积决定各掩膜层3的尺寸，直径可为5-500μm。另外，可由各掩膜层3的形状控制导电凸起2a的上表面的形状，可以是圆形、方形、与线路图案相符的形状等。
接下去如图2(c)所示，蚀刻金属层2，形成导电凸起2a。在该情况下，最好调整蚀刻条件，以防过度削蚀。最好用蚀刻剂进行蚀刻，以便有选择地蚀刻金属层2。
再如图2(d)所示，清除掩膜层3。作为清除的方法，最好用化学制品清除或者是分离清除。因此，可以形成具有导电凸起2a的金属箔10，这种导电凸起2a的高度几乎与形成薄膜一侧表面的高度相同。
之后如图2(e)和2(f)所示，利用具有上述凸起的金属箔10，以湿凝聚方法形成并固定树脂渗透层11。在该情况下，最好将薄膜形成溶液4用量控制成：在形成薄膜后，使树脂渗透层11的表面几乎在导电凸起2a的水平面上。在本发明中，渗透层11最好具有30-90％的空穴，且气孔的平均大小为0.1-10μm。本发明首选使用具有优良耐热性并且机械强度高的树脂用作制造渗透层11的材料，可以采用诸如聚酰亚胺、聚酯、聚酰胺，特别是芳香族聚酰胺、聚酰胺-酰亚胺、聚醚酰亚胺、聚醚砜、聚醚硐之类的多种树脂。首先优选的是聚酰亚胺基树脂，因为它具有优良的绝缘性能和耐热性以及对金属层的优良附着力。再就是优选芳香族聚酰胺，因为它具有优良的绝缘性能和耐热性，而且热线胀系数较低。
通常，在湿凝聚工序中，制备具有树脂及溶解在溶剂中之添加剂的薄膜形成溶液(浓液)，并将其加(流延)到形成薄膜的基底材料上，然后再浸入凝聚溶液中，进行溶剂取代。于是，使树脂凝聚(变成胶)，然后干燥再清除凝聚溶液。于是，就可以得到渗透层。
主要包括重复单元(其中，酸残基及胺残基由酰亚胺键合)的聚酰亚胺基树脂可以包含其它其聚合物组分及混合物组分。就耐热性、吸水性及机械强度来说，可以采用具有以芳香基作为主链的聚酰亚胺，例如，由包含四羰基酸组分和芳香族二胺组分的聚合物构成的聚酰亚胺。特别希望使用具有限定粘性为0.55-3.00，最好是0.60-0.85(30℃下的测量值)的聚合物。在用湿凝聚方法形成渗透薄膜的情况下，具有上述范围限定粘性的聚合物可以形成渗透薄膜，这种薄膜具有在溶剂中的优良溶解性、机械强度高以及独立性。
关于聚酰胺基树脂，聚合物或其前体(聚酰胺酸)可以用于形成薄膜。聚酰胺酸的优点是分子结构小，因为比起聚酰亚胺来，它的溶解性更好。虽然聚合物可以完全变成酰亚胺，但转变成酰亚胺的比率允许为70％或更多。在把具有较高的酰亚胺转变比的聚合物用于掺杂的情况下，最好采用在重复单元中包含类似丁烷四(二酸酐)这种具有高软性组分的聚合物。
可以使用任何用于溶解聚酰亚胺基树脂或其前体的溶剂。就溶解性以及在用湿凝聚方法形成渗透薄膜的情况中的凝聚溶剂的溶剂取代速度而言，首选使用诸如N-甲基-2-吡喀烷硐、N，N-二甲基乙酰胺、N，N-二甲基甲酰胺或二甲基亚砜等质子惰性极性溶剂(aprotic polarsolvent)。优选的例子包括N-甲基-2-吡喀烷硐。另外，为控制湿凝聚过程中的溶剂取代速度，可以混合诸如二乙二醇、二甲醚或二乙二醇二乙醚。
另一方面，芳香族聚酰胺包括所谓对位型芳族聚酰胺和同位型芳族聚酰胺，以及那些部分主链被二苯醚、二苯丙烷、二甲基甲烷、二甲基酮、二甲基五砜所取代的，或者那些被甲基、卤原子等取代的芳环的联苯基或氢基芳香族聚酰胺。
对位型芳族聚酰胺的例子包括聚对-亚苯基对苯二甲酰胺。因而，只由硬组份取代的芳族聚酰胺会被溶解到特殊试剂中。因此，对于用来形成渗透层的芳香族聚酰胺而言，首选的是至少部分地使用部分主链被软性组分所取代的芳族聚酰胺，或者同位型芳族聚酰胺。
具有软组分的例子包括间-苯撑、2，7-萘、二苯醚、2，2-二苯丙烷和二苯甲烷。这种组分被用作共聚的二羧基单体或二胺单体，因而被引入骨架(bone)结构中。具有较高聚合比的组分通常对溶剂具有更为优良的溶解性。
用于溶解芳香族聚酰胺的溶剂的例子包括：四甲基脲、六甲基磷酰胺、N，N-二甲基乙酰胺、N-甲基-2-吡喀烷硐、N-甲基哌啶酮-2、N，N-亚乙基脲、N，N，N′，N′-四甲基阿洛糖(allonic)酰胺、N-甲基乙内酰胺、N-乙酰胺吡喀烷、N，N-二己基乙酰胺、N-乙基吡喀烷酮-2、N，N二甲基丙酸酰胺、N，N-二甲基异丁基酰胺、N-甲基甲酰胺、N，N-二甲基亚丙基脲以及它们的混合系统。此外，就溶解性和凝聚溶剂的溶剂取代速度而言，优选使用质子惰性极性溶剂，比如N-甲基-2-吡喀烷酮、N，N-二甲基乙酰胺或N，N-甲基甲酰胺。更为优选的例子包括N-甲基-2-吡喀烷酮。
另外，为控制溶剂取代速度，可以混合诸如二乙二醇、二甲醚或二乙二醇二乙醚或二乙二醇二丁醚。
在湿凝聚工序中所用的浓液最好用在-20℃到40℃。另外，可以使用任何不致溶解所用树脂并与溶剂兼容的凝聚溶液。至于凝聚溶液，可以使用水、醇(如甲醇、乙醇和异丙醇及其混合溶液)，特别可以适当地使用水。在注入时，凝聚溶液的温度并没有特别限制，但优选为0至90℃。
薄膜形成溶液的聚合物浓度最好在5％(重量)到25％(重量)的范围之间，更优选为7％(重量)到20％(重量)。如果浓度太高，粘性就会过度增大而难以成型。如果浓度太低，就难以形成渗透薄膜。
为了控制气孔形状和气孔大小，可以添加诸如硝酸锂这样的非有机材料或者诸如聚乙烯吡喀烷酮这样的有机材料。溶液中添加剂的浓度首选应该是1％(重量)至10％(重量)。如果增加了硝酸锂，溶液和凝聚溶液的取代速度会变大，并且会在海绵状结构中形成手指空隙结构(具有手指状空隙的结构)。当添加诸如聚乙烯吡喀烷酮这类用以减小凝聚速度的添加剂时，可以得到具有均匀膨胀之海绵状结构的渗透层。
加入这种掺杂，用以获得均匀厚度，并把这种掺杂注入诸如水这种凝聚溶液中凝聚，或者被留在水蒸气中凝聚，然后再注入水中。这样，溶剂就被清除，从而形成渗透薄膜。在形成渗透薄膜后，从凝聚溶液中取出渗透薄膜，并使之干燥。干燥温度并无特别限制，但优选为200℃或更低。
在本发明中，在薄膜形成后，最好使导电凸起2a的上表面2b应该如图2(f)所示的那样从渗透层11露出来。这可以通过控制涂层厚度t来实现。在这种情况下，通过薄膜的收缩，所得渗透层的厚度可以比导电凸起的厚度稍小一些。因此，希望使用一种在增加涂层厚度t的同时使导电凸起的上表面暴露出来的方法。这种方法的例子包括：用一种金属(具有大的接触角)，它排斥薄膜形成溶液，作为形成导电凸起的金属，而这种金属的例子包括铜、铝和不锈钢。另外，还使用在导电凸起的上表面进行表面处理的方法。
在薄膜形成以后，导电凸起的上表面未从渗透层露出来的情况下，可以通过溅射蚀刻、抛光、等离子蚀刻、表面碱处理等，清除在表面部分形成的渗透层。
当利用前体(即聚酰胺酸)由聚酰亚胺基树脂形成渗透层时，最后在200-500℃温度下进行热处理，以对所述前体加热，并使其进行闭环反应。
如图2(g)中所示，在如此得到的金属箔叠层中，通过用蚀刻剂进行蚀刻，对着金属层1形成图案部分21，从而形成线路层20。就蚀刻而言，可以使用与金属类型对应的蚀刻剂。就图案蚀刻而言，可以使用干膜抗蚀剂等。
如图1(b)所示那样构成如此得到的叠层单元U，由这种单元构成渗透叠层制品30。当要形成所述叠层单元U时，最好通过使用导引销等进行定位。而且，也可以在构成步骤或切断步骤实行暂时粘结叠层单元U的步骤。
按照本发明，也可以在注入树脂之前通过回流焊接等方式把图案部分21与导体32连接成接触状态，以便可靠地连接这些层。具体地说，渗透叠层制品30包括两个或多个线路层20，并且通过设置在渗透层11上的通孔11a的导体32，使线路层20的图案部分21被导电连接在所述各层之间。在这种情况下，可以通过在导体32的表面上单独进行焊接镀覆，以形成焊接涂层。最好使图2(b)中所示的掩膜层3经过焊接图案镀覆等处理，并且被不加清除地被应用。另外，也可以在焊接处使用具有低熔点金属。还可以使用具有高熔点的焊料，而不是电子元件的软熔步骤中所用的焊料。
如图1(b)和1(c)所示，按照本发明，使渗透叠层制品30被注入热固树脂的原材料组分R，并被半固化或固化。在本实施例中，注入原材料组分R并被半固化，以制备半固化制品31，进一步还要在其上形成金属箔25。然后，进行加热和加压，以使半固化产品31固化，并把金属箔25粘结在该产品上(见图1(d))。
注入热固树脂原材料组分R的方法举例有：在一个表面为平面的支承板40上，支承着渗透叠层制品30，并用各种涂料器等直接把热固树脂原材料组分R涂布在渗透叠层制品30表面上的方法；通过把原材料组分R涂布在基底材料片的表面上，并使该原材料组分R干燥，再把这样得到的固体涂层薄膜进行层压，并对叠层加热加压的方法。此外，还可按与热固树脂的喷注模塑或转移模塑中同样的方式注入原材料组分，并使之半固化或固化。
在如同本实施例一样，在几乎所有表面上的金属箔上都被制成图案的情况下，无图案的部分等于或大于整个表面的一半。所以，可以容易地从表面注入原材料组分。而在大多数表面上的金属箔等未被制成图案的情况下，可以从渗透叠层制品30的周围边缘部分注入原材料组分R。
所述热固树脂的例子包括酚醛树脂、聚酰亚胺树脂、聚酰亚胺酸等，就费用和易于处理度而言，首选环氧树脂、环氧树脂及其它树脂的混合物等。热固树脂的原材料组分除了溶剂之外可以包括催化剂、凝聚剂、阻燃剂、填料、增韧剂、加速剂等。热固树脂的原材料组分中所含的溶剂的例子包括甲酮、醋酸酯、酯、芳香烃、乙醇等。
在本实施例中，当原材料组分R被半固化时，最好将与树脂类型等相应的公知条件设定为半固化条件。最好在这样的条件下对渗透叠层制品30加压，使原材料组分R不致进入在渗透叠层制品30中的图案部分21与导体32之间的接触表面。关于具体的加压条件，首选为0.1-100MPa，选择0.5-50Mpa尤佳。
然后，如图1(d)所示，还要在半固化产品31上设置金属箔25，通过加热加压，使半固化产品31固化，而与金属箔25粘结。可以根据树脂的类型等来设定固化条件。这时，最好使导体27表面完全暴露于金属箔25的叠层表面，以增强各层之间导电连接的可靠性。至于预先使导体27暴露的方法，最好对整个表面抛光或者用化学制品进行清除。
此后，如图1(e)所示，最好通过使用蚀刻剂进行蚀刻，使金属箔25形成图案。所以，可以用层间连接结构制造具有四层的多层接线板。按照本实施例，可以用简单的方法制造具有多个叠层单元U和一个层的多层接线板。
如图1(e)所示，本发明的多层接线板具有叠层结构，从而用注入并固化的热固树脂把具有两层或多层渗透层11与位于渗透层11之间并位于任何渗透层11上的线路层20集成在一起。另外，所述叠层结构最好具有两个或多个线路层20，通过设置在渗透层11上的通孔11a的导体32，将线路层20的图案部分21导电连接在所述各层之间。
(第一实施例的变型)
在上述实施例中，通过蚀刻形成具有凸起金属箔10。在用镀覆形成金属箔的情况下，可以采用下述方法。具体地说，如图3(a)到3(d)所示，首先把干膜抗蚀剂7涂在金属层1上，使抗蚀剂被曝光，再被显影，形成开口7a。然后，通过在所述这部分上进行电解质镀覆等，可以形成导电凸起2a。此后，最好再用化学制品清除所述干膜抗蚀剂7，或者通过分离来清除干膜抗蚀剂7。按照这种方法，可用同一种金属形成导电凸起2a和金属层1。在导电凸起2a的高度不均匀的情况中，可以通过切削、抛光等方法使其变得均匀。
此外，在用导电胶形成导电凸起2a的情况下，最好用诸如丝网印刷之类的印刷方法在预定部分印制导电胶。在这种情况下，可以分开进行几次印刷，以使厚度均匀或更好。
(第二实施例)
图4表示本发明第二实施例多层接线板制造方法的过程示意图。在本发明的第二实施例中，预先将热固树脂的原材料组分R注入渗透叠层制品30，并使之固化，然后在线路层之间形成导电连接结构。用这种方法，如图4(a)所示，通过采用包括没有通孔的渗透层11和形成于渗透层11的至少一个表面上的线路层20的叠层单元U，以与第一实施例中相同的方法把热固树脂的原材料组分注入渗透叠层制品30，并使之固化。
接着，如图4(b)所示，用钻孔等方法形成穿透整个固化产品35的通孔36。在这种情况下，如果要进行中间线路层20的导电连接，最好形成使图案直径增加的直径增加部分21a(垫片)，并打开一个使直径增加部分21a穿过的通孔36，从而提高中间层连接的可靠性。
然后，如图4(c)所示，用非电解质镀覆、电解质镀覆等方法形成镀层37。最好是在非电解质镀覆之后，用非电解质镀层作为镀覆电极进行电解质镀覆。镀层37包括两个表面部分37b和37c，以及设在通孔36的内表面上的通孔镀覆部分37a。
此后，如图4(d)所示，用蚀刻等方法形成图案部分37d和37e。在这种情况下，最好在开口部分中加以抗蚀剂，以使通孔镀覆部分37a不被侵蚀。
可使通孔镀覆部分37a与设在两个表面上的线路层电连接，并可与中间线路层电连接。在本发明中，也可以在线路层之间设置不导电连接结构的绝缘层。
(第二实施例的变型)
虽然已举例描述了设置穿透固化制品35所有层的通孔36而形成中间层的连接结构，但也可以设置只通过各层中的一部分层的开口。例如，可以用激光等形成通到内部线路层20之图案部分21的开口，并形成覆盖所述开口内部和图案部分21的镀层，从而在所述各层之间实现导电连接。
而且，当要获得固化制品35时，可以设置金属箔，把金属箔粘结在两个表面上，并可以通过钻孔等方法在其上形成通孔36以进行通孔镀覆。
(第三实施例)
图5表示本发明第三实施例多层接线板制造方法的过程示意图。如图5所示，在本发明的第三实施例中，通过采用具有没有图案的金属箔22的叠层单元U1，从渗透叠层制品30的圆周边缘部分注入所述原材料组分。
首先如图5(a)所示，制备：包含渗透层11的叠层单元U1，所述渗透层11具有多个通孔11a、形成于渗透层11表面上的金属箔22和形成于通孔11a中的通孔镀覆32a；包含渗透层11的叠层单元U2，渗透层11具有多个通孔11a、形成于渗透层11表面上的线路层20和形成于通孔11a中的通孔镀层32a。
譬如，可用下述方法制造叠层单元U1。当先在金属箔22上形成渗透层11然后用激光方法等在渗透层11上形成通孔11a时，调整激光辐射条件，以便用熔融层涂覆通孔11a的表面。在其它部分被保护的前提下，对这种通孔11a进行非电解质镀覆。于是，可以制得包括厚度比较均匀之通孔镀层32a的叠层单元U1。
另外，比如可用下述方法制造叠层单元U2。当先在金属箔22的表面上形成具有表层的渗透层11然后用激光方法等形成通孔11a时，调整激光辐射条件，以便用融熔层涂覆通孔11a的表面。通过在通孔11a的内部和表层的表面上进行非电解质镀覆，可以获得具有厚度比较均匀之通孔镀层32a并且两个表面都有金属层的双面金属箔叠层板。通过在金属层上进行图案蚀刻，可以制得在两个表面上都有线路层20的叠层单元U2。
继而，如图5(b)所示，将具有上述叠层单元的渗透叠层制品30插入两个导向片41之间。导向片41可以防止热固树脂的原材料组分R流散到渗透叠层制品30的两个表面。虽然可将抗热的耐热树脂形成的片用于制成导向片41，但最好在导向片41的表面上设置诸如硅酮基粘合剂类的耐热粘结层，以便可靠地防止原材料组分R流散。
接下去如图5(c)所示，当用金属模42从两个表面按压渗透叠层制品30时，热固树脂原材料组分R在这样的状态下受到压挤并被注入，从而把原材料组分R注入到渗透叠层制品30中。这时，可以设定金属模42的加热温度，以获得足够的流动性，而不使原材料组分R固化。
另外，如图5(d)所示，当被金属模42从两个表面按压时，原材料组分R在这样的状态下被固化。这时，可以设定金属模42的加热温度，使注入的原材料组分R充分固化。
然后，再如图5(e)和5(f)所示，解除压力，取出固化产品，并对金属箔22进行图案蚀刻，从而形成了在两个表面上构成线路层的图案部分22a。
(第四实施例)
图6表示本发明第四实施例多层接线板制造方法的过程示意图。在本发明的第四实施例中，使用渗透叠层制品30，并使该渗透叠层制品30被设置于这样的状态中：其中在各渗透层11之间设有无源元件T，并可与线路层20导电连接的状态；或者是导电连接的状态。特别在无源元件T的厚度小于相邻渗透层11厚度的情况下，本实施例有效。下面只描述与上述实施例不同的部分。
首先如图6(a)所示，设置无源元件T，使无源元件T的终端部分(电极部分)能叠层单元U中的线路层20的图案部分21导电连接。另外，通过回流焊接方法，使无源元件T的终端部分粘结到图案部分21，以使它们二者进入导电连接状态。
电阻、电容、线圈等当中的任何一种用作无源元件T，并可使这些形成矩阵、网络等。另外，也可以使用诸如半导体电路或晶体管(如裸片)之类的有源元件以及构成无源元件T的元件等。
例如，通过印制含树脂的碳等方法形成构成电阻的元件。例如，构成电容的元件在图案之间形成预定的电容(必要时，可同时使用介电常数高的材料)。构成线圈的元件的例子包括螺旋线图案。对于半导体集成电路，可以装入半导体芯片，优选裸片等。
以下如图6(b)所示，形成叠层单元U的渗透叠层制品30。这时，与无源元件T加压接触的渗透层11变形，可以容易地保它用以设置无源元件T的空间。在渗透层11变形并被紧密按压的部分，在有些情况下，会使热固树脂原材料组分的注入性能稍有降低。不过，绝缘性能却一点也不会退化。所以，用与第一实施例相同的方式，把热固树脂的原材料组分注入渗透叠层制品30，并使之固化。
在如上所述那样得到的铁板多层接线板的叠层结构中，如图6(e)所示，将无源元件T、有源元件以及构成它们的元件中的至少一个插入渗透层11之间，并与线路层20导电连接。
(第五实施例)
图7表示本发明第五实施例多层接线板制造方法的过程示意图。在本发明的第五实施例中，使用渗透叠层制品30，将该渗透叠层制品30设置于这样的状态中：将无源元件T设置在渗透层11的开口11b中，并与线路层20导电连接的状态；或者是处于导电连接状态。特别在无源元件T的厚度大于相邻渗透层11厚度的情况下，本实施例有效。下面只描述与上述实施例不同的部分。
首先如图7(a)所示，设置无源元件T，使而无源元件T的终端部分(电极部分)可与叠层单元U中线路层20的图案部分21导电连接，并将渗透层11的开口部分11b设置在这样的位置，使得能够插入所要安排的无源元件T。另外，通过回流焊接，把无源元件T的终端部分粘结到图案部分21上，从而使它们二者都进入导电连接状态。
开口部分11b的形状和大小可与无源元件T的外圆周相同，或者略有不同。在不使无源元件T连接的情况中，开口部分11b也可以具有使无源元件T定位的功能。在这种情况下，最好使开口部分11b的形状和大小能保持无源元件T的外圆周。
将电阻、电容、线圈等当中的任何一个用作无源元件T，可使这些形成矩阵、网络等。另外，也可以使用诸如半导体电路或晶体管(如裸片)之类的有源元件以及构成无源元件T的元件等。
例如，通过印制含树脂的碳等方法形成构成电阻的元件。例如，构成电容的元件在图案之间形成预定的电容(必要时，可同时使用介电常数高的材料)。构成线圈的元件的例子包括螺旋线图案。对于半导体集成电路，可以使用半导体芯片，优选裸片等。
接下去如图7(b)所示，形成叠层单元U的渗透叠层制品30。这时，与无源元件T压力接触的渗透层11变形，可以容易地保有设置无源元件T的空间。在渗透层11变形并被紧密按压的部分，在有些情况下，会使热固树脂原材料组分的注入性能稍有降低。不过，绝缘性能却一点也不会退化。所以，用与第一实施例相同的方法把热固树脂的原材料组分注入渗透叠层制品30，并使之固化。
在如上所述那样得到的多层接线板的叠层结构中，如图6(e)所示，使无源元件T、有源元件以及构成它们的元件中的至少一个被设置在渗透层11中，并与线路层20导电连接。
例子
下面将说明所述结构的具体例子和本发明的效果。以下述方法对渗透层的空闲率等进行评估。
(1)整个渗透层的空闲率
空闲率(％)＝{1-((重量/密度)/体积)}×100
测量渗透层的体积和重量，以便利用材料密度通过上述等式计算空闲率。
(2)渗透层截面的平均气孔尺寸
对于渗透层的截面，用扫描电子显微镜(SEM)进行电子照相，以便得到渗透层截面的平均气孔尺寸。
[制备有凸起之金属箔的例子]
在1盎司重的铜箔上形成图案，从而用蚀刻法(半蚀刻)制备有凸起的金属箔。在有凸起的金属箔中，凸起的高度为20μm，凸起的直径为150μm。
[制备聚酰亚胺渗透层的例子]
通过使用薄膜涂覆器，将含19重量份(摩尔比为100∶15∶85)的BPDA(二苯基四羧酸二酐)-DDE(二氨基二苯醚)-PPD(对亚苯基二胺)基聚酰亚胺前体和81重量份的N-甲基-22吡喀烷酮(NNP)的薄膜形成溶液，以100μm的间隙以均匀的厚度加到具有凸起的金属箔的表面上。紧跟着涂覆之后，立即把涂覆表面浸入25℃的纯水中，从而使聚酰亚胺前体凝聚。在凝聚之后，在90℃下干燥一个小时或更长。在干燥之后，在氮气氛围中以400℃加热三个小时，以便加热前体，并使之进行闭环反应。于是，得到了形成于铜箔上的聚酰亚胺渗透层。该聚酰亚胺渗透层的厚度为18μm，并有海绵结构，全部空闲率为50％，平均气孔尺寸为0.2μm。另外，导电凸起的上表面完全暴露。
通过使用金属箔叠层板，用蚀刻剂对铜箔经受蚀刻处理，从而形成线路图案。这样形成图案是优良的。
[制备芳香族聚酰胺渗透层的例子]
使芳香族聚酰胺(Teijin Limited生产的CORNEX)溶解在N-甲基-2-吡咯烷酮(NMP)中，而且向其中加入聚乙烯吡咯烷酮(PVP)(ISP JapanCo.，Ltd.生产的K-90)和水。于是，得到含有芳香族聚酰胺(9重量份)、NMP(83重量份)、PVP(4重量份)和水(4重量份)的聚合物溶液。通过使用薄膜涂覆器，使这种聚合物溶液以60μm的间隙以均匀的厚度被加到有凸起的金属箔表面上。紧跟在涂覆之后，立即把涂覆表面浸入60℃的水箱，形成渗透层。继而，将渗透层在水中保存24小时，从中清除溶剂。之后，在90℃下干燥一小时或更长。所述渗透层的厚度为10μm，并有海绵结构，全部空闲率约为50％，平均气孔尺寸为0.2μm。另外，导电凸起的上表面完全暴露。
通过使用金属箔叠层板，用蚀刻剂对铜箔进行蚀刻处理，从而形成线路图案。这样形成图案是优良的。

Claims (11)

1.一种制造多层接线板的方法，其特征在于，包括如下步骤：把热固树脂原材料组分(R)注入渗透叠层制品(30)中，所述渗透叠层制品包含两个或多个渗透层(11)，以及位于渗透层(11)之间并形成于任何渗透层(11)上的线路层；使所述原材料组分(R)半固化或固化。
2.如权利要求1所述的制造多层接线板的方法，其特征在于，所述渗透叠层制品(30)包括两个或多个线路层(20)，并被设置在这样的状态：通过设置在渗透层(11)中的通孔(11a)中的导体(32)，将线路层(20)的图案部分导电连接于线路层之间的状态。
3.如权利要求1或2所述的制造多层接线板的方法，其特征在于，所述渗透叠层制品(30)包含叠层单元(U)，所述叠层单元包含：具有多个通孔(11a)的渗透层(11)；形成于渗透层(11)的至少一个表面上的线路层(20)；以及直立在从线路层(20)的图案部分(21)开始的通孔(11a)中的导体(32)。
4.如权利要求3所述的制造多层接线板的方法，其特征在于，还包括以下步骤：使用包含导电凸起(2a)的金属箔(10)，所述凸起的高度几乎与形成薄膜一侧的表面的高度相同，通过湿凝聚方法，在金属箔(10)上形成并附着到树脂渗透层(11)上；并蚀刻金属箔(10)，以形成线路层的图案部分(21)，得到叠层单元。
5.如权利要求1或2所述的制造多层接线板的方法，其特征在于，使所述渗透叠层制品(30)被设置在这样的状态：使无源元件(T)、有源元件以及构成它们的元件中的至少一个插入渗透层(11)之间，并且与线路层(20)导电连接的状态。
6.如权利要求1或2所述的制造多层接线板的方法，其特征在于，使所述渗透叠层制品被设置在这样的状态：使无源元件(T)、有源元件以及构成它们的元件中的至少一个位于渗透层(11)的开口部分(11b)中，并且与线路层(20)导电连接的状态。
7.一种多层接线板，其特征在于，具有叠层结构，通过注入的且固化的热固树脂，使两个或多个渗透层(11)和设在各渗透层(11)之间并形成于任何渗透层(11)上的线路层(20)被集成在一起；并且多个能渗透的渗透层被注入同样的热固性树脂，而无围绕着导体的边界。
8.如权利要求7所述的多层接线板，其特征在于，在所述叠层结构中，设置两个或多个线路层(20)，并通过设置在渗透层(11)中的通孔(11a)中的导体(32)，将线路层(20)的图案部分(21)导电连接于所述各层之间。
9.如权利要求7或8所述的多层接线板，其特征在于，在所述叠层结构中，无源元件、有源元件(T)以及构成它们的元件中的至少一个插入渗透层(11)之间，并能与线路层(20)导电连接。
10.如权利要求7或8所述的多层接线板，其特征在于，在所述叠层结构中，无源元件(T)、有源元件以及构成它们的元件中的至少一个被设置在渗透层(11)的开口部分(11a)，并与线路层(20)导电连接。
11.如权利要求7所述的多层接线板，其特征在于，所述渗透层(11)由聚酰亚胺或芳香族聚酰胺制成。
CN02122643.1A 2001-06-18 2002-06-18 多层接线板及其制造方法 Expired - Fee Related CN1276696C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001183318 2001-06-18
JP2001183318 2001-06-18
JP2001-183318 2001-06-18
JP2002003067A JP2003078244A (ja) 2001-06-18 2002-01-10 多層配線基板及びその製造方法
JP2002003067 2002-01-10
JP2002-003067 2002-01-10

Publications (2)

Publication Number Publication Date
CN1392763A CN1392763A (zh) 2003-01-22
CN1276696C true CN1276696C (zh) 2006-09-20

Family

ID=26617101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02122643.1A Expired - Fee Related CN1276696C (zh) 2001-06-18 2002-06-18 多层接线板及其制造方法

Country Status (4)

Country Link
US (1) US7017264B2 (zh)
EP (1) EP1272022A3 (zh)
JP (1) JP2003078244A (zh)
CN (1) CN1276696C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US9985207B2 (en) * 2004-12-06 2018-05-29 Flexenable Limited Electronic devices
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
JP4276195B2 (ja) * 2005-03-04 2009-06-10 Ｔｄｋ株式会社 基板の保管方法及びコイル部品の製造方法
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2015088750A (ja) * 2013-10-28 2015-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． コア基板およびコア基板の製造方法
US9666514B2 (en) * 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
JP2020123633A (ja) * 2019-01-29 2020-08-13 Dic株式会社 配線構造の製造方法
CN110355932B (zh) * 2019-06-21 2020-06-19 西安交通大学 一种多层电介质材料的制备装置及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303078A (en) 1962-05-18 1967-02-07 David Wolf Method of making electrical components
CA1011002A (en) 1974-05-16 1977-05-24 Minnesota Mining And Manufacturing Company Method for making printed circultry
US5136123A (en) 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board
JPH05299796A (ja) 1992-04-22 1993-11-12 Hitachi Chem Co Ltd 多層印刷配線板用接着シートおよびそれを用いた金属張積層板
JP3146712B2 (ja) 1993-01-12 2001-03-19 松下電器産業株式会社 両面プリント基板およびその製造方法
CA2115334A1 (en) 1993-02-10 1994-08-11 Isao Tomioka Film forming solution, porous film obtained therefrom and coated material with the porous film
DE69631573T2 (de) 1995-10-16 2004-12-16 Sumitomo Chemical Co., Ltd. Prepreg, Verfahren zu seiner Herstellung und gedrucktes Leiterplattensubstrat, das dasselbe verwendet
JP3677892B2 (ja) 1995-10-16 2005-08-03 住友化学株式会社 プリプレグおよびその製造方法、並びにそれを使用するプリント回路用基材およびプリント回路用積層板
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP2001127389A (ja) 1999-11-01 2001-05-11 Matsushita Electric Ind Co Ltd 回路基板用絶縁材と回路基板および回路基板の製造方法

Also Published As

Publication number Publication date
CN1392763A (zh) 2003-01-22
EP1272022A3 (en) 2004-09-01
EP1272022A2 (en) 2003-01-02
US7017264B2 (en) 2006-03-28
US20020192870A1 (en) 2002-12-19
JP2003078244A (ja) 2003-03-14

Similar Documents

Publication Publication Date Title
CN1101126C (zh) 布线板及其制造方法
KR101210800B1 (ko) 섬유-수지 복합체, 적층체 및 프린트 배선판, 및 프린트배선판의 제조 방법
CN1276696C (zh) 多层接线板及其制造方法
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1320012A (zh) 生产多层电路板的方法
CN1237857C (zh) 生产金属箔层压制品的方法和生产线路板的方法
CN1203738C (zh) 挠性电路板的制造方法
CN1532926A (zh) 布线部件及其制造方法
CN1215745C (zh) 接线板及其制造方法
CN1212049C (zh) 电路形成基板及电路形成基板的制造方法
CN1394465A (zh) 电路形成基板的制造方法、电路形成基板及电路形成基板用材料
JP4273837B2 (ja) 金属箔付き絶縁シート、多層配線板、及び多層配線板の製造方法
US7121000B2 (en) Method for manufacturing multilayer wiring board
CN1268185C (zh) 金属箔层压板及其制备方法
US7237332B2 (en) Method of manufacturing wiring board
JP2003208820A (ja) 異方導電性フィルム及びその製造方法
JP2005116660A (ja) 導電性ペースト充填基板およびその製造方法
JP2004179202A (ja) 多層配線板製造用金属箔付き絶縁シート及び多層配線板
JP2004066763A (ja) 金属箔積層板及びその製造方法
JPH0730212A (ja) 導体−絶縁性樹脂複合体、その複合体からなる単層回路基板およびその単層回路基板を用いてなる多層配線基板
JP2002344131A (ja) ビアホール形成方法及び高密度配線基板の製造方法
JP2002344114A (ja) 配線基板及びその製造方法
JP2002144475A (ja) プリント配線板用積層体
JP2004066764A (ja) 金属箔積層板及びその製造方法
JP2002204069A (ja) 金属層間の導電接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060920