CN1276470C - 多晶硅膜的制造方法及评价装置 - Google Patents

多晶硅膜的制造方法及评价装置 Download PDF

Info

Publication number
CN1276470C
CN1276470C CNB021064261A CN02106426A CN1276470C CN 1276470 C CN1276470 C CN 1276470C CN B021064261 A CNB021064261 A CN B021064261A CN 02106426 A CN02106426 A CN 02106426A CN 1276470 C CN1276470 C CN 1276470C
Authority
CN
China
Prior art keywords
polysilicon film
particle diameter
substrate
polysilicon
average grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021064261A
Other languages
English (en)
Other versions
CN1409378A (zh
Inventor
武田一男
斋藤雅和
高嵜幸男
阿部广伸
大仓理
木村嘉伸
芝健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1409378A publication Critical patent/CN1409378A/zh
Application granted granted Critical
Publication of CN1276470C publication Critical patent/CN1276470C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种多晶硅膜的制造方法，包括步骤：通过光照设置在衬底上的硅膜形成多晶硅膜，和选择衬底样品，所述衬底样品具有500nm或更大的面内平均粒径。根据本发明，能够稳定制造高性能的多晶硅TFT液晶显示器。

Description

多晶硅膜的制造方法及评价装置
技术领域
本发明涉及用于液晶和半导体器件的多晶硅(有时简称多硅，poly-Si)膜的制造方法以及检验多晶硅膜的方法。
背景技术
作为用作液晶显示器中的驱动元件的薄膜晶体管(TFT)的有源层，多晶硅膜优于非晶硅(a-Si)膜的原因如下：在多晶硅膜的情况下，由于载流子(n沟道中的电子或p沟道中的空穴)迁移率高，可以减小晶胞尺寸，以便可以加强液晶显示器的精度和细度。另外，形成传统的多晶硅TFT需要在1000℃或更高温度下的高温处理。另一方面，当采用低温多晶硅形成技术，其中只用激光对硅层退火不会使衬底的温度高时，可以采用便宜的玻璃衬底，在低温处理中形成具有高迁移率的TFT。
在此激光退火中，如图13所示，在用可吸收的光照射的同时，扫描形成在玻璃衬底上的a-Si膜，以使整个a-Si膜形成为多晶体，从而得到多晶硅膜。如图14所示，多晶硅粒径随着激光照射能量表面密度(注量)变化，使得激光的稳定性反应在多晶硅的粒径分布上。多晶硅膜的载流子迁移率随着粒径的增加而增加。为了得到高TFT特性和共面均匀性。需要使粒径分布均匀，并且保持大的粒径。为了得到大的粒径，在图14所示的D区中要采用充分的注量。然而，如果由于激光的不稳定，注量向上移动等，注量进入图14所示的E区，即多晶硅膜包含粒径为200nm或更小的微晶粒的区。在这种情况下，载流子迁移率降低，生成缺陷器件。粒径不仅随着激光注量变化，而且随着激光退火之前Si膜的厚度的非均匀性变化。因此，为了形成多晶硅膜使其粒径总是位于确定的范围内，必须使激光的不稳定性和衬底的厚度变化轻微。为此，需要控制粒径。据此，通过检查多晶硅粒径并将此检查结果反馈到激光退火条件控制多晶硅粒径以保持其恒定变得很重要。
作为控制的方法，测量多晶硅的粒径本身是最可靠的。已经利用电子显微镜或扫描隧道显微镜，通过将用于检查的样品引入初始或中间产品批或通过随机抽样并直接观察在制造工艺中形成的多晶硅膜的粒径来测量粒径。另一个先有技术是下述方法。日本专利KOkaiNo.10-214869公开了一种方法，其中基于其透射率计算多晶硅膜。根据此方法，尽管基于通过利用a-Si和多晶硅之间的吸收系数比得到的Si和多晶硅之间的比，可以监视由于不充分的激光束注量而导致的不充分结晶，但不能估算粒径。日本专利KOkaiNo.11-274078公开了一种方法，其中基于其表面光泽(反射率)计算多晶硅膜。在此方法中，利用随着多晶硅粒径的变化而导致的光泽的变化，并且认为光泽在最佳多晶硅粒径处最小。此最佳多晶硅粒径对应于反射率变得最小的粒径，即，表面粗糙度变得最大。
发明内容
如果膜的表面粗糙度高，器件的栅绝缘膜的抗压性变得不足。这样，将通过利用使表面粗糙度变得最大的条件检测的粒径用于一种方法，在此方法中，检测由于显著的表面粗糙度而使抗压性不充分的危险最大的区域。如果采用此区域，需要减小表面粗糙度的工序，导致了复杂的制造工艺。这样，依赖于上述先有技术的衬底检查方法的器件制造工艺需要减小表面粗糙度的特殊的工艺，它的使用限制到图14所示的B区中的粒径(大约300nm)。然而，为了制造耗电省且具有更高精度和细度的液晶，必须形成具有更高载流子迁移率的多晶硅膜。为了形成这种多晶硅膜，采用图14所示的D区(即其中粒径变得最大的区)就足够了。为此，需要不依赖于表面粗糙度来估算粒径。作为确定D区的方法，上述先有技术不适合，并且为了得到测量结果，利用电子显微镜观察的检查不适合于确定批量生产线的场合，因为需要人力和长时间。据此，难以制造稳定的、具有低表面粗糙度和大于300nm的粒径的多晶硅衬底。鉴于上述问题，作出了本发明，使其能够通过简单的方法，确定表面粗糙度低并且多晶硅的粒径最大的区。这样，本发明的目的是提供一种制造多晶硅膜的方法，此多晶硅膜具有低的表面粗糙度和高的载流子迁移率，不存在产品不均匀性或具有高的生产率。
为了实现上述目的，本发明提供了一种制造多晶硅膜的方法，包括步骤：通过光照射，给设在衬底上的硅膜退火形成多晶硅膜，测量多晶硅膜的光衍射图形，和基于光衍射图形选择多晶硅膜。
上述硅膜由a-Si膜构成，并且通过激光束照射退火转化为多晶硅膜。通过测量散射光强度的角度分布估算多晶硅膜的粒径，通过辨别其粒径是否在平均粒径的上限和下限范围内来判定多晶硅膜的质量，所述范围是通过场效应迁移率和粒径之间的关系而确定的。
如图1所示，用于上述多晶硅尺寸测量并具有依赖于散射光强度的角度的光源2是具有540nm和更低的输出波长的激光，光源2垂直于其上形成有上述多晶硅膜的衬底1发射激光束。为了从照射区测量散射光强度的角度分布，多个光监测器单元7以大约5-45的范围位于各个角度。如图7所示，多晶硅粒径和光衍射图形中的散射光强度的角度分布的宽度之间的关系可以通常的傅里叶变换的形式来说明，来自粒子的散射光强度的角度分布的宽度随着粒径的增加而降低。图7显示了不与另一个发生干涉的单个粒子和密集聚集互相干涉的粒子两种情况。在后一种情况中，分布使得散射光强度在接近于零的散射角度衰减。在任一种情况下，当比较具有更大角度分布宽度的分布A和具有更小的角度分布宽度的分布B的粒径时，可以判定分布B的粒径比分布A的粒径大。根据此原理，在不破坏的情况下测量粒径。
在上述制造多晶硅膜的方法中，在多晶硅的制造流程中，测量多晶硅的光衍射图形中的散射光强度的角度分布的宽度，所述多晶硅是通过用准分子激光束照射a-Si形成的薄膜。由上述测量结果，估算多晶硅的粒径。基于估算结果，设定退火激光束的注量。当退火激光束的注量太低时，粒径不会变得足够大。因此，固定注量的下限。
另一方面，在由于太高的注量形成了如图17所示的微晶时，降低平均粒径，并且在图18所示的光衍射图形中出现线性图形。通过检测线性图形检测微晶条纹线。固定退火激光束的注量的上限，使得不出现微晶条纹线。将激光注量的下限和上限固定在下述平均粒径的控制范围内。
利用图15所示的平均粒径和场效应迁移率之间的关系，从希望的场效应迁移率和场效应迁移率的共面分布的变化范围来确定平均粒径的控制范围(平均粒径的上限和下限)。
在制造之前为了确定激光退火条件，在逐步改变衬底中的激光注量的条件下进行退火，此后，由得到的多晶硅膜的光衍射图形中的角度分布的宽度估算平均粒径，确定激光退火条件，使得平均粒径在控制的范围内。在实际工艺中，按如下方式减少产品的非均匀性，提高生产率：估算激光退火后的多晶硅膜的粒径的共面分布，根据上述标准，判定由激光退火得到的衬底样品的质量，只有当样品被判定为合格时才将样品送到后续步骤。在这种情况下，不需要总是进行全部检验，可以根据一个并且相同批中每个衬底样品的平均粒径的变化范围选择抽样检验或全部检验。即，当在一个且相同批中每个衬底样品的平均粒径的变化范围在±20％范围内时，在一个且相同批中检验至少一个衬底样品足够了。在传统的抽样检验中，检验三个样品，即每批中的第一个样品、中间样品和最后一个样品。对于所有三个样品来说，当平均粒径的共面变化范围在±20％范围内时，认为整批是合格批。然而，如果三个衬底样品中甚至仅一个的平均粒径的变化范围在±20％的范围之外，将此批的抽样检验转为全部检验。
这样，通过全部检验或抽样检验筛选衬底样品。根据图15所示的数据，通过控制粒径使得平均粒径为500nm或更大，平均粒径值的共面分布中的平均粒径变化范围在±20％范围内，就形成了多晶硅膜，具有不低于200cm2/VS设定值的场效应迁移率，场效应迁移率的共面变化在±10％范围内。
附图说明
图1是显示用于说明根据本发明的多晶硅的粒径估算方法的结构例示意图。
图2A和2B是显示基于光衍射图形用于粒径测量和检查的设备(多束型)的结构的示意图。
图3是显示用于说明根据本发明的多晶硅的粒径估算方法的另一个结构例示意图。
图4A和4B是显示基于光衍射图形用于粒径测量和检查的设备(多束型)的另一个结构的示意图。
图5是显示用于说明根据本发明的多晶硅的粒径估算方法的再一个结构例示意图。
图6是显示基于光衍射图形的带有粒径测量功能的激光退火设备的结构示意图。
图7A和7B是用于说明根据本发明的多晶硅粒径估算原理的示意图。
图8显示了总结通过研究每个多晶硅、其粒径和粗糙度的光衍射图形中的关系得到的试验数据表。
图9是通过研究与光衍射图形中的散射光强度的角度分布宽度有关的激光注量而得到的曲线图。
图10A、10B和10C是显示利用SEM在一个和相同的样品中观察到的多晶硅晶粒边界的图。
图11是显示用于测量光衍射图形的监测器单元阵列的图。
图12是显示在用于测量光衍射图形的监测器是两维检测型时的光学检测系统图。
图13是显示采用激光退火的多晶硅形成工艺的图。
图14是显示激光注量、多晶硅粒径和表面粗糙度中的关系的曲线图。
图15是显示多晶硅粒径和承载迁移率之间关系的曲线图。
图16是显示基于粒径检查信息用于反馈到激光退火工艺的方法流程图。
图17显示了在高注量区的情况下，出现的微晶条纹线。
图18是在存在微晶条纹线的情况下，光衍射图形的示意图。
图19显示了检验结果的代表例。
参考标号的描述
1-通过在玻璃衬底上形成多晶硅膜而得到的衬底样品，2-激光束照射源，3-照射激光束，4-半反射镜，5-反射镜，6-照射光强度监视器，7-光衍射图形的检测表面，8-衬底支座，9-用于固定光照射系统和光检测系统的支架，10-散射光，11-用于衬底固定的真空吸盘孔，11-1-检测器单元，11-2-孔，12-1-二维检测器，12-2-透镜，12-3-玻璃上的多晶硅膜，13-1线束脉冲准分子激光，13-2-反射镜，13-3-多晶硅膜，17-1-退火激光照射束的长轴方向，18-1-来自微晶晶粒区和熔融晶粒区之间的边界的衍射图形，18-2-反应平均粒径的环形光衍射图形。
具体实施方式
作为本发明人的试验结果，有如下发现：当形成的多晶硅的晶粒最大并且不包含微晶时，电导率高，来自于由准分子激光退火(ELA)形成的薄膜的散射光强度的角度分布宽度最小。
试验数据示于图8。此数据表示与来自多晶硅膜的散射光强度相关的角度和SEM观察结果相关的激光注量以及AFM观察结果。作为SEM观察的结果，有如下发现：当注量为420mJ/cm2时，得到了相同尺寸的晶粒区，此区的粒径大约为300nm；随着注量的增加，得到的晶粒都是通过大约300nm大小的多个晶粒熔融而形成的；并且随着熔融的进行，平均粒径增加。在接近于470mJ/cm2的注量处，多晶硅晶粒边界中的熔融率最大，生成最大的平均粒径。当多晶硅具有均匀的粒径时，在边界的三相点处存在凸起。熔融晶粒是通过熔融多个均匀的晶粒而形成的，并且由于熔融，具有在晶粒边界中具有凸起的形状。根据AFM的观察，在均匀粒径的情况下，表示粗糙度的最大高度差为60nm或更大，并且随着熔融的进行而减小到60nm以下。在均匀粒径的情况下，均方根粗糙度(RMS)为大于8nm，并且随着熔融的进行而降低到8nm以下。这些结果与图14所示的粒径和粗糙度之间的关系一致。
图9是利用图1所示的测量系统测得的与光衍射图形中的角度分布宽度的倒数有关的注量。可以看出，如图9所示，随着注量的增加，角度分布的宽度降低(即，1/角度分布的宽度增加)，当注量超过大约490mJ/cm2或更大时，角度分布的宽度增加(即，1/角度分布的宽度降低)。图10显示了在如图9所示的情况下，相同样品的SEM照片中的晶粒边界。在420mJ/cm2的注量得到的样品具有大约300nm的粒径，此粒径处于相同尺寸的晶粒区中。由于熔融，在480mJ/cm2的注量得到的样品具有500nm或更大的平均粒径。在510mJ/cm2的注量得到的样品显示了在其内微晶粒和通过熔融形成的具有大粒径的晶粒一起存在。因此，图9所示的曲线表示随着多晶硅粒径的增加，角度分布的宽度降低。另外，此曲线对应于图14所示的曲线，显示了与粒径有关的注量，并且表示能够检测粗糙度低且粒径最大的D区。在本发明中，通过利用下列事实确定激光退火的优选条件：能够使散射光强度的角度分布的宽度最小的状态是这样的条件，即在此条件下，晶粒粒径变得最大，没有微晶与具有大粒径的晶粒一起存在，因此，此状态提供了最高的场效应迁移率。此外，基于粒径的测量结果，判别不合格品且防止其流到后续的制造步骤，或者将测量结果反馈到激光退火的注量的设定值。这样，多晶硅总是在优选条件下制造，从而提高生产率。
图16示意性地说明了上述工序步骤。将通过检查粒径得到的信息发送到中央控制计算机并反馈到制造工艺，例如关于自动控制承载装置的衬底样品流的信息和关于制造设备的工艺参数的变化信息。自动控制承载装置承载衬底样品从激光退火设备到粒径测量设备，或者从后者到前者，并且自动控制装置和所述设备借助于网络互相通讯。利用自动控制承载装置将通过激光退火设备制备的多晶硅衬底样品载到粒径测量设备并测定。粒径测量装置将关于每个衬底样品的质量判定结果和判定为不合格的衬底样品的粒径共面分布的信息提供给中央控制计算机和激光退火设备，其中每个衬底样品的质量是根据确定的标准来判定的。判定为不合格的返回激光退火设备用于再退火，判定为合格的衬底样品远到生产设备用于后续步骤。在粒径测量设备中，除了质量的判定之外，还进行下列处理：对于由于其小的粒径被判定为不合格的衬底样品，判定其上已经发生向微晶转变的侧是高注量侧还是低注量侧，从而确定激光再退火的条件。对于判定微晶已经形成在高注量侧上的方法，当图14所示的C区以确定的比例或更高的比例存在于粒径共面分布的一部分中并且微晶晶粒区与其一起存在时，进行此判定。对于判定微晶已经形成在低注量侧上的方法，当图14所示的B区以确定的比例或更高的比例存在于粒径共面分布的一部分中并且微晶晶粒与其一起存在时，进行此判定。
下面将详细描述用于确定激光再退火条件的方法。关于已经判定其微晶是形成在高注量侧上的衬底样品的激光再退火条件，是在低于初始激光注量的注量进行再退火。关于已经判定其微晶是形成在低注量侧上的衬底样品的激光再退火条件，是在高于初始激光注量的注量进行再退火。至于再退火的方法，有两个方法，即给存在微晶的区域再退火的方法和给整个衬底样品表面再退火的方法。微晶与在B区和C区中具有粒径的晶粒一起存在的衬底样品的情况下，只对存在微晶的区域进行再退火，或放弃再退火的念头，判定必须废弃此衬底样品。在这种情况下再退火的条件如下。当接近微晶的晶粒的粒径范围在B区中时，采用比初始注量更高的注量。当接近微晶的晶粒的粒径范围在C区中时，采用比初始注量更低的注量。
图15是通过研究在多晶硅TFT中测得的场效应迁移率和多晶硅的粒径之间的关系得到的曲线图。场效应迁移率变为均匀值即大约250±15cm2/VS的区域呈现接近800nm的粒径。从图15所示的直线的斜率确定场效应迁移率和粒径变化之间的关系，发现为了保持场效应迁移率在±10％的范围内，平均粒径的变化必须在±20％的范围内。将粒径的估算结果反馈到工序以便控制粒径。通过反馈，可以制造场效应迁移率在250±15cm2/VS范围内的多晶硅TFT。在这种情况下，迁移率的共面变化在±10％的范围内。
下面描述用于实现粒径测量方法的模式。
图1是根据本发明的一个实施例的用于测量多晶硅粒径的方法的示意图。首先，通过通过照射构成叠层体的最上层的a-Si膜来制备样品1，所述叠层体是通过等离子CVD在玻璃衬底上层叠至少一个薄膜而得到的，准分子激光束的波长大约为300nm，以将a-Si膜转化为多晶。用来自激光束源2的光从与其上已经形成了多晶硅膜的侧相反的侧垂直于样品表面照射此样品，激光束源2的输出波长为532nm。在其上已经形成了多晶硅膜的侧上在各个角度用多个光检测单元测量来自多晶硅膜的散射光强度，测量的角度范围在5°-45°的范围内。根据基于傅里叶变换的关系，光散射物的粒径和散射光强度的角度分布的宽度之间的关系如下：随着粒径的增加，散射光强度的角度分布变为更低的角度，即，散射光强度的角度分布的宽度降低；随着粒径的降低，角度分布的宽度增加。通过利用上述原理，通过测量散射光强度的角度分布的宽度来估算多晶硅膜的粒径。通过利用显示粒径和角度分布宽度之间关系的校准曲线来确定粒径，所述角度分布的宽度先前已经得到了。作为测量角度分布宽度的方法，可以通过在图11所示的衍射表面上的一维阵列中的各个角度设置多个监测器单元来测量宽度的方法，也可以通过用图12所示的两维光检测器测量光衍射图形的方法。在两个方法中，必须防止照射束直接进入监测器。
图3是根据本发明另一个实施例的多晶硅的粒径的估算方法示意图。即，图13显示了一种方法，包括用激光束从其上已经形成了样品1的多晶硅膜一侧垂直照射样品1，在检测背散射的方向上测量衍射图形。图5显示了在照射光斜入射的情况下，测量光衍射图形的方法。作为实际的制造工艺，在不破坏和接触的情况下，通过检验可以实施通过使用根据本发明实施例的多晶硅粒径估算方法来制造液晶显示器的工艺。因此，不必要像以前那样在制造批中引入虚拟样品，可以进行抽样检验或整体检验。为此，必须在10分钟内测量每个样品的光衍射图形，因此采用通过利用图2A和2B所示的用于测量的多个照射激光束扫描，同时对衬底样品的多个位置进行测量的方法。图4A和4B是显示利用多个照射激光束的测量系统的结构示意图，所述多个照射激光束是通过利用图3所示的测量系统而得到的。采用这种多束系统减少了测量时间。通过设定比激光退火处理时间更短的检验时间进行总检验。另外，通过提供带有与上述粒径估算法相对应的功能的激光退火设备，如图6所示，可以在不将衬底样品取出设备的情况下估算粒径。在这种情况下，一种方法是在退火期间扫描衬底样品同时估算退火部分的粒径，另一种方法是在退火之后估算粒径。在利用分离的估算设备的方法中，可以基于估算结果判定多个衬底样品。当衬底样品不好时，判定是否进行再退火。当进行再退火时，确定再退火条件。基于如此得到的信息，进行激光再退火。
图17显示了在图14所示的E区的情况下，与其它晶粒一起存在的微晶形状。即，存在粒径为500nm或更大的熔融晶粒的共面区和存在粒径为200nm或更小的微晶的共面区依赖于用退火激光束照射的面积的形状，形成微晶晶粒区以便与退火激光束的长轴方向平行形成熔融晶粒和微晶之间的边界。这是因为退火激光束是脉冲光，其注量以一个脉冲间隔变化。基于从光衍射图形中的角度分布宽度确定的平均粒径可检测具有条纹线的微晶晶粒区。另外，检测条纹线作为光衍射图形中的线性图形。图18示意性地示出了由于微晶条纹线包含线性图形的光衍射图形。线性图形在大约5°-10°的散射角度范围出现，并且在退火激光束的短轴方向上延伸。为了检测线性图形，利用图11所示检测器足够了，以正比于来自设定在0°方向的监测器单元的信号强度和设定在90°方向的监测器单元的信号强度之间的差的参数形式测量光衍射图形。
图19显示了利用本测量方法得到的估算结果的代表例。即，图19显示了粒径的共面分布、微晶出现区的共面分布和外来物质的共面分布。将局部散射光强度高的部分检测为外来物质。
尽管可以采用其中在除了D区之外的粒径区中控制其制备的工艺，但在本实施例中只对粒径在图14所示的D区中的多晶硅膜的制备方法进行描述。在这种情况下，固定设定作为制造条件的平均粒径的上限和下限。当存在比下限更小的粒径时，将此信息反馈给工艺，以便增加退火激光束的注量。当存在比上限更大的粒径时，将此信息也反馈给工艺，以便减小退火激光束的注量。
本领域技术人员还应理解，前面已经对本发明的实施例进行了描述，但在不离开附加的权利要求的范围和本发明的精神的情况下，可以对本发明作出各种修改和变化。
如上详细所述，根据本发明，可以提供用于制造多晶硅膜的下列工艺：利用形成的多晶硅膜的衍射图形随着此膜的平均粒径变化的事实，通过用多个光监测器单元测量散射光强度的角度分布来估算粒径，以便在不接触和破坏的情况下计算大的衬底样品的实际产品，因此，由于早期除去了废品，产品的非均匀性低，生产率高。尤其是，能够控制多晶硅膜使其平均粒径大于300nm，由于注量变化，在此粒径表面粗糙度变得最大。这样，能够批量制造液晶显示器，此液晶显示器包括平均粒径在500nm或更大且平均粒径的共面变化范围在±20％范围内的多晶硅膜。

Claims (7)

1.一种多晶硅膜的制造方法，包括步骤：对形成在衬底上的硅膜进行光照射以形成多晶硅膜；测量所述多晶硅膜的粒径；和基于所述粒径调整所述光照射的能量，其特征在于：在所述测量多晶硅膜的粒径的步骤中，用波长小于540nm的光照射衬底，至少在相对透过光方向的角度为5°至45°的范围内测量其散射光强度的角度依赖性，并由该角度分布信息确定粒径。
2.一种多晶硅膜的制造方法，包括步骤：对形成在衬底上的硅膜进行光照射以形成多晶硅膜；测量所述多晶硅膜的粒径；和基于所述粒径调整所述光照射的能量，其特征在于：在所述测量多晶硅膜的粒径的步骤中，用波长小于540nm的光照射衬底，至少在相对反射光方向的角度为5°至45°的范围内测量其散射光强度的角度依赖性，并由该角度分布信息确定粒径。
3.一种多晶硅膜的评价装置，用于评价通过照射线束状的光而在衬底上形成的多晶硅膜的粒径，其特征在于：判定形成多晶硅膜时的照射激光的能量密度相对于使平均粒径成为最大的能量密度是处在高能量密度侧还是处在低能量密度侧。
4.根据权利要求3所述的多晶硅膜的评价装置，其特征在于：在判定形成多晶硅膜时的照射光的能量密度相对于使平均粒径成为最大的值是过剩还是不足的方法中，通过检测多晶硅膜的平均粒径和沿垂直于线束的长轴方向的方向延伸的线性光衍射图形来进行判定。
5.一种多晶硅膜的制造方法，包括步骤：通过照射线束状的光而在衬底上形成多晶硅膜；测量所述多晶硅膜的粒径，其特征在于：在测量所述多晶硅膜的粒径的步骤中，包括判定实际的能量密度相对于使多晶硅膜的平均粒径成为最大的光照射能量密度是过剩还是不足，并根据该结果调整所述光照射能量的步骤。
6.根据权利要求5所述的多晶硅膜的制造方法，其特征在于：在测量多晶硅膜的粒径的步骤中使用权利要求4的装置。
7.根据权利要求5所述的多晶硅膜的制造方法，其特征在于：规定作为粒径管理基准值的最小粒径值，测量的粒径若大于该值就判定为合格品，若小于该值就判定为不合格品；对不合格的衬底判断实际光照射能量相对于最适于结晶的光照射能量是过剩还是不足，并通过调整能量密度来再次进行基于光照射的结晶，并重复此过程，直至平均粒径达到管理基准以上，只使合格的衬底进入下一个步骤。
CNB021064261A 2001-10-02 2002-02-28 多晶硅膜的制造方法及评价装置 Expired - Lifetime CN1276470C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001305927A JP4135347B2 (ja) 2001-10-02 2001-10-02 ポリシリコン膜生成方法
JP305927/2001 2001-10-02

Publications (2)

Publication Number Publication Date
CN1409378A CN1409378A (zh) 2003-04-09
CN1276470C true CN1276470C (zh) 2006-09-20

Family

ID=19125641

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021064261A Expired - Lifetime CN1276470C (zh) 2001-10-02 2002-02-28 多晶硅膜的制造方法及评价装置

Country Status (5)

Country Link
US (2) US6806099B2 (zh)
JP (1) JP4135347B2 (zh)
KR (1) KR100833761B1 (zh)
CN (1) CN1276470C (zh)
TW (1) TW538458B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
US7026227B2 (en) * 2001-11-16 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating a laser beam, and method of fabricating semiconductor devices
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
US6768111B1 (en) * 2003-09-16 2004-07-27 International Business Machines Corp. Method for SEM measurement of topological features
JP2005129769A (ja) 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
KR100992130B1 (ko) 2003-11-27 2010-11-04 삼성전자주식회사 규소 결정화 시스템
JP2005191173A (ja) 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
JP4505634B2 (ja) * 2004-08-13 2010-07-21 国立大学法人東北大学 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法
CN101088144B (zh) * 2004-12-24 2012-03-28 株式会社半导体能源研究所 曝光装置和使用该曝光装置的半导体器件制造方法
JP2006300811A (ja) 2005-04-22 2006-11-02 Hitachi Displays Ltd 薄膜の膜厚測定方法、多結晶半導体薄膜の形成方法、半導体デバイスの製造方法、およびその製造装置、並びに画像表示装置の製造方法
JP2007003352A (ja) * 2005-06-23 2007-01-11 Sony Corp ポリシリコン膜の結晶状態検査装置、これを用いたポリシリコン膜の結晶状態検査方法及び薄膜トランジスタの製造システム
CN101311344B (zh) * 2008-02-27 2010-08-04 中国科学院上海光学精密机械研究所 晶粒尺寸可控的多晶硅薄膜制备及检测装置
KR20090108431A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 표시 기판 및 그 제조 방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
US8352062B2 (en) * 2009-03-11 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced process control for gate profile control
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
JP2010153876A (ja) * 2010-01-08 2010-07-08 Hitachi Displays Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
JP5444053B2 (ja) * 2010-03-15 2014-03-19 株式会社日立ハイテクノロジーズ 多結晶シリコン薄膜検査方法及びその装置
KR20120025300A (ko) * 2010-09-07 2012-03-15 삼성모바일디스플레이주식회사 다결정 규소막 검사 장치 및 검사 방법
JP2012080001A (ja) * 2010-10-05 2012-04-19 Hitachi High-Technologies Corp 多結晶シリコン薄膜の検査方法及びその装置
US20130115720A1 (en) * 2011-11-07 2013-05-09 Arnold Allenic Surface measurement
US9025313B2 (en) 2012-08-13 2015-05-05 Intel Corporation Energy storage devices with at least one porous polycrystalline substrate
KR20140101612A (ko) 2013-02-12 2014-08-20 삼성디스플레이 주식회사 결정화 검사장치 및 결정화 검사방법
CN103219229B (zh) * 2013-03-28 2016-04-27 昆山维信诺显示技术有限公司 Ela不均匀性的量化判断方法及其反馈系统
KR102301536B1 (ko) * 2015-03-10 2021-09-14 삼성전자주식회사 고해상도 전자 현미경 이미지로부터 결정을 분석하는 방법 및 그 시스템
KR102648920B1 (ko) * 2018-12-07 2024-03-19 삼성디스플레이 주식회사 레이저 결정화 장치의 모니터링 시스템 및 이를 이용한 레이저 결정화 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US5293216A (en) * 1990-12-31 1994-03-08 Texas Instruments Incorporated Sensor for semiconductor device manufacturing process control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JP3246811B2 (ja) * 1993-10-18 2002-01-15 菱電セミコンダクタシステムエンジニアリング株式会社 半導体ウエハ検査装置
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
JPH10214869A (ja) * 1997-01-30 1998-08-11 Matsushita Electric Ind Co Ltd 結晶化薄膜の評価方法
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
JP3547979B2 (ja) * 1998-03-17 2004-07-28 三洋電機株式会社 半導体膜の形成装置及び形成方法
JP3204307B2 (ja) * 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
JP4116141B2 (ja) 1998-03-26 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 結晶シリコン膜の製造方法
JP2000031229A (ja) 1998-07-14 2000-01-28 Toshiba Corp 半導体薄膜の検査方法及びそれを用いた半導体薄膜の製造方法
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
JP2000068203A (ja) * 1998-08-17 2000-03-03 Sharp Corp 微結晶シリコンの結晶化から形成される多結晶シリコンおよびその形成方法
JP3470644B2 (ja) * 1999-06-16 2003-11-25 住友電装株式会社 ワイヤハーネスのコネクタ保持用治具
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4472066B2 (ja) * 1999-10-29 2010-06-02 シャープ株式会社 結晶性半導体膜の製造方法、結晶化装置及びｔｆｔの製造方法
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法

Also Published As

Publication number Publication date
KR20030028696A (ko) 2003-04-10
JP4135347B2 (ja) 2008-08-20
JP2003109902A (ja) 2003-04-11
TW538458B (en) 2003-06-21
US20030064571A1 (en) 2003-04-03
US7413604B2 (en) 2008-08-19
CN1409378A (zh) 2003-04-09
US20050051081A1 (en) 2005-03-10
US6806099B2 (en) 2004-10-19
KR100833761B1 (ko) 2008-05-29

Similar Documents

Publication Publication Date Title
CN1276470C (zh) 多晶硅膜的制造方法及评价装置
CN100375231C (zh) 显示装置及其制造方法
DE69618390T2 (de) Zweidimensionale Probe unter Anwendung von LAPS zur Messung einer Zellaktivität
US7947967B2 (en) Method for evaluating a semiconductor substrate
CN100364037C (zh) 半导体装置、退火方法、退火装置和显示装置
CN104296969B (zh) 一种激光损伤阈值标定方法
EP0680662B1 (en) Method for chemical surface passivation for in-situ bulk lifetime measurement of silicon semiconductor material
Lile et al. Semiconductor profiling using an optical probe
JP2002319606A (ja) ポリシリコン膜の評価方法
DE69615615T2 (de) Zweidimensionaler Sensor unter Verwendung einer Fotoleiterschicht zur Messung der Zellaktivität
DE112014006967B4 (de) Fixierposition-Steuervorrichtung und Verfahren
Booker et al. The scanning infrared microscope (SIRM) and its application to bulk GaAs and Si: a review
US6933185B2 (en) Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
CN1254670C (zh) 多晶硅薄膜结晶品质的检测装置及其检测与控制方法
JP2937557B2 (ja) 拡散層深さ測定装置
Bakowski et al. Influence of bevel angle and surface charge on the breakdown voltage of negatively beveled diffused pn junctions
CN1104770A (zh) 结晶评价装置及结晶评价方法
JP2008177476A (ja) 半導体評価方法、半導体評価装置、半導体デバイス製造方法、および半導体デバイス製造装置
JP2006019408A (ja) レーザー結晶シリコンの検査方法及びその装置
JPH09243546A (ja) 異物検査装置
Castaldini et al. Surface photovoltage analysis of crystalline silicon for photovoltaic applications
Hirota et al. Profiling of carriers in a 3D flash memory cell with nanometer-level resolution using scanning nonlinear dielectric microscopy
Sarau et al. Future of Raman in PV development
CN101071758A (zh) 半导体装置、退火方法、退火装置和显示装置
JP3954488B2 (ja) 結晶膜の検査方法および検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111122

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111122

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111122

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111122

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20030409

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Method for producing polycrystal silicon film

Granted publication date: 20060920

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060920