JP4505634B2 - 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法 - Google Patents

半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法 Download PDF

Info

Publication number
JP4505634B2
JP4505634B2 JP2004235836A JP2004235836A JP4505634B2 JP 4505634 B2 JP4505634 B2 JP 4505634B2 JP 2004235836 A JP2004235836 A JP 2004235836A JP 2004235836 A JP2004235836 A JP 2004235836A JP 4505634 B2 JP4505634 B2 JP 4505634B2
Authority
JP
Japan
Prior art keywords
semiconductor
surface roughness
semiconductor surface
electronic component
mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004235836A
Other languages
English (en)
Other versions
JP2006054358A (ja
Inventor
忠弘 大見
章伸 寺本
一史 渡辺
浩史 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2004235836A priority Critical patent/JP4505634B2/ja
Publication of JP2006054358A publication Critical patent/JP2006054358A/ja
Application granted granted Critical
Publication of JP4505634B2 publication Critical patent/JP4505634B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体を使用する電子部品(典型的には半導体素子)の評価方法、及び半導体を使用する電子部品の特性の管理方法に係り、特に半導体素子の移動度の評価、及び移動度の安定化を行う為の管理方法に関するものである。
従来の技術は、半導体を使用した電子部品の移動度は電子部品が完成した後に評価されていた。このため即座に改良項目を製造工程にフィードバックすることは不可能である。
このため電子部品のロット間で移動度が異なる場合がある。
この影響は直接ロット間のばらつきとなり電子部品のばらつきに直接影響する。
半導体を使用した電子部品を評価するうえで重要な要素がある。
その一つが移動度である。電子部品の移動度は、半導体表面のラフネスの大きさにより変化することが知られている。
だが表面ラフネスの大きさから直接的に電子部品の移動度を導く方法は存在していない。
表面ラフネスの大きさから直接的に電子部品の移動度を導く方法は存在していないために、半導体を使用した電子部品の移動度は、電子部品を製造するための全工程が終了してから電子部品を測定することで求められていた。
半導体表面のラフネスの大きさは、半導体表面を薬液、プラズマを用いて処理する工程もしくは、半導体表面上に半導体膜もしくは絶縁膜を成膜する処理条件により決定する。
よってロット間で移動度差を生じさせないためには、上述の半導体表面を薬液、プラズマを用いて処理する工程もしくは、半導体表面上に半導体膜もしくは絶縁膜を成膜する処理条件を常に管理することが重要である。
現在行われている半導体表面の管理方法は、半導体表面を処理した枚数もしくはロット数により管理されている。
このため、半導体表面ラフネスの大きさを基準とする管理は行われていない。
上述のように、従来、半導体表面ラフネスの大きさから電子部品の移動度を直接算出する手法がなく、電子部品が完成した後に移動度を計測していた。
この方法では瞬時に製造工程の見直しを行うことが不可能である。このため電子部品のロット間のばらつきが大きくなってしまうという問題がある。
本発明の課題は、上記問題の鑑み、半導体表面ラフネスから、電子部品の完成時の移動度を類推できる、半導体を使用する電子部品の評価方法を提供することにある。
本発明のもう一つの課題は、半導体表面ラフネスから、電子部品が完成時の移動度を類推できる、半導体を使用する電子部品の管理方法を提供することにある。
本発明によれば、
半導体を使用する電子部品の表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する第1の工程と、
前記第1の工程で得られた結果を用いて、Z軸方向に対してフーリエ変換を行う第2の工程と、
前記第2の工程で得られた値を、数値的に定量化する第3の工程と、
前記第3の工程で数値的に定量化された表面ラフネスの大きさを、周波数で積分する第4の工程と、
前記第4の工程で得られた積分値と移動度との相関関係を求める第5の工程とを具備し、
前記第1乃至前記第5の工程から予め、前記第4の工程で得られた積分値と移動度の関係を調べておくことで、半導体表面のラフネスの大きさから、その半導体を用いた電子部品の移動度を類推することを特徴とする、半導体を使用する電子部品の評価方法が得られる。
更に本発明によれば、
半導体を使用する電子部品の表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する第1の工程と、
前記第1の工程で得られた結果を用いて、Z軸方向に対してフーリエ変換を行う第2の工程と、
前記第2の工程で得られた値を、関数を用いて数値的に定量化する第3の工程と、
前記第3の工程で数値的に定量化された表面ラフネスの大きさを周波数で積分し、積分値を得る第4の工程と、
前記第4の工程で得られた積分値と移動度との相関関係を求める第5の工程とを具備し、
前記第1乃至前記第5の工程から予め、前記第4の工程で得られた積分値と移動度の関係を調べておくことで、半導体表面ラフネスの大きさから、その半導体を用いた電子部品の移動度を類推する第6の工程と、
所望の移動度を得る為に、積分値の管理基準値を設定する第7の工程と、
ゲートもしくはエミッタ形成前の工程における半導体表面ラフネスを定期的に調べ、前記第4の工程における積分値を得る第8の工程と、
前記第7の工程にて設定された積分値の管理基準値と、前記第8の工程で得られた積分値との差を調べることで、ゲートもしくはエミッタ形成前の半導体表面処理工程の処理パラメータにフィードバックすることを特徴とする、半導体を使用する電子部品の管理方法が得られる。
本発明によれば、半導体表面ラフネスから、電子部品が完成時の移動度を類推できる、半導体を使用する電子部品の評価方法及び管理方法が得られ、電子部品を完成する前に移動度を知ることができるという効果がある。
本発明は、半導体を使用した電子部品の表面ラフネスを測定し、測定値をフーリエ変換し第一種ベッセル関数を含む関数で定量化することで半導体を使用した電子部品の移動度を推測する評価方法である。
本発明は半導体を使用した電子部品の製造過程途中で実施する原子間力顕微鏡(AFM:Atomic Force Microscope)、走査トンネル顕微鏡(STM:Scanning Tunnel Microscope)、X線表面反射共鳴(GIXR:Grazing Incidence X-ray Reflectivity)、X線光電子分光(XPS:X-ray Photoelectron Spectroscopy)、或いは光反射測定を用いた簡易な測定により、得られる半導体表面ラフネスの大きさから完成品の移動度を類推し、その結果から移動度を類推する。
つまり、製造ライン上の半導体表面ラフネスを定期に測定し基準値を満たすように管理することで、完成品の半導体を使用した電子部品の移動度を管理することができる。
また、定期的に測定した半導体表面ラフネスが基準値を満たさない場合、すぐさま製造工程にフィードバックし移動度のバラつきを最小にする管理方法である。
ここで、本発明の実施の形態について説明する。
本発明の実施の形態では、半導体表面ラフネスの大きさを、AFM、STM、GIXR、XPS、光反射により測定する。簡便さなどを考慮するとAFMもしくはSTMにより半導体の表面ラフネスを測定するのが好ましい。即ち、この工程は、半導体を使用する電子部品の表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する工程である。
次に、AFMもしくはSTMにより計測された半導体表面ラフネスの大きさをフーリエ変換し半導体表面ラフネスを空間周波数に分解する。このことで半導体表面ラフネススペクトルが得られる。即ち、この工程は、前述の測定工程で得られた結果を用いて、Z軸方向に対してフーリエ変換を行う工程である。この工程により半導体表面ラフネススペクトルを得る。
次に半導体表面ラフネススペクトルを、第一種ベッセル関数を含む関数用いて定量化する。
第一種ベッセル関数を含む関数で定量化された半導体表面ラフネススペクトルを周波数で積分する。積分された半導体表面ラフネススペクトルを移動度に変換する関係式を用いて、半導体表面ラフネススペクトルと移動度の相関を決定する。
以上で半導体表面ラフネスと半導体を使用した電子部品の移動度を関連付ける。
このことで、半導体表面ラフネスの大きさから半導体を使用した電子部品の移動度を類推できることができる。
製造ライン上にある半導体を利用する電子部品の移動度を常に均一に保持するには、半導体表面ラフネスの大きさ及び半導体表面ラフネススペクトルを常に均一に保持する必要がある。
そのため半導体表面ラフネスの大きさを定期的に測定し半導体表面ラフネススペクトルを得る必要がある。
次に上述の半導体表面ラフネスと電子部品の移動度を関連付ける方法を用いて、表面ラフネスの大きさの管理基準値を設定する。
移動度を均一にするために、定期的に製造ライン上の半導体を利用する電子部品をサンプリングし、表面ラフネスを測定し表面ラフネススペクトルを求める。表面ラフネススペクトルと、表面ラフネスの管理基準値とを比較し基準値に達しない場合には即座に半導体表面処理工程の処理パラメータにフィードバックする。
測定された半導体表面ラフネスより移動度を類推する手段について説明する。
半導体表面ラフネスはAFM、STM、GIXR、XPS、光反射のいずれかにより測定されるのが好ましい。
AFM及びSTMを用いる手法は、非常に簡便であり即座に半導体表面ラフネスの値を得ることができるので、実際に半導体表面ラフネスを測定する際は、AFM及びSTMを用いることが好ましい。
上述のAFM及びSTMにより測定された半導体表面ラフネスは大小さまざまな凹凸が含まれており、長さが異なるピッチの凹凸も含まれている。
従来は半導体表面ラフネスの平均値を指標とする場合があったが、本発明では、表面ラフネスに包括されている凹凸の大小やピッチの影響を考慮するために半導体表面ラフネスに対してフーリエ変換を用いて加工するのが特徴である。
半導体表面ラフネスをフーリエ変換することで得られた半導体表面ラフネススペクトルを第一種ベッセル関数により構成された関数を用いて定量化する。
定量化の際に使用する関数式は以下である。
Figure 0004505634
ここで、eは電子の電荷量、Eeffは素子(半導体)に加わる実効電界、qは電子が持つ運動量、aは係数であり、また、Jn(qΛ)はn次の第一種ベッセル関数であり、sは1〜3の間の値をとり、Δ及びΛは、前記第1の工程により求められた半導体表面ラフネスの高さ(半導体表面ラフネスの凹凸の大きさ)及びピッチの大きさ(ピッチ長)である。実用する際は、平均的な凹凸の大きさ及びピッチ長を用いるのが望ましい。
半導体表面ラフネススペクトルに対して、1.0 [/μm]以上の領域で積分を行う。
この積分により半導体表面ラフネスによる移動度に対する影響を定量化する。
半導体表面ラフネスと移動度の関係は前述の関係式(1)を用いて以下の式(2)および(3)により求める。電子部品のサイズが1.0 [/μm]以上の場合には積分される上限が電子部品のサイズの逆数となる。
Figure 0004505634
Figure 0004505634
ここで半導体を利用した電子部品の移動度はμである。また、係数aは定数である。
以上が半導体表面ラフネスより移動度を類推する手段である。
次に、移動度を管理する際の基準値の設定方法について説明する。
上述の式(3)で使用されている定数aを決定する。
定数aを決定する際には、事前に半導体表面ラフネスが測定されており、完成している電子部品を準備する。
次に電子部品のサイズをパラメータとし、電子部品の移動度を測定する。
この半導体表面ラフネスが測定されており、完成している電子部品の移動度が管理基準値となる。
上述の式(1)、(2)、及び(3)を用いて、移動度を計算する。
上述の式(1)、(2)、及び(3)を用いて、計算された移動度と、事前に測定されていた管理基準の移動度が一致するように上述の式(3)中の係数aを変化させる。
以上の工程により管理基準となる移動度が半導体表面ラフネスから類推できる。
設定する半導体表面ラフネスの基準値は、製造ラインの製造世代及び半導体表面の洗浄工程が変更された場合に新たに設定しなおすことが好ましい。
移動度のばらつきを最小に留める半導体を使用する電子部品の管理方法について説明する。
製造ライン上を流れている半導体を定期的にサンプリングし半導体表面ラフネスの大きさを測定する。測定する手法はAFM及びSTMが好ましい。
その際あらかじめ半導体表面ラフネスが測定してある完成品であり、半導体表面ラフネスと移動度を上述の式(1)、(2)、及び(3)を利用し関連付してある基準値と比較する。
半導体表面ラフネスの大きさを測定する周期は、ロット数もしくは処理枚数を基準とするのが好ましい。
製造ライン上のサンプリングされた半導体表面ラフネスが基準値を満たさない場合には洗浄工程に即座にフィードバックが加わるのが特徴である。
次に本発明の実施例について図面を参照して説明する。
半導体表面ラフネスは半導体を使用する電子部品の移動度に直接影響を与える。
ここでの半導体を使用する電子部品とは、トランジスタ、ダイオード、キャパシタンス、コイル、CCD、薄膜トランジスタである。
ゲートやエミッタ形成前の半導体表面プロセスは、半導体表面ラフネスの大きさを決定する。
このため、ゲート及びエミッタ形成前の半導体表面プロセスを常に最適な条件に保つ必要がある。
ゲート及びエミッタ形成前の半導体表面を処理する工程を常に最適な条件に保つためには、半導体表面ラフネスから直接移動度を算出する方法及び半導体表面ラフネスの変化を即座に検知し、半導体表面の処理工程に直接フィードバックする必要がある。
半導体表面プロセスとは、洗浄、エッチング、成膜工程である。
実施例として洗浄工程の場合について以下説明する。
半導体表面ラフネスから直接的に、半導体を使用する電子部品の移動度を類推する方法を示す。
図1に示すフローチャットを参照にして詳細を説明する。
図1中の101において半導体表面ラフネスを測定する。
測定する手法は、AFM、STM、GIXR、XPS、光反射を用いる。
簡便さを考慮するとAFMもしくはSTMを用いて半導体表面ラフネスを測定することが好ましい。
図1中の102では、測定された半導体表面ラフネスの定量化を行う。
定量化する前処理として、事前に測定された半導体表面ラフネスをフーリエ変換し、半導体表面ラフネスを空間周波数に変換する。
フーリエ変換された後の半導体表面ラフネススペクトル(FET Spectrum)を図2に示す。なお、図2の横軸は周波数 1/Λであり、縦軸はスペクトルインテンシティである。
上述の式(1)を用いて、半導体表面ラフネスの高次項を定量化する。
上述の式(1)中のsの値は、(100)面上では、2である。他の面では1〜3の間である。
定量化された結果を図3に示す。
図3中における311の部分は、本来の半導体表面ラフネスの高調波成分(測定値の高調波成分)である。
この部分は上述の式(1)の高次項、つまりnが1以上で定量化することができる。
図3中の312は、上述の式(1)でかつnが0の場合である(即ち、312は、式(1)の基本成分である)。
図3中の313は、nが2の場合で、上述の式(1)を計算した結果である。
よってnの次数を増やせば、フーリエ変換した半導体表面ラフネスの高次項を再現することができる。本発明において、nは最大10まで考慮している。
図3中における314は、半導体表面ラフネススペクトルである(即ち、314は、測定値をフーリエ変換した値である)。
以上の工程により半導体表面ラフネススペクトルを上述の式(1)を用いて定量化できる。
図1中の103において、101及び102の工程により定量化された半導体表面ラフネスから、半導体を使用する電子部品の移動度を類推するための処理を行う。
半導体表面ラフネススペクトルから半導体を使用する電子部品の移動度を算出するには、上述の式(2)及び(3)を用いて移動度を算出する。
以上が半導体表面ラフネスから直接的に、半導体を使用する電子部品の移動度を類推する方法である。
図1に示した作業101、102、103により、移動度を管理するための基準値となる値の作成工程を説明する。
管理基準値を決定するサンプルは、あらかじめの半導体表面ラフネスがAFMもしくはSTMにより測定されている事が好ましい。
管理基準を決定するサンプルは完成しており、あらかじめ移動度が測定されていることが好ましい。
管理基準を決定するサンプルの半導体表面ラフネスを、図1中に示した102工程を用いて管理基準を決定するサンプルの半導体表面ラフネススペクトルを求める。
図1中に示した103工程を用いて、管理基準値となる半導体を使用する電子部品の半導体表面ラフネスから管理基準値を決定する半導体を使用する電子部品の移動度を類推できるように、上述の式(3)中の定数aを決定する。
定数aを決定する際に、半導体を使用する電子部品の大きさが最低3個以上必要である。
よって管理基準となる半導体を使用する電子部品の大きさは3個以上存在あることが好ましい。
管理基準となる半導体を使用する電子部品の大きさ(サイズ)をパラメータとし、上述の式(3)中の定数aを変化させ上述の式(3)を用いて計算した移動度が、管理基準となる半導体を使用する電子部品の移動度と一致するように上述の式(3)中の定数aを変化させ最適化を行う。
最適化された結果を図4に示す。図4において、横軸は電子部品の大きさ(サイズ)、縦軸は移動度(モビリティ)である。
図4中の412は、上述の式(3)中の定数aを最適化した後の式(3)の計算結果であり、測定により求められた電子部品の移動度である。
図4中の411は、管理基準値となる半導体を使用する電子部品の移動度であり、式(2)及び(3)を用いて計算した移動度である。
この工程により、管理基準値となる半導体を使用する電子部品の半導体表面ラフネスから移動度を類推できる。以下管理基準値となる半導体表面ラフネススペクトルを基準値とする。
基準値を用いて、製造ライン上の半導体を使用する電子部品の移動度を管理する方法について図5に示すフローチャットを参照にして詳細を示す。
図5中の501において、定期的に製造ライン上の半導体を使用する電子部品がサンプリングされる。
ここでの定期的とは、ロット数もしくは処理枚数を基準とし設定するのが好ましい。
サンプリングされた製造ライン上の半導体を使用する電子部品は502においてAFMもしくはSTMにより半導体表面ラフネスが測定される。
その後、サンプリングされた半導体の半導体表面ラフネスは、フーリエ変換され半導体表面ラフネススペクトルが得られる。
図5中の503において、501でサンプリングされ、502でフーリエ変換された半導体表面ラフネススペクトルは、上述の式(1)により定量化される。
図5中の504において、基準値とサンプリングされた半導体表面ラフネススペクトルの比較が行われる。
この基準値とサンプリングされた半導体表面ラフネススペクトルの比較において、サンプリングされた半導体表面ラフネススペクトルが基準値と一致しなった場合にすぐさま半導体表面処理にフィードバック動作が発生する。
フィードバック動作が発生した場合は、505が洗浄工程に対して最適化要求を指示する。
また、サンプリングされた半導体表面ラフネススペクトルが基準値と一致場合は、フィードバック動作は発生しない。
504によりフィードバックが発生した場合について、図6を使用して詳細に説明する。
サンプリングされた製造ライン上の半導体表面ラフネスが基準値と一致しない事が検知された場合、半導体表面が増加した情報が半導体表面処理工程を最適化するシーケンスに通知される。
通知される先は601である。
ここでの通知される情報とは、サンプリングされた製造ライン上の半導体表面ラフネス、半導体表面ラフネススペクトル及び半導体表面の処理工程の条件である。
602では、通知された情報を基に半導体表面の処理工程における最適化条件を構築する。
ここで、最適化される半導体表面プロセスとは、洗浄、成膜、エッチングを行うものである。
実施例では、洗浄工程を想定しているので、最適化されるものは、半導体の浸水時間及び半導体表面を洗浄する薬液濃度である。
構築された新たな半導体表面の処理条件は603に伝達する。
伝達する情報は、使用する薬液の濃度、半導体の浸水時間、プラズマ密度、プラズマでの処理時間、成膜時間、曝露時間のいずれかであることが好ましい。
603では、602において構築された新たな半導体表面を処理する条件で実際に半導体表面の処理を行う。
604において、最適化された半導体表面を処理する条件で処理された半導体の半導体表面ラフネスが測定される。
半導体表面ラフネスはAFM、STM、GIXR、XPS、光反射により測定することが好ましい。
その後、最適化された半導体表面を処理する条件で処理された半導体表面ラフネスを、フーリエ変換し半導体表面ラフネススペクトルを算出する。
605にて、半導体表面ラフネススペクトルを再度基準値と比較する。
以上の半導体表面を処理するための条件を最適化し、最適化後の半導体表面ラフネスを測定しフーリエ変換により得られる半導体表面ラフネススペクトルを基準値と比較する工程は、半導体表面ラフネススペクトルが基準値と一致するまで行われる。
半導体表面ラフネススペクトルが基準値と一致した場合にのみ最適化作業が終了する。
終了後は図1中の501に復帰する。
実施例として説明した、半導体表面ラフネスを基準とし半導体を使用する電子部品の移動度を管理する手法は、エッチングプロセスでも適応可能である。
成膜工程に応用する場合は、半導体表面ラフネスを光反射もしくはGIXRで測定することで、実施例として説明した、半導体表面ラフネスを基準とし半導体を使用する電子部品の移動度を管理することができる。
上述したように本発明によれば、簡便な測定方法を利用し半導体表面ラフネスを測定し、さらに数学的な加工を行うことで半導体を使用する電子部品の移動度が予測することができる。また、基準値を設定し定期的に電子部品の表面ラフネス測定することで、移動度を常に一定に保つことができ、ばらつきを抑える管理システムを提供することができる。
本発明の一実施例による半導体表面ラフネスから直接移動度を算出する方法を説明するためのフローチャートである。 上記実施例において、半導体表面ラフネスを測定した後、フーリエ変換を実施した後の半導体表面ラフネススペクトル分布を説明するための図である。 上記実施例において、フーリエ変換した後の半導体表面ラフネススペクトルを関数で定量化した結果を説明するための図である。 上記実施例の説明に使用する図で、半導体を使用する電子部品のサイズをパラメータとしたときの移動度の変化を示した図である。 本発明による、半導体表面ラフネスを一定に保持するための管理方法を説明するためのフローチャートである。 本発明において、最適化作業が発生した場合を説明するためのフローチャートである。
符号の説明
311 測定値の高調波成分
312 式(1)の基本成分
313 式(1)の高調波成分
314 測定値をフーリエ変換した値
411 式(2)及び(3)を用いて計算した移動度
412 測定により求められた電子部品の移動度

Claims (10)

  1. 半導体を使用する電子部品の半導体表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する第1の工程と、
    前記第1の工程で得られた結果を用いて、Z軸方向に対してフーリエ変換を行い、半導体表面ラフネスを空間周波数に分解する第2の工程と、
    前記第2の工程で得られた値を、数値的に定量化する第3の工程と、
    前記第3の工程で数値的に定量化された半導体表面ラフネスの大きさを、前記空間周波数で積分する第4の工程と、
    前記第4の工程で得られた積分値と移動度との相関関係を求める第5の工程とを具備し、
    前記第1乃至前記第5の工程から予め、前記第4の工程で得られた積分値と移動度の関係を調べておくことで、半導体表面ラフネスの大きさから、その半導体を用いた電子部品の移動度を類推する、半導体を使用する電子部品の評価方法であって、
    前記第3の工程において定量化に用いる関数は、第一種ベッセル関数を含む以下の関数式
    Figure 0004505634
    であり、ここで、eは電子の電荷量、Eeffは半導体に加わる実効電界、qは電子が持つ運動量、aは係数であり、また、Jn(qΛ)はn次の第一種ベッセル関数であり、sは1〜3の間の値をとり、Δ及びΛは、前記第1の工程により求められた半導体表面ラフネスの高さ及びピッチの大きさであることを特徴とする、半導体を使用する電子部品の評価方法。
  2. 請求項1に記載の、半導体を使用する電子部品の評価方法において、前記第1の工程における、半導体表面ラフネス測定は、原子間力顕微鏡(AFM:Atomic Force Microscope)、走査トンネル顕微鏡(STM:Scanning Tunnel Microscope)、X線表面反射共鳴(GIXR:Grazing Incidence X-ray Reflectivity)、X線光電子分光(XPS:X-ray Photoelectron Spectroscopy)、光反射測定により行なうことを特徴とする、半導体を使用する電子部品の評価方法。
  3. 請求項1に記載の、半導体を使用する電子部品の評価方法において、前記第4の工程において積分する空間周波数範囲は、1.0 [/μm]以上であることを特徴とする、半導体を使用する電子部品の評価方法。
  4. 請求項1に記載の、半導体を使用する電子部品の評価方法において、前記半導体は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ゲルマニウム、SiGe、SiGeC、GaAs、GaN、SiC、ZnOの何れかであることを特徴とする、半導体を使用する電子部品の評価方法。
  5. 半導体を使用する電子部品の半導体表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する第1の工程と、
    前記第1の工程で得られた結果を用いて、Z軸方向に対してフーリエ変換を行い、半導体表面ラフネスを空間周波数に分解する第2の工程と、
    前記第2の工程で得られた値を、関数を用いて数値的に定量化する第3の工程と、
    前記第3の工程で数値的に定量化された半導体表面ラフネスの大きさを前記空間周波数で積分し、積分値を得る第4の工程と、
    前記第4の工程で得られた積分値と移動度との相関関係を求める第5の工程と、
    前記第1乃至前記第5の工程から予め、前記第4の工程で得られた積分値と移動度の関係を調べておくことで、半導体表面ラフネスの大きさから、その半導体を用いた電子部品の移動度を類推する第6の工程と、
    所望の移動度を得る為に、積分値の管理基準値を設定する第7の工程と、
    ゲートもしくはエミッタ形成前の工程における半導体表面ラフネスを定期的に調べ、前記第4の工程における積分値を得る第8の工程とを具備し、
    前記第7の工程にて設定された積分値の管理基準値と、前記第8の工程で得られた積分値との差を調べることで、ゲートもしくはエミッタ形成前の半導体表面処理工程の処理パラメータにフィードバックする、半導体を使用する電子部品の管理方法であって、
    前記第3の工程において定量化に用いる関数は、第一種ベッセル関数を含む以下の関数式
    Figure 0004505634
    であり、ここで、eは電子の電荷量、Eeffは半導体に加わる実効電界、qは電子が持つ運動量、aは係数であり、また、Jn(qΛ)はn次の第一種ベッセル関数であり、sは1〜3の間の値をとり、Δ及びΛは、前記第1の工程により求められた半導体表面ラフネスの高さ及びピッチの大きさであることを特徴とする、半導体を使用する電子部品の管理方法。
  6. 請求項に記載の、半導体を使用する電子部品の管理方法において、ゲートもしくはエミッタ形成前の半導体表面処理工程は、洗浄処理工程であることを特徴とする、半導体を使用する電子部品の管理方法。
  7. 半導体を使用する電子部品の半導体表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する第1の工程と、
    前記第1の工程で得られた結果を用いて、Z軸方向に対してフーリエ変換を行い、半導体表面ラフネスを空間周波数に分解する第2の工程と、
    前記第2の工程で得られた値を、関数を用いて数値的に定量化する第3の工程と、
    前記第3の工程で数値的に定量化された半導体表面ラフネスの大きさを前記空間周波数で積分し、積分値を得る第4の工程と、
    前記第4の工程で得られた積分値と移動度との相関関係を求める第5の工程と、
    前記第1乃至前記第5の工程から予め、前記第4の工程で得られた積分値と移動度の関係を調べておくことで、半導体表面ラフネスの大きさから、その半導体を用いた電子部品の移動度を類推する第6の工程と、
    所望の移動度を得る為に、積分値の管理基準値を設定する第7の工程と、
    ゲートもしくはエミッタ形成前の工程における半導体表面ラフネスを定期的に調べ、前記第4の工程における積分値を得る第8の工程とを具備し、
    前記第7の工程にて設定された積分値の管理基準値と、前記第8の工程で得られた積分値との差を調べることで、ゲートもしくはエミッタ形成前の半導体表面処理工程の処理パラメータにフィードバックする、半導体を使用する電子部品の管理方法であって、
    ゲートもしくはエミッタ形成前の半導体表面処理工程の処理パラメータは、洗浄処理工程における、半導体の溶液浸漬時間及び薬液の濃度であることを特徴とする、半導体を使用する電子部品の管理方法。
  8. 請求項に記載の、半導体を使用する電子部品の管理方法において、前記第1の工程における、半導体表面のラフネス測定は、原子間力顕微鏡(AFM:Atomic Force Microscope)又は走査トンネル顕微鏡(STM:Scanning Tunnel Microscope)により行なうことを特徴とする、半導体を使用する電子部品の管理方法。
  9. 請求項に記載の、半導体を使用する電子部品の管理方法において、前記第4の工程において積分する空間周波数範囲は、1.0 [/μm]以上であることを特徴とする、半導体を使用する電子部品の管理方法。
  10. 請求項に記載の、半導体を使用する電子部品の管理方法において、前記半導体は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ゲルマニウム、SiGe、SiGeC、GaAs、GaN、SiC、ZnOの何れかであることを特徴とする、半導体を使用する電子部品の管理方法。
JP2004235836A 2004-08-13 2004-08-13 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法 Expired - Lifetime JP4505634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004235836A JP4505634B2 (ja) 2004-08-13 2004-08-13 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004235836A JP4505634B2 (ja) 2004-08-13 2004-08-13 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法

Publications (2)

Publication Number Publication Date
JP2006054358A JP2006054358A (ja) 2006-02-23
JP4505634B2 true JP4505634B2 (ja) 2010-07-21

Family

ID=36031626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004235836A Expired - Lifetime JP4505634B2 (ja) 2004-08-13 2004-08-13 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法

Country Status (1)

Country Link
JP (1) JP4505634B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9823065B2 (en) 2013-01-23 2017-11-21 Hitachi High-Technologies Corporation Surface measurement apparatus
KR102145908B1 (ko) * 2013-11-11 2020-08-19 엘지이노텍 주식회사 반도체 소자의 전자 이동도 예측 방법
JP7067528B2 (ja) * 2019-05-14 2022-05-16 信越半導体株式会社 ナノトポロジー測定機の選定方法及び調整方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789795A (ja) * 1993-09-22 1995-04-04 Mitsubishi Materials Corp シリコンウェーハおよびその表面平坦化方法
JPH09152324A (ja) * 1995-10-06 1997-06-10 Vlsi Standards Inc 単一材料の校正目標を作成するための方法および器具を校正するための方法
JP2001110861A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP2001127128A (ja) * 1999-10-25 2001-05-11 Kobe Steel Ltd テストウエハ
JP2003109902A (ja) * 2001-10-02 2003-04-11 Hitachi Ltd ポリシリコン膜生成方法
JP2004055955A (ja) * 2002-07-23 2004-02-19 Fujitsu Ltd 薄膜評価方法
JP2004514273A (ja) * 2000-07-31 2004-05-13 エイエスエムエル ユーエス インコーポレイテッド 化学機械研磨における終点検出のための原位置方法及び装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789795A (ja) * 1993-09-22 1995-04-04 Mitsubishi Materials Corp シリコンウェーハおよびその表面平坦化方法
JPH09152324A (ja) * 1995-10-06 1997-06-10 Vlsi Standards Inc 単一材料の校正目標を作成するための方法および器具を校正するための方法
JP2001110861A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP2001127128A (ja) * 1999-10-25 2001-05-11 Kobe Steel Ltd テストウエハ
JP2004514273A (ja) * 2000-07-31 2004-05-13 エイエスエムエル ユーエス インコーポレイテッド 化学機械研磨における終点検出のための原位置方法及び装置
JP2003109902A (ja) * 2001-10-02 2003-04-11 Hitachi Ltd ポリシリコン膜生成方法
JP2004055955A (ja) * 2002-07-23 2004-02-19 Fujitsu Ltd 薄膜評価方法

Also Published As

Publication number Publication date
JP2006054358A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
US7915055B2 (en) Manufacturing method of semiconductor device
TWI616962B (zh) 用於晶圓檢驗之方法、系統及非暫時性電腦可讀取媒體
US8796048B1 (en) Monitoring and measurement of thin film layers
US7067333B1 (en) Method and apparatus for implementing competing control models
Yamaguchi et al. Characterization of line-edge roughness in resist patterns and estimations of its effect on device performance
KR20170098709A (ko) 샘플링 플랜을 이용한 반도체 소자 제조 방법
WO2001080306A2 (en) Automated process monitoring and analysis system for semiconductor processing
US6721616B1 (en) Method and apparatus for determining control actions based on tool health and metrology data
JP2009267159A (ja) 半導体ウェーハの製造装置及び方法
WO2006041543A1 (en) Method and system for dynamically adjusting metrology sampling based upon available metrology capacity
Karpenko et al. Surface roughening during low temperature Si (100) epitaxy
TWI821543B (zh) 用於半導體製造中採用之結構及材料之光學特性化之系統及方法
US20080319709A1 (en) Dimension measuring apparatus and dimension measuring method for semiconductor device
EP2273539A1 (en) Method for formation of oxide film for silicon wafer
KR20040004632A (ko) 처리층 컨포멀리티의 결정을 위한 방법 및 장치
Heh et al. Spatial Distributions of Trapping Centers in $\hbox {HfO} _ {2}/\hbox {SiO} _ {2} $ Gate Stack
US10047439B2 (en) Method and system for tool condition monitoring based on a simulated inline measurement
JP2003534661A (ja) ポリシリコン粒度のフィードバックに基づいて堆積パラメータを制御するための方法および装置
JP4505634B2 (ja) 半導体を使用する電子部品の評価方法及び半導体を使用する電子部品の管理方法
CN113994453A (zh) 半导体装置制造系统以及半导体装置制造方法
Peng et al. Lowering the density of electronic defects on organic-functionalized Si (100) surfaces
US20020095278A1 (en) Method for adjusting rapid thermal processing (RTP) recipe setpoints based on wafer electrical test (WET) parameters
TWI472030B (zh) 半導體裝置及其製造方法
US6961636B1 (en) Method and apparatus for dynamically monitoring controller tuning parameters
KR102618382B1 (ko) 격자상의 박막들 및 격자상의 밴드갭 측정

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150