CN1264168A - 封装具有凸电极的半导体器件的方法 - Google Patents

封装具有凸电极的半导体器件的方法 Download PDF

Info

Publication number
CN1264168A
CN1264168A CN00100754A CN00100754A CN1264168A CN 1264168 A CN1264168 A CN 1264168A CN 00100754 A CN00100754 A CN 00100754A CN 00100754 A CN00100754 A CN 00100754A CN 1264168 A CN1264168 A CN 1264168A
Authority
CN
China
Prior art keywords
convex electrode
mask
scraper plate
substrate
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00100754A
Other languages
English (en)
Other versions
CN1160769C (zh
Inventor
三原一郎
桑原治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02597199A external-priority patent/JP3430289B2/ja
Priority claimed from JP26005099A external-priority patent/JP3216637B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1264168A publication Critical patent/CN1264168A/zh
Application granted granted Critical
Publication of CN1160769C publication Critical patent/CN1160769C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/945Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Screen Printers (AREA)

Abstract

利用印刷掩模和刮板,在硅衬底上形成树脂密封膜。刮板端梢部分的侧面基本上为V形,通过将刮板的端梢部分推到相邻凸电极间的间隙中进行印刷。结果,密封膜形成为在相邻凸电极间凹下,从而有助于凸电极的摆动运动。由此可知,在硅衬底安装到电路基片上后进行的温度循环试验中,凸电极可以吸收硅衬底和电路基片间热膨胀系数差造成的应力。

Description

封装具有凸电极的半导体器件的方法
本发明涉及具有多个凸电极的半导体器件的封装方法,特别涉及密封形成于例如硅晶片等衬底上的凸电极的方法。
图13-17集中例示了一种制造称作CSP(芯片尺寸封装)的半导体器件的方法。如图13所示,在印刷台3的上表面上,在位置对准状态下,设置具有形成于晶片的硅衬底(半导体衬底)1上的大量凸电极2的结构。然后,在硅衬底1的上表面上,在位置对准状态下设置印刷掩模4。印刷掩模4包括厚度稍大于凸电极2的高度的掩模主体4a。掩模主体4a中,形成有稍小于硅衬底1的平面尺寸的圆形开口部分4b。
下一步,如图14所示,在印刷掩模4的开口部分4b内,在衬底表面上,用条形刮板5印刷液体密封树脂,从而形成密封膜6。在该步,凸电极2的上表面上覆盖有密封膜6。然后,适当地研磨密封膜6的上表面,从而使凸电极2的上表面暴露于外,如图15所示。另外,在凸电极2的上表面上,形成焊料球7,如图16所示,然后进行切片处理,得到分立半导体器件。
图17是展示这样得到的安装于电路基片11上的半导体器件10的剖面图,这种情况下,半导体器件10安装于电路基片11上,使焊料球7焊接于形成在电路基片11表面上的预定位置处的连接端子12。
在该特定结构的常规半导体器件10中,密封膜6的厚度等于凸电极2的高度。结果。每个凸电极2固定于密封膜6中,所以不能变形。所以,在半导体器件10安装于电路基片11上后进行的温度循环试验中,凸电极2不会吸收硅衬底1和电路基片11间热膨胀系数差造成的应力,这种应力会造成凸电极或焊料球7处产生龟裂的问题。
本发明的目的是提供一种密封凸电极的方法,该电极能够吸收由于热膨胀系数差造成的作用于每个凸电极上的应力。
根据本发明的一个实施例,提供一种密封凸电极的方法,包括以下步骤:制备具有数个彼此隔离的凸电极的衬底;在衬底上安装具有每个对应于各凸点之间的区的至少一部分的开口部分的掩模;通过在掩模上移动刮板,在掩模上形成厚度小于每个凸电极的高度的密封膜。
在以下的介绍中记载了本发明的附加目的和优点,部分由以下介绍表明,或可以通过实施本发明得知。利用以下具体指出的各方法和组合,可以实现本发明的目的并获得本发明的优点。
所引入的构成说明书一部分的附图与以上给出的一般性介绍和以下给出的对优选实施例的介绍,清楚地展现了本发明的优选实施例,用于解释本发明的原理。
图1是放大展示初始制造工艺的主要部分的剖面图,用于解释本发明第一实施例的封装具有凸电极的半导体器件的方法;
图2是放大展示图1所示步骤后制造步骤的主要部分的剖面图;
图3是放大展示图2所示步骤后制造步骤的主要部分的剖面图;
图4是放大展示图3所示的半导体器件放置于电路基片上时的剖面图;
图5是展示本发明第一例所用印刷掩模的平面图;
图6是展示刮板的推进量与密封膜厚度间关系的曲线图;
图7A-7E是集中展示本发明封装半导体器件的方法的剖面图;
图8是展示本发明第一实施例所用刮板的一种改进的剖面图;
图9A-9D是放大展示本发明第二实施例的封装方法的各步骤的主要部分的剖面图;
图10是展示本发明第二实施例所用掩模的平面图;
图11是放大展示本发明第三实施例的封装方法的剖面图;
图12是展示本发明第三实施例所用掩模的平面图;
图13是放大展示半导体器件的常规封装方法的起始制造步骤的剖面图;
图14是放大展示图13所示步骤后的制造步骤的剖面图;
图15是放大展示图14所示步骤后的制造步骤的剖面图;
图16是放大展示图15所示步骤后的制造步骤的剖面图;
图17是放大展示图16所示半导体器件安装于电路基片上的状态的剖面图。
(第一实施例)
图1-3集中展示了涉及凸电极密封方法的本发明第一实施例。第一步,如图1所示,在印刷台13的上表面上,以位置对准态,设置具有大量柱状凸点12的结构,每个柱状凸点12的高度为100-300微米,它们彼此间以预定距离隔开设置于晶片态的硅衬底(半导体衬底)11上。然后,在硅衬底11的上表面上,以位置对准态,设置印刷掩模14。图5是展示该印刷掩模14的平面图。印刷掩模14包括厚度小于凸电极12的高度且外径大于硅衬底11的平面尺寸的掩模主体14a。掩模主体14a中形成有稍小于硅衬底11的平面尺寸的圆形开口部分14b。
下一步,如图2所示,利用具有尖锐端梢部分即具有相对侧面基本为V形的端梢部分的刮板15,在开口部分14b内,在衬底的表面上印刷液体密封树脂。刮板15在垂直于纸面的方向延伸,呈扁平尖形,在左—右方向形成V形,如上所述。液体密封树脂的粘度约为几千cPS(厘泊)至约300000cPS。另外,刮板15由弹性板构成,例如由尿烷橡胶构成。要求刮板15的V形端梢部分具有55度至80度的锐角。具体说,要求端梢部分具有约60度的锐角。另外,刮板15的硬度应在JIS(日本工业标准)所限定的55度至80度的范围内。为进行印刷,刮板15在基本垂直于硅衬底11上表面的方向上来回运动。通过这种印刷操作,刮板15的端梢部分被向下推到设置于刮板15运行方向上的相邻凸电极12之间的间隙中。结果,在刮板15运行方向上,在相邻凸电极12之间的间隙中,密封膜16的厚度小于凸电极12的高度。换言之,密封膜16形成为在相邻凸电极12之间的区域中凹下。另一方面,在设置在垂直于刮板15的运行方向的宽度方向的相邻凸电极之间的部分中,密封膜16的厚度小于刮板15运行方向上密封膜的厚度。然而,由于刮板15是弹性的,刮板15部分进入宽度方向上设置的两凸电极之间的间隙中。因此,不难理解,宽度方向上的密封膜厚度小于凸电极的高度。为进一步把宽度方向上相邻凸电极间的膜厚度减小到例如等于在刮板15运行方向设置的相邻凸电极之间区域的膜厚度水平,在高度等于运行方向情况下的高度时,刮板15单独运行,不在宽度方向进行树脂印刷。在密封膜16形成于凸电极12的上表面上的情况下,研磨或腐蚀凸电极12上和其附近的密封膜16,使凸电极12的上表面暴露于外。然后,在凸电极12的上表面上形成焊料球17,如图3所示,然后,进行切片处理,得到分立半导体器件。
图4是展示这样得到的半导体器件20设置于电路基片21上的状态的剖面图。这种情况下,半导体器件20安装于电路基片21上,使焊料球17焊接于形成于电路基片21的上表面上预定部分的连接端子22上。
在这样制备的半导体器件20中,形成密封膜16,使之在相邻凸电极12之间的部分凹下,以便有助于凸电极12的摆动运动。结果,甚至在半导体器件20安装于电路基片21上后进行的热循环试验中,由于硅衬底11和电路基片21间的热膨胀系数差造成的应力,也会被凸电极12所吸收,于是可以防止凸电极12和焊料球17发生龟裂。
检测了刮板15的推进量(mm)与密封膜16厚度(mm)间的关系,结果如图6所示。这种情况下,刮板15的推进量表示从提供约具有110微米高度的凸电极12的基准面的上表面测量的刮板15端梢部分推进到相邻凸电极12间的间隙中的量。另一方面,密封膜16的厚度表示相邻凸电极12之间最凹点处的厚度。如图6所示,密封膜16的厚度反比于刮板15的推进量。由此得出,容易通过调节到相邻凸电极12间的间隙中的刮板15端梢部分的推进量来控制密封膜16的厚度。
如上所述,刮板15由较软的尿烷橡胶构成,刮板15端梢部分的侧面基本上为V形。因此,即使刮板15在被垂直向下推到相邻凸电极12间的间隙中的条件下来回运动,也可以基本完全防止凸电极受损伤。
在进行印刷将刮板15推到相邻凸电极12间的间隙中时,在刮板15向印刷掩模14的边缘移动时,薄的印刷掩模14变形,结果造成了密封膜16的厚度不均匀。下面结合图7A-7E详细介绍能够克服该困难的封装硅基片的方法。
如图7A所示,准备具有两个设置成彼此间隔预定距离的刮板15a和15b的丝网印刷机。这种情况下,左刮板15a用于正向运动,右刮板15b用于反向运动。这两个刮板15a、15b位于左边缘侧上的印刷起始位置。用于正向运动的刮板15a在印刷起始点向下运动,从而位于刮板15a的端梢与印刷掩模14的上表面接触的最低位置。另一方面,用于反向运动的刮板15b位于稍离开印刷掩模14上表面的升高的位置。此时,用于正向运动的刮板15a的向下运动量对应于先前确定的刮板推进量。
然后,液体密封树脂16a供应到位于两刮板15a和15b之间的印刷掩模14上表面的区域上。在这种条件下,两个刮板15a、15b向右运动,从而使第一刮板15a在印刷掩模14的开口部分14b中印刷液体密封树脂16a,如图7b所示。在两个刮板15a、15b运动到达右侧侧边上的印刷结束位置时,这两个刮板15a和15b的运动停止。然后,用于反向运动的第二刮板15b向下运动,从而与印刷掩模14的表面接触,如图7C所示。此时,第二刮板15b的向下运动量对应于先前确定的刮板推进量。
然后,刮板15a、15b向左作些运动,使第一刮板15a单独定位于硅基片11的边缘部分上,如图7D所示。图中所示位置是右边缘侧上的印刷起始位置。在该位置,第一刮板15a位于稍离开印刷掩模14上表面的升高位置。在这种条件下,两个刮板15a、15b向左运动,使第二刮板15b在印刷掩模14的开口部分14b内印刷液体密封树脂16a,如图7E所示,从而完成液体密封树脂16a的印刷步骤。
如上所述,第二刮板15b向下运动,从而与印刷掩模14的上表面接触,如图7C所示,然后,保持与位于硅基片11上的印刷掩模14的上表面接触的第二刮板15b向左运动。另外,在第二刮板15b定位于硅基片11的边缘内时,第一刮板15a向上运动,如图7D所示。应注意,关于此点,第一刮板15a在图7b所示状态下向上运动,然后向下移动第二刮板15b,从而使之与印刷掩模14的上表面接触,由于第二刮板15b与印刷掩模14间的接触力,使印刷掩模14浮起。结果,造成了已印刷的液体密封树脂16a流向印刷掩模14下表面之下的区,所以引起了印刷掩模14浮起。由此使得液体密封树脂16a的厚度大于凸电极12的高度。另外,印刷掩模14的浮起造成了不可能连续进行印刷的事实。要求固化后液体密封树脂16a具有为500000到1500000cPS的高粘度。然而,在液体密封树脂16a具有这种高粘度时,液体密封树脂在用刮板印刷的步骤中趋于呈波浪形印刷,结果会造成不均匀膜厚。这种情况下,要求例如通过在印刷步骤之前,加热液体密封树脂16a,或预先加热硅衬底1,使液体密封树脂16a的粘度降低到合适值例如几千到几十万cPS,在这种条件下进行印刷。另外,在上述实施例中,凸电极12形成为直接与硅衬底11接触。然而,本发明形成密封膜的方法特别适用于构成为布线形成于硅衬底11上的半导体器件,该器件中硅衬底和布线间插有绝缘膜,通过在布线的一端上形成凸电极,将凸电极设置成在硅衬11上形成矩阵。另外,在上述第一实施例中,两刮板15a、15b中的每一个的端梢部分的侧面基本为V形。然而,该侧面并不必须呈V形。或者,用于正向运动的刮板15a的端梢部分的左侧面可以构成垂直面,而右侧面向下向着垂直的左侧面倾斜,如图8所示。另一方面,用于反向运动的刮板15b的端梢部分的右侧面可以构成垂直面,而左侧面向下向着垂直的右侧面倾斜。这种情况下,可以用相对于硅衬底11的上表面保持立直的刮板15a、15b进行正向和反向印刷。或者,用相对于垂直于硅衬底11上表面的平面倾斜相同角度的刮板15a、15b的端梢部分进行正向和反向的印刷。
(第二实施例)
图9A-9D和10表示的是根据本发明第二实施例的密封凸电极的方法。该实施例中印刷掩模14包括厚度大于凸电极12的高度的掩模主体14a。掩模主体14a的下表面中形成有稍小于硅衬底11的平面尺寸的圆形凹部14d。对应于凹部14d的底壁的部分构成薄壁部分14c。凹部14d的深度基本上等于凸电极12的高度。在印刷掩模14的薄壁部分14c中,形成有多个每个具有小于相邻凸电极12之间的距离D的宽度的槽(开口部分)14e,使槽14e位于相邻凸电极12之间。下面将介绍如何通过在硅衬底11上印刷液体密封树脂制备封装。
第一步,在印刷台13上,以位置对准方式,设置硅衬底11,然后,以位置对准方式在硅衬底11的上表面上设置印刷掩模14,如图9A所示。这种状态下,凸电极12的上表面上覆盖有印刷掩模14的薄壁部分14c。
下一步,刮板15沿印刷掩模14从一端移动到另一端,从而在印刷掩模14的槽14e内印刷液体密封树脂16a,然后,固化液体密封树脂16a,形成密封膜16,如图9B所示。应注意,印刷掩模14的槽14e的宽度适当地小于如前所述的相邻凸电极12间的距离D。因此,可适当控制通过槽14e在位于相邻凸电极12间的硅衬底11的区域中印刷的液体密封树脂16a的量。此外,所印刷的液体密封树脂16a因其表面张力而流化,从而覆盖凸电极12的侧面。由此可知,这种情况下,凸电极12的上表面未覆盖树脂密封膜16a,位于相邻凸电极12间的密封膜16的厚度适当地形成为小于凸电极12的高度,如图9C所示。由此可知,不需要研磨或腐蚀密封膜16的表面。然后,在凸电极12的上表面上形成焊料球18,如图9D所示,然后,进行切片处理,从而得到分立半导体器件。
(第三实施例)
图11和12表示的是涉及密封凸电极的方法的本发明第三实施例。该实施例中,印刷掩模14的厚度可以等于、小于或大于凸电极12的高度。然而,印刷台13和刮板15中的一个必须根据凸电极的设置在垂直方向运动。这种情况下,印刷掩模14包括掩模主体14a。掩模主体14中形成有稍小于硅衬底11直径的圆形开口14b。另外,在上侧上,相邻凸电极12之间,围绕印刷掩模14的开口部分14b形成沟槽14f。沟槽14f的整个长度L大于刮板15的长度。在凸电极的高度约为100微米至150微米时,形成于印刷掩模14中的沟槽14f的厚度或深度约为30-80微米。
下面介绍第三实施例的凸电极的密封方法。如果保持压住印刷掩模14的上表面的刮板15与液体密封树脂16a一起从图11中的左侧移动到右侧,同时印刷台13保持在垂直方向运动,则刮板15在印刷掩模14的沟槽14f的位置向下运动,如图11中的点划线所示。结果,刮板15和硅衬底11间的距离减小,因而减小了相邻凸电极12之间的区中液体密封树脂16a的厚度。以此方式,利用刮板15在印刷掩模14的开口部分14b内印刷液体密封树脂16a,然后固化密封树脂16a,从而形成密封膜16。应注意的是,凸电极12的上表面覆盖了密封膜16。然而,相邻凸电极12之间的区域中的密封膜16的厚度形成为小于凸电极12的高度。然后,研磨或腐蚀凸电极12上和附近的密封膜16,从而使凸电极12的上表面暴露于外。下一步,在凸电极12的上表面上形成焊料球(未示出),然后,进行切片处理,从而得到分立半导体器件。
如上所述,根据本发明形成密封膜,使之在相邻凸电极之间的区中凹下。结果,每个凸电极的头部未被密封膜固定,所以可以变形。由此可知,在凸电极焊接到另一电装置的端子时,凸电极的形变吸收了两者间的热膨胀系数差造成的应力。应注意,本发明中,密封膜通过使保持垂直的具有尖锐端梢部分的刮板来回运动形成。由此可知,通过调节到相邻凸电极间的间隙中的刮板的端梢部分的推进量,容易控制密封膜的厚度。
对于所属领域的技术人员来说容易得知附加的优点和改进。因此,本发明较宽的方案不限于这里所展示和介绍的具体细节和代表性实施例。因此,在不脱离如所附权利要求书及其等同物所限定的一般发明概念的精神或范围的情况下,可以做出种种改进。

Claims (20)

1.一种密封凸电极的方法,包括以下步骤:
制备具有数个彼此隔离的凸电极的衬底;
在衬底上安装具有每个对应于相邻凸点之间的区的至少一部分的开口部分的掩模;
通过在掩模上移动刮板,在掩模上形成厚度小于每个凸电极的高度的密封膜。
2.根据权利要求1的密封凸电极方法,还包括在形成所说密封膜后,对所说衬底进行切片。
3.根据权利要求1的密封凸电极方法,其中所说刮板在相邻凸电极之间的区中向下运动到低于所说的每个凸电极的上表面的位置。
4.根据权利要求1的密封凸电极方法,其中所说掩模形成得使至少对应于除所说衬底的外围区外的所说衬底的基本整个区域的区域的厚度小于凸电极的高度。
5.根据权利要求1的密封凸电极方法,其中所说掩模作为一个整体形成为具有基本上小于所说凸电极的高度的厚度。
6.根据权利要求1的密封凸电极方法,其中所说掩模包括位于相邻凸电极间的薄壁部分,所说薄壁部分的厚度小于所说凸电极高度,长度大于所说刮板的长度。
7.根据权利要求6的密封凸电极方法,其中所说刮板沿所说掩模运动,同时相对于所说衬底作垂直运动。
8.根据权利要求1的密封凸电极方法,其中所说掩模包括形成于对应于除所说衬底的外围区外的所说衬底的基本整个区域中的凹部。
9.根据权利要求8的密封凸电极方法,其中所说掩模包括位于所说凹部内的薄壁部分,该部分定位成对应于每个凸电极,且具有大于每个凸电极的上表面的面积。
10.根据权利要求1的密封凸电极方法,其中所说刮板具有尖锐端梢部分。
11.根据权利要求10的密封凸电极方法,其中刮板的端梢部分的角度在55度和80度之间的范围内。
12.根据权利要求10的密封凸电极方法,其中所说刮板的端梢部分基本上为V形,端梢部分的左部和右部相对于包括所说左右部分间的界限的垂直平面对称。
13.根据权利要求10的密封凸电极方法,其中所说刮板沿掩模运动,同时保持基本垂直状态。
14.根据权利要求8的密封凸电极方法,其中所说刮板来回运动,在相邻凸电极间的间隙中形成密封膜。
15.根据权利要求14的密封凸电极方法,其中一对刮板沿掩模运动。
16.根据权利要求15的密封凸电极方法,其中各刮板沿掩模运动,以便位于运动方向上前面的一个刮板定位成离开掩模,而另一刮板与掩模接触。
17.根据权利要求16的密封凸电极方法,其中成对的刮板在掩模位于衬底外的位置与掩模接触。
18.一种密封凸电极的方法,包括以下步骤:
制备具有数个彼此隔离的凸电极的半导体衬底;
在所说半导体衬底上安装掩模,所说掩模具有至少暴露相邻凸电极间的区的一部分的开口,并具有对应于所说半导体衬底的区,所说区的厚度小于每个凸电极的高度;
通过沿掩模移动具有尖锐端梢部分的刮板,在掩模上形成厚度小于每个凸电极的高度的密封树脂膜;及
对所说半导体衬底进行切片。
19.根据权利要求18的密封凸电极的方法,其中所说密封树脂的粘度在1000cPS和300000cPS之间的范围内。
20.根据权利要求18的密封凸电极的方法,其中所说刮板的端梢部分的角度为55度-80度。
CNB001007548A 1999-02-03 2000-02-03 封装具有凸电极的半导体器件的方法 Expired - Lifetime CN1160769C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25971/1999 1999-02-03
JP02597199A JP3430289B2 (ja) 1999-02-03 1999-02-03 半導体装置の製造方法
JP26005099A JP3216637B2 (ja) 1999-09-14 1999-09-14 半導体装置の製造方法
JP260050/1999 1999-09-14

Publications (2)

Publication Number Publication Date
CN1264168A true CN1264168A (zh) 2000-08-23
CN1160769C CN1160769C (zh) 2004-08-04

Family

ID=26363681

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001007548A Expired - Lifetime CN1160769C (zh) 1999-02-03 2000-02-03 封装具有凸电极的半导体器件的方法

Country Status (4)

Country Link
US (1) US6319851B1 (zh)
KR (1) KR100333060B1 (zh)
CN (1) CN1160769C (zh)
TW (1) TW479303B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414676C (zh) * 2003-05-14 2008-08-27 英特尔公司 用于在衬底上堆积材料的模板和方法
CN100437960C (zh) * 2003-02-25 2008-11-26 京瓷株式会社 印刷掩模及使用该掩模的电子零件的制造方法
CN102294314A (zh) * 2010-06-25 2011-12-28 上海微电子装备有限公司 一种晶圆涂胶机及涂胶方法
CN106014558A (zh) * 2015-03-27 2016-10-12 丰田自动车株式会社 电加热式催化剂转换器
CN116510985A (zh) * 2023-03-30 2023-08-01 安徽聚力威新材料科技有限公司 耐候性漆面保护膜的制备方法及制备设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223283B2 (ja) * 1999-09-14 2001-10-29 カシオ計算機株式会社 半導体装置の製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP2001185566A (ja) * 1999-12-22 2001-07-06 Nec Corp 液状樹脂による樹脂封止装置及び樹脂封止方法
JP4371656B2 (ja) * 2000-06-29 2009-11-25 東レエンジニアリング株式会社 電子部品の樹脂封止方法
JP5880283B2 (ja) 2012-05-29 2016-03-08 富士通セミコンダクター株式会社 半導体装置の製造方法
KR102150260B1 (ko) * 2018-07-27 2020-09-02 삼성디스플레이 주식회사 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627988A (en) * 1985-07-29 1986-12-09 Motorola Inc. Method for applying material to a semiconductor wafer
JP2830351B2 (ja) 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
JP2842361B2 (ja) 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
US6063646A (en) 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437960C (zh) * 2003-02-25 2008-11-26 京瓷株式会社 印刷掩模及使用该掩模的电子零件的制造方法
CN100414676C (zh) * 2003-05-14 2008-08-27 英特尔公司 用于在衬底上堆积材料的模板和方法
CN102294314A (zh) * 2010-06-25 2011-12-28 上海微电子装备有限公司 一种晶圆涂胶机及涂胶方法
CN106014558A (zh) * 2015-03-27 2016-10-12 丰田自动车株式会社 电加热式催化剂转换器
CN106014558B (zh) * 2015-03-27 2018-07-13 丰田自动车株式会社 电加热式催化剂转换器
CN116510985A (zh) * 2023-03-30 2023-08-01 安徽聚力威新材料科技有限公司 耐候性漆面保护膜的制备方法及制备设备
CN116510985B (zh) * 2023-03-30 2023-10-13 安徽聚力威新材料科技有限公司 耐候性漆面保护膜的制备方法及制备设备

Also Published As

Publication number Publication date
KR100333060B1 (ko) 2002-04-22
TW479303B (en) 2002-03-11
CN1160769C (zh) 2004-08-04
KR20000057892A (ko) 2000-09-25
US6319851B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
CN1160769C (zh) 封装具有凸电极的半导体器件的方法
US6056191A (en) Method and apparatus for forming solder bumps
US6390439B1 (en) Hybrid molds for molten solder screening process
US6287895B1 (en) Semiconductor package having enhanced ball grid array protective dummy members
CN1967943A (zh) 阴连接器、阴连接器的安装结构及其安装到基板的方法
CN1288259A (zh) 半导体芯片的固定方法和固定装置
US8293589B2 (en) Wire bond encapsulant control method
EP0892427A2 (en) Method of sealing electronic parts with a resin
JP4017480B2 (ja) 樹脂封止金型
US9314864B2 (en) C4NP compliant solder fill head seals
CN1214452C (zh) 半导体装置及其制造方法
CN1298439C (zh) 糊剂涂敷方法及糊剂涂敷装置
CN1101597C (zh) 片上引线式半导体芯片封装及其制作方法
JP3132354B2 (ja) 導電性ボールの搭載装置および搭載方法
KR100474843B1 (ko) 리드프레임,그의제조방법및그것을사용한반도체장치
JPH07186428A (ja) サーマルプリントヘッドおよびその製造方法
JP3334497B2 (ja) スキージ装置及び粘性物のスキージング方法
JP4183313B2 (ja) ブレーク溝の加工方法及び加工装置
JP4078224B2 (ja) モールド金型
JPH0945728A (ja) チップの実装装置および実装方法
JP2973889B2 (ja) 導電性ボールの搭載装置および搭載方法
JP3402275B2 (ja) 電子部品の製造方法及び製造装置
CN100416807C (zh) 半导体封装结构及其制造方法
JP2828075B2 (ja) 半導体装置
JPS6441234A (en) Manufacture of resin sealed type semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1029442

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170405

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170405

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20040804

CX01 Expiry of patent term