TW479303B - Methods for packaging semiconductor device having bump electrodes - Google Patents

Methods for packaging semiconductor device having bump electrodes Download PDF

Info

Publication number
TW479303B
TW479303B TW089101623A TW89101623A TW479303B TW 479303 B TW479303 B TW 479303B TW 089101623 A TW089101623 A TW 089101623A TW 89101623 A TW89101623 A TW 89101623A TW 479303 B TW479303 B TW 479303B
Authority
TW
Taiwan
Prior art keywords
sealing
block
patent application
block electrode
scope
Prior art date
Application number
TW089101623A
Other languages
English (en)
Inventor
Ichiro Mihara
Osamu Kuwabara
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02597199A external-priority patent/JP3430289B2/ja
Priority claimed from JP26005099A external-priority patent/JP3216637B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Application granted granted Critical
Publication of TW479303B publication Critical patent/TW479303B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Screen Printers (AREA)

Description

479303 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） [發明之背景] 本發明為有關具塊狀 尤指有關塊狀電極的密 [習知之技術] 首先說明被稱為近似晶 體裝置製造方法之一例 的矽基板（半導體基板） 安置於印刷台3上，並 對準置於矽基板1表面 狀電極2稍微厚一點的 的平面尺寸稍微小一點 其次，如第14圖所示 動頭5 ，將液狀密封樹 内，形成密封膜6 。此 膜6所覆蓋。接著，將 磨，而如第15圔所示的 著，如第1 6圖所示，在 然後，經由切割工程， 第1 7圖是將由上述所 基板1 1上的狀態之部分 置1 ϋ的焊料球7是接合 置之連接端子1 2，由此 [發明欲解決之問題] 然而，以往的這種半 電極的半導體裝置之封裝方法， 封方法者。 片尺寸封裝（以下稱C S Ρ )的半導 。如第1 3圖所示，將在晶片狀態 1上已形成多數塊狀電極2者， 予以定位。接著，將印刷遮罩4 。印刷遮罩4是在其厚度是比塊 遮罩主體4 a上，形成比矽基板1 的圓形狀開口部4b所構成者。 ，以側面呈薄長方形的印刷機滑 脂印刷於印刷遮罩4的開口部4 b 時，塊狀電極2的表面會由密封 密封膜6的表面側加以適當的研 使其露出塊狀電極2的表面。接 塊狀電極2表面形成焊料球7 。 可得各個半導體裝置。 製成的半導體裝置10安裝在電路 斷面圖。在此狀態中，半導體裝 於形成在電路基板1 1表面所定位 而組裝在電路基板1 1上。 導體裝置10中 -3- 密封膜6的厚度 請 先 閱 讀 背 面 之 注 意 事 項 頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479303 A7 _B7__ 五、發明說明（2 ) 是與塊狀電極2的高度相同，因而，各塊狀電極2被密 封膜6所固定，成為不能變形之狀態。其結果是將其安 裝於電路基板1 1上後，於溫度循環試驗時，由於矽基板 1和電路基板1 1之間的熱膨脹條數之差異所引起而産生 的應力，不能由塊狀電極2所吸收，進而，會有在塊狀 電極2與焊料球7之界面上産生裂鏠之問題。 [發明之摘要j 本發明之目的乃在於提供一種塊狀電極的密封方法， 其傺可吸收由於熱膨脹像數的差異所引起而作用於塊狀 電極之應力者，而本發明的塊狀電極的密封方法其特徵 傺包含：準備已形成有多數塊狀電極的基板之步驟；在 上述基板上安裝至少其在對應於塊狀電極之間的部分是 被開口的遮罩之步驟；和，使印刷機的滑動頭在上述遮 罩上移動，以在上逑塊狀電極之間形成其厚度是比上述 塊狀電極高度為薄的密封膜之步驟者。 [發明之實施形態] 實施例1 第1〜3圖是有關塊狀電極的密封方法之本發明實施例 1 。首先，如第1圖所示，將在晶片狀態的矽基板（半 導體基板）1 1上已形成高度1 G 0〜3 0 Q # m的多數柱形塊狀 電極1 2者安置於印刷台1 3上，並予以定位。接著，將印 刷遮罩1 4對準置於矽基板1 1表面。第5圖是印刷遮罩1 4 的平面圖。印刷遮罩1 4是在其厚度是比塊狀電極1 2的高 度為薄之遮罩主體14a上，形成比矽基板11的平面尺寸 -4- 國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . 線· 經濟部智慧財產局員工消費合作社印製 479303 A7 B7 五、發明說明（ 稍微小一點的圓形狀開口部1 4 b所構成者。 其次，如第2圖所示，以其尖端部的側面大略成為V 字形的印刷機滑動頭1 5，將液狀密封樹脂印刷於印刷遮 罩1 4的開口部1 4 b内，形成密封膜1 6。此時，液狀密封 樹脂的粘度是以千厘泊（c P S )〜約3 Q萬厘泊程度，又， 滑動頭1 5是由Μ I N 0 ϋ R E T H A N E (商品名）所形成者。滑動頭 1 5的尖端部是以具5 5 °〜8 0 °的鋭角者為理想，而以6 0 ° 程度最為合適。又，滑動頭1 5的硬度是以J I S (日本工業 標準）規定的5 5 °〜8 0 ° ，而在印刷之際，滑動頭1 5是在 尠基板11的表面大致成垂直狀態的往復移動。由此之印 刷動作，潸動頭1 5的尖端部會被壓入於塊狀電極1 2之間， 密封膜1 6會在電極1 2之間形成其厚度比塊狀電極1 2的高 度為薄，而在電極1 2之間下陷之形狀。又，如在塊狀電 請 先 閱 讀 背 面 之 注 意 事 項 再 t 訂 極 Η 電加 狀刻 塊蝕 將或 可磨 ，研 時的 12當 膜適 ί 6 封 1 密膜 成封 形密 面的 表旁表 的近的 12其12 極及極 第 如 箸 接 ο 出 露 面 球 料 焊 成 。 形置 面裝 上電 面狀 表塊 的使 表 的 極 電 狀 塊 在 示 所 圖 哩Ξ 導 半 個 各 得 而 程 Η 割 切 由 經 著 接 -線· 經濟部智慧財產局員工消費合作社印製 路裝 電體 在導 裝半 安 ， ο 2 中 置態 裝狀 體此 導在 半 Ο 的圖 成面 製斷 所分 述部 上之 由態 將狀 是的 圖上 ii 4 2 第板 基 位 定 規 面 〇 表上 11 11 2 2 板板 基基 路路 電電 在在 成裝 形組 於而 合此 接由 是 ， 7 2 1 2 球子 料端 焊接 的連 20之 置置 密 其 於 由 中 ο 2 置 裝 體 導 半 的 成 製 所 述 上 如 於 在 膜塊電 封使於 可裝 而安 3 ο 因 2 ，置 狀裝 形體 之導 陷半 下將 間是 之果 12結 極其 電 〇 伏 肋 tiM wn 塊搖 在於 為易 成12 形極 是電 16狀 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 479303 A7 _B7_ 五、發明說明（4 ) 路基板2 1上後，於溫度循環試驗時，由於矽基板1 1和電 路基板2 1之間的熱膨脹僳數之差異所引起而産生的應力 ，可由塊狀電極1 2所吸收，進而可使塊狀電極1 2與焊料 球17之界面上難於産生裂鏠。 在此，經調查滑動頭15的壓入量（mm)與密封膜16厚度 (mm)的關傺之結果傺如第6圖所示。其中，滑動頭15的 壓入量是指以高度11Q# m程度的塊狀電極12之表面作為 基準面時的，滑動頭1 5的尖端部之伸入於塊狀電極1 2之 間的壓入量者。又，密封膜1 6的厚度是指其在於塊狀電 極12之間的最低下陷處之厚度者。由第6圖可知，密封 膜16的厚度是與滑動頭15的壓入量成反比，因而， 調整滑動頭1 5的尖端部之在於塊狀電極1 2之間的壓入量 ，就可容易的控制密封膜1 6的厚度。 又，滑動頭1 5是以較柔軟的聚氨酯彈性體所形成，其 尖端部是形成為側面大致V字形，因而一邊將滑動頭1 5 以垂直狀態壓入於電極1 2之間一邊使往復移動時，也可 使其幾乎不會損傷到塊狀電極1 2。 在此，將滑動頭1 5 —邊壓下一邊印刷時，由於印刷遮 罩1 4的厚度很薄，滑動頭1 5移動到印刷遮罩1 4的邊緣時 ，會引起印刷遮罩1 4的變形，而産生密封膜1 6的厚度不 均勻之問題。以下參照第7 A〜7 E圖詳細說明可對應於此 問題的矽基板之封裝方法。 首先，如第7 A圖所示，準備具2支相隔規定間隔的潸 動頭1 5 a、 1 5 b之絲網印刷機。在圖中，左側滑動頭1 5 a 是往程移動時所使用者，而右側滑動頭1 5 b是回程移動 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) _ -1線· 479303 A7 B7 五、發明說明（） 時所使用者。在於印刷之前，兩潸動頭15a、15b是置於 左端側的印刷開始位置。在印刷開始位置時是將往程用 潸動頭1 5 a下降到接觸於印刷遮罩1 4表面之下降位置， 而將回程用滑動頭1 5b提升到稍微離開印刷遮罩14表面 之上升位置。此時，往程用滑動頭1 5 a的下降量是如上 逑的對應於預先設定之滑動頭壓入量者。 然後，在兩滑動頭15a、15b之間的印刷遮罩14表面上 ，供應液狀密封樹脂1 6 a，使兩滑動頭1 5 a、1 5 b向右方 向移動，而如第7B圖所示，由往程用滑動頭15a將液狀 密封樹脂1 6 a印刷在印刷遮罩1 4的開口部1 4 b内。而當兩 滑動頭1 5 a、 1 5 b到達右端側的印刷終了位置之時刻，停 止其移動，如第7 C圖所示，將回程用滑動頭1 5 b下降到 接觸於印刷遮罩1 4表面。此時，回程用滑動頭1 5 b的下 降量也是對應於預先設定的滑動頭之壓入量者。 接著，將兩滑動頭15a、15b稍微向左方向移動，如第 7 D圖所示，將回程用滑動頭1 5 b置於矽基板1 1的邊緣上 方。此位置就是右端側的印刷開始位置，在此位置將往 程用滑動頭1 5 a提升到稍微離開印刷遮罩1 4表面之上升 位置。在維持此狀態下使兩滑動頭1 5 a、 1 5 b向左方向移 動，而如第7 E圖所示，由回程用滑勳頭1 5 b將液狀密封 樹脂1 6 a印刷在印刷遮罩1 4的開口部1 4 b内。於是，完成 液狀密封樹脂16a的印刷工程。 其中，如第7 C圖所示，將回程用滑動頭1 5 b下降到接 觸於印刷遮罩1 4的表面，並如第7 D圖所示，使回程滑動 -7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . •線- 經濟部智慧財產局員工消費合作社印製 479303 A7 B7 五、發明說明（ 頭1 5 b在於矽基板1 1的邊緣上方，換言之，使回程用潸 邊’ 一 刻 下時 態之 狀置 的位 面側 表内 的較 14端 罩邊 遮的 刷11 印板 於基 觸矽 接比 邊到 一 動 在移 b 向 5 1 方 頭左 S 句 Γ— 如次 ，其 卽 ， ， 升 時上 明 a 説15 以頭 予動 由潸 理用 之程 升往 提使 a 先 5 , 1 首 頭 ， 動中 滑態 用狀 程圖 B 往 7 將第 才在 ， 使 時會 面力 表觸 14接 罩之 4* 遮 1 刷罩 印遮 於刷 觸印 接於 到對 降的 下 b 5 b 1 5 ,ϊ 1 頭 頭動 S 骨 潸用 用程 程回 回於 使由 入大 侵 會 a 度 6 二 1 厚 脂的 樹 a f 6 1 密脂 狀樹 液封 的密 刷狀 印液 已 ， 使側 而面 ， 底 起的 翹14 14罩 罩遮 遮刷 刷 印 印於 會 而 起 翹 的 4 1 罩 遮 刷 印 於 由 〇 ，者 且形 ，情 度之 高刷 的印 06 1 續 極繼 電再 狀能 塊不 於有 C *1 5 粘 的的 高 a 6 較 1 以脂 是樹 度封 粘密 的狀 a 液 6 1 但 脂 ， 樹想 封理 密為 狀S) P 液 的 後 化 硬 C /t\ 白 %yl 厘 此 脂在 樹， 封此 密因 狀 。 液致,一 時能 刷不 印厚 頭膜 動 ， 滑伏 以起 於狀 在波 ，為 時成 高刷 樣印 這會 如 a 6 度 1 時板值 形基之 情矽當 脂 a ί 6 核 1 封脂 密樹 狀封 液密 將狀 先液 預將 前 以 刷 ， 印熱 在加 數 一 萬 數 為 如 例 白 厘 β 將適刷 或到印 ，低下 熱降態 加度狀 a 粘的 6 J 1~I -ώ V^^ (請先閱讀背面之注意事項再填寫本頁) -—-----訂---------線 · 經濟部智慧財產局員工消費合作社印製 形形 接之 直膜 以封 是密 2 J 1 的 極載 電記 狀所 塊明 ，發 中本 的而 例 ， 施者 實例 述為 上者 在上 1Χ ， 1± 又板 C 基 可在 即 成 成板 形基 膜矽 緣在 絶以 以 ， 介極 上電 11狀 板塊 基成 矽形 在上 用端 應 一 於的 合線 適配 很該 也在 ，而 法 ， 方線 成配 在為 ，面 又側 〇 的 上部 置端 裝尖 體其 導用 半是 之5b 狀1 _131 、 陣 a § 5 匁 1 成頭 MU 力 歹 W 排滑 極兩 霞 荀月 ， 狀中 塊明 將説 上述 1 上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 479303 A7 B7_ 五、發明說明（7 ) 大致V字形者，而本發明並不限定於此，也可例如第8 圖所示，往程用滑動頭1 5 a是用其尖端部的左側面為垂 直面，右側面為傾斜面者，而回程用滑動頭1 5 b是用其 尖端部的右側面為垂直，左側面為傾斜面者。以此情形 時，可使滑動頭15a、15b對於矽基板11表面維持垂直狀 態下進行往程印刷及回程印刷，也可使滑動頭1 5 a、 1 5 b 傾斜到其尖端部對於矽基板1 1表面的垂直線構成相等的 角度，以進行往程印刷及回程印刷者。 •實施例2 參照第9 A〜9 D圖及第1 0圖，說明本發明塊狀電極密封 方法之實施例2 。在此實施例中，印刷用遮罩1 4的遮罩主 體1 4 a之厚度是比塊狀電極1 2的高度厚上適當的尺寸者 。在遮罩主體14a的底面形成比矽基板11的平面尺寸稍 微小一點的圓形凹部1 4 d，此部分是形成薄壁部1 4 c。凹 部1 4 d的深度是和塊狀電極1 2的高度大致相同。在印刷 遮罩1 4的薄壁部1 4 c上的位於塊狀電極1 2之間，形成其 寬度d是比塊狀電極1 2之間的間隔D為小之縫隙1 4 e 。 以下說明將液狀密封樹脂印刷於矽基板1 1上之封裝方法。 首先如第9A圖所示，將矽基板11安置於印刷台13上面 ，並予以定位，接著將印刷用遮罩1 4對準覆蓋於矽基板 1 1表面。在此狀態下，塊狀電極1 2的表面是被印刷遮罩 1 4的薄壁部1 4 c所覆蓋。 其次，如第9B圖所示，使滑動頭15在印刷遮罩14上從 一端側移動到另一端側，將液狀密封樹脂1 6 a印刷到印 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . --線· 479303 A7 B7 五、發明說明（） 刷用遮罩1 4的縫隙1 4 e内，然後經過硬化工程，形成密 封膜1 6。在此情形中，印刷遮罩1 4的縫隙1 4 e之寬度d 是比塊狀電極1 2之間的間隔D縮小適當的尺寸，因而，經 過縫隙1 4 e印刷到塊狀電極1 2之間的矽基板1 1上之液狀 密封樹脂1 6 a的量會適當的減少，且該所印刷的液狀密 封樹脂1 6 a會由表面張力而流動，覆蓋於塊狀電極1 2之 側面。因而，在此情形時，如第9 C圖所示，塊狀電極1 2 的表面並未被樹脂密封膜1 6所覆蓋，且在塊狀電極1 2之 間的密封膜1 6厚度會比塊狀電極1 2的高度少適當的尺寸 。因此，不必將密封膜1 6表面研磨或蝕刻加工。接著， 如第9 D圖所示，在塊狀電極1 2表面形成焊料球1 8，接著 經過切割步驟而得各値半導體裝置。 實施例3 參照第1 1及1 2圔說明本發明塊狀電極密封方法之實施 例3 。在此實施例中，印刷遮罩1 4的厚度可和塊狀電極 1 2的高度相同，也可比塊狀電極1 4的高度為薄，或為厚 。但另一方面，要使印刷台1 3和滑動頭1 5中之一構成為 可隨著塊狀電極1 2的配置位置而上下移動。以此情形時 ，如第1 2圖所示印刷遮罩1 4是在其遮罩主體1 4 a上形成 比矽基板1 1的平面尺寸稍微小一點的圓形開口部1 4 b。 又，在印刷遮罩1 4的開口部1 4 b的周圍之表面側形成位 於各塊狀電極1 2之間的凹槽1 4 f。凹構1 4 f的整體長度L 是比滑動頭1 5的長度為長。形成在印刷遮罩1 4上的凹槽 14f厚度之一例是電極12的高度為1GQ〜150# ni左右時， -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · -丨線· 經濟部智慧財產局員工消費合作社印製 479303 A7 B7 五、發明說明（ 設定為〜8G#ni左右 台液 刷和 印， 使面 〇 表 法的 方14 封罩 密遮 之刷 極印 電在 狀壓 塊15 的頭 3 動 例滑 施將 實， 明動 說移 下下 以上 脂 樹 封 密 狀 時 側 右 Hy 妾 33 移 側 左 從 中 圖 1X 1X 第 在 起 圖 1X 1X 第 如 是 時 置 位 f 4 1~i 槽 凹 的 4 1X 罩 遮 刷 印 於 在 5 1X 頭 33 滑 板狀 基液 矽的 與間 其之 2 ， 1—ί 側極 1Χ mml 1 荀肖 板狀 基塊 矽在 於 ， 降此 下因 會 〇 ，小 示縮 所會 線隔 鏈間 點的 一 間 的之 中11 脂脂 樹 樹 封封 密密 頭 b S4 3 滑部 以口 ，開 此的 } 4 由 1 Ο 罩 薄遮 變刷 會印 度到 厚刷 的 印 狀 液 將 過 經 面1E 表膜 的封 2 * 1 密 極的 電間 狀之 塊12 ，極 而電 因狀 ga ο 境 18在 膜但 封 ， 密蓋 成覆 形所 而16 ，膜 程封 工密 化被 硬雖 將刻 ，0 著或 接磨 〇 研 寸以 』 6 尺 1 的膜 當封 適密 少的 度旁 高近 的其 2 . 1 及 極上 電面 狀表 塊的 比12 是極 度電 厚狀 之塊 示 而 圖驟 未 步 雖割 ， 切 著過 接經 。後 出然 露 〇 面球 表料 的焊 2 - α 1 成 極形 電面 C 狀表置 塊的裝 使12體 ，極導 除電半 去狀個 工塊各 加在得 果 效 之 明 發 間 之 極 電 狀 塊 在 膜 封 密 使 是 時 明 發 本 依 明 說 上 如 (請先閱讀背面之注意事項再填寫本頁) -,¾ . •線· 經濟部智慧財產局員工消費合作社印製 密焊 由極 未電 Hu ρηχ 部塊 頂將 的於 極在 電 ， 狀此 塊因 各 〇 ，形 此變 由以 ， 可 造而 構因 之 ， 陷定 下固 為所 成膜 形封 .脹吸 膨所 熱形 於變 由的 的極 間電 之狀 者塊 兩該 在由 ， 可 後 ， 子力 端應 的 的 件起 零引 子所 電異 他差 其之 於數 接傺 復頭 往動 態滑 狀整 直調 垂 ， 在而 頭因 動 ， 滑者 的膜 鋭封 尖密 用成 是形 ，以 中 ， 驟刷 步 印 此網 在絲 而之 〇 動 收移 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479303 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 10五、發明說明（） 的尖端部之對於塊狀電極之間的壓入量，就可容易的控 制密封膜之厚度。 [附圖之簡單說明] 第1圖傺本發明的具塊狀電極之半導體裝置封裝方法 的實施例1中，在起初製造步驟時的主要部位放大剖面 圖。 第2圖傺連續於第1圖的製造步驟之主要部位放大剖 面圖。 第3圖偽連續於第2圖的製造步驟之主要部位放大剖 面圖。 第4圖像將第3圖的半導體裝置安裝於電路基板上的 狀態之放大剖面圖。 第5圖偽實施例1所使用的印刷遮罩上視圖。 第6圖傺滑動頭的壓入量與密封膜厚度之關傺説明圖。 第7 A〜7 E圖傺本發明半導體裝置封裝方法的各步驟說 明用之主要部位剖面圖。 第8圖傺實施例1所用滑動頭的變形例之剖面圖。 第3 A〜9 D圖傺本發明賁施例2的各步驟説明用之主要 部位放大剖面圖。 第1 G圖像實施例2所使用的印刷遮罩之上視圖。 第1 1圖偽說明本發明實施例3的主要部位放大剖面圔。 第1 2圖係實施例3所使用的印刷遮罩上視圖。 第1 3圖傺以往的半導體裝置封裝方法中，在起初製造 步驟時的主要部位放大剖面圖。 -1 2 - (請先閱讀背面之注意事項再填寫本頁) % . |線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 479303 A7 B7_ 11 五、發明說明（） 第1 4圖偽連續於第1 3圖的製造步驟之主要部位放大剖 面圔。 第1 5圖偽連續於第1 4圖的製造步驟之主要部位放大剖 面圔。 第1 6圖傺連續於第1 5圖的製造步驟之主要部位放大剖 面圔。 第1 7圖偽將第1 6圖的半導體裝置安裝在電路基板上的 狀態之放大剖面圖。 [參考符號説明] (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 11... 12... ..塊狀電極 13... ..印刷台 14... ..印刷遮罩 14a.. …印 刷遮 罩 主 體 14b.. …Μ 口部 14c.. • ·.薄 壁部 1 4 d .. …Η 部 1 4 e .. •…縫 隙 1 4 f .. …Η 槽 15... • ·(印 刷機 的 )滑動 15a.. …往 程用 滑 動 頭 15b.. …H 程用 滑 動 頭 16... ..密封膜 16¾.. …ί夜 狀密 封 樹 脂 17.....焊料球 -13- 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 479303
    六、申請專利範圍 第89 1 0 1 623號「塊狀電極的形成方法」專利案 (90年11月2日修正） 六申請專利範圍： 1. 一種塊狀電極的密封方法，其特徵包含： 準備已形成多數塊狀電極（1 2 )的基板（11 )之步驟； 在該基板（11)上安置遮罩（14)之步驟，此遮罩至 少在對應於塊狀電極（1 2 )之間的部分是被作開口； 及 使滑動頭（15)在該遮罩（14)上移動，以在於塊狀 電極（12)之間形成密封樹脂（16a)之步驟，密封膜厚 度是比塊狀電極高度爲薄。 2 .如申請專利範圍第1項之塊狀電極的密封方法，其 中包含在該密封膜（16a)形成後的切割基板（11)之步 驟。 3 .如申請專利範圍第1項之塊狀電極的密封方法，其中 該滑動頭（15)是會在於各塊狀電極（12)之間，下降 到比塊狀電極（12)的表面爲低之位置者（第2圖、 第11圖）。 4 ·如申請專利範圍第1項之塊狀電極的密封方法，其中 該遮罩（1 4 )至少其在對應於基板（11 )的區域是形成 爲比塊狀電極（12)的高度爲薄者（第2圖）。 5 .如申請專利範圍第1項之塊狀電極的密封方法，其中 該遮罩（14)在實質上整體的厚度是比塊狀電極（12) 479303 六、申請專利範圍 的高度爲薄者（第2圖）。 6 .如申請專利範圍第1項之塊狀電極的密封方法，其中 該遮罩（1 4 )在各塊狀電極（1 2 )之間係具薄壁部（1 4 f )， 該薄壁部（14f)的厚度是比塊狀電極（12)的高度爲薄， 而長度是比滑動頭（15)的長度爲長者（第11圖）。 7 ·如申請專利範圍第6項之塊狀電極的密封方法，其 中該滑動頭（15)是一邊相對於基板（11)上下移動， 一邊在遮罩（14)上移動者（第11圖）。 8 ·如申請專利範圍第1項之塊狀電極的密封方法，其 中該遮罩（14)在實質上對應於基板（11)的全區域， 係形成有凹部（14d)者（第9圖）。 9.如申請專利範圍第8項之塊狀電極的密封方法，其中 該遮罩（1 4 )在凹部（1 4d )內係具對應於各塊狀電極 (12)而比各塊狀電極（12)的表面積爲大的薄壁部 (14c)者（第9圖）。 1 0 .如申請專利範圍第1項之塊狀電極的密封方法， 其中該滑動頭（15)係具銳角的尖端部者。 1 1 ·如申請專利範圍第1 〇項之塊狀電極的密封方法， 其中該滑動頭（15)的尖端部之角度爲55°〜80。 者。 1 2 ·如申請專利範圍第1 〇項之塊狀電極的密封方法， 其中該滑動頭（1 5 )的尖端部係具左右對稱的大致v 字形狀者。
    479303 六、申請專利範圍 1 3 .如申請專利範圍第1 0項之塊狀電極的密封方法， 其中該滑動頭（15)在實質上是一邊對遮罩（14)維持 垂直狀態，一邊在該遮罩（14)上移動者。 1 4 .如申請專利範圍第1項之塊狀電極的密封方法， 其中該滑動頭（15)是在遮罩（14)上往復移動，以在 塊狀電極（12)之間形成密封膜（16a)者。 15.如申請專利範圍第14項之塊狀電極的密封方法， 其中該滑動頭（15)是以2支成對的在遮罩（14)上移 動者。 1 6 .如申請專利範圍第1 5項之塊狀電極的密封方法， 其中該2支滑動頭（15)中，在移動方向走在前面的 滑動頭（15b)是離開於遮罩（14)，另一滑動頭（15a) 是接觸於遮罩（1 4 )的狀態下移動者。 1 7 .如申請專利範圍第1 6項之塊狀電極的密封方法， 其中該2支滑動頭（15a、15b)在遮罩（14)離開於基 板（11)之位置時，兩者都接觸在遮罩（14)者。 18.—種塊狀電極之密封方法，其特徵包含： 準備已形成塊狀電極（12)的半導體基板）11)之步 驟； 在該半導體基板（11)上安置遮罩（14)之步驟，遮 罩係具有至少可使塊狀電極（1 2)之間露出的開口部 (1 4b )，而且對應於半導體（11 )區域的厚度是比塊狀 電極（12)的高度爲薄； 479303 六、申請專利範圍 在遮罩（14)上移動具有尖銳尖端部的滑動頭（15) ，以在於塊狀電極（12)之間形成密封樹脂（16a)之步 驟，密封樹脂厚度是比塊狀電極（1 2 )的高度爲薄； 及 將該半導體基板（11)切割之步驟者。 19. 如申請專利範圍第18項之塊狀電極的密封方法， 其中該密封樹脂（16a)係具1，000厘泊（cPS)〜 300,000厘泊的粘度者。 20. 如申請專利範圍第18項之塊狀電極的密封方法， 其中該滑動頭（15)的尖端部係具55°〜80°的角度 者。
TW089101623A 1999-02-03 2000-01-31 Methods for packaging semiconductor device having bump electrodes TW479303B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02597199A JP3430289B2 (ja) 1999-02-03 1999-02-03 半導体装置の製造方法
JP26005099A JP3216637B2 (ja) 1999-09-14 1999-09-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW479303B true TW479303B (en) 2002-03-11

Family

ID=26363681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101623A TW479303B (en) 1999-02-03 2000-01-31 Methods for packaging semiconductor device having bump electrodes

Country Status (4)

Country Link
US (1) US6319851B1 (zh)
KR (1) KR100333060B1 (zh)
CN (1) CN1160769C (zh)
TW (1) TW479303B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223283B2 (ja) * 1999-09-14 2001-10-29 カシオ計算機株式会社 半導体装置の製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP2001185566A (ja) * 1999-12-22 2001-07-06 Nec Corp 液状樹脂による樹脂封止装置及び樹脂封止方法
WO2002001625A1 (fr) * 2000-06-29 2002-01-03 Toray Engineering Company, Limited Procede pour l'obturation par resine de pieces electroniques, et plaque d'impression par stencil utilisee a cet effet
CN100437960C (zh) * 2003-02-25 2008-11-26 京瓷株式会社 印刷掩模及使用该掩模的电子零件的制造方法
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
CN102294314A (zh) * 2010-06-25 2011-12-28 上海微电子装备有限公司 一种晶圆涂胶机及涂胶方法
JP5880283B2 (ja) * 2012-05-29 2016-03-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6131980B2 (ja) * 2015-03-27 2017-05-24 トヨタ自動車株式会社 電気加熱式触媒コンバーター
KR102150260B1 (ko) * 2018-07-27 2020-09-02 삼성디스플레이 주식회사 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치
CN116510985B (zh) * 2023-03-30 2023-10-13 安徽聚力威新材料科技有限公司 耐候性漆面保护膜的制备方法及制备设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627988A (en) * 1985-07-29 1986-12-09 Motorola Inc. Method for applying material to a semiconductor wafer
JP2830351B2 (ja) 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
JP2842361B2 (ja) 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
US6063646A (en) 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package

Also Published As

Publication number Publication date
CN1160769C (zh) 2004-08-04
US6319851B1 (en) 2001-11-20
KR20000057892A (ko) 2000-09-25
KR100333060B1 (ko) 2002-04-22
CN1264168A (zh) 2000-08-23

Similar Documents

Publication Publication Date Title
TW479303B (en) Methods for packaging semiconductor device having bump electrodes
TWI335631B (en) Mounting device for electric components
US7023077B2 (en) Carrier with metal bumps for semiconductor die packages
JP4832107B2 (ja) 実装方法
JP5230839B2 (ja) 基板下受装置および基板の熱圧着装置
US20090200660A1 (en) Heatplates for heatsink attachment for semiconductor chips
EP1508829A3 (en) MEMS deformable mirror
TW200917391A (en) Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
TWI251317B (en) Apparatus and process for precise encapsulation of flip chip interconnects
EP1460681A3 (en) Silicon carbide semiconductor device and method for fabricating the same
WO2006012127A3 (en) Microelectronic packages and methods therefor
TW487954B (en) Semiconductor chip tester and method of testing semiconductor chip
EP1826830A3 (en) Photovoltaic apparatus and method of manufacturing the same
TW569358B (en) Process for producing a semiconductor chip
JPH09510830A (ja) 縦型集積用半導体デバイス及びその製造方法
US7355278B2 (en) Mold die for a semiconductor device
KR100317756B1 (ko) 플립칩디바이스의볼접촉부
EP1432036A3 (en) Semiconductor device and sustaining circuit
US8556155B2 (en) Solder ball mounting tool
TWI412141B (zh) 攝像模組之組裝方法
TW201113990A (en) Bump structure, chip package structure including the bump structure, and method of manufacturing the bump sutructure
JP7448584B2 (ja) 半導体デバイスを接合するための可撓性のある焼結ツール
TW464993B (en) Manufacturing method of the semiconductor device
TWI243437B (en) Sliding type thin fingerprint sensor package
JPWO2020075549A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees