CN100437960C - 印刷掩模及使用该掩模的电子零件的制造方法 - Google Patents

印刷掩模及使用该掩模的电子零件的制造方法 Download PDF

Info

Publication number
CN100437960C
CN100437960C CNB2006101724580A CN200610172458A CN100437960C CN 100437960 C CN100437960 C CN 100437960C CN B2006101724580 A CNB2006101724580 A CN B2006101724580A CN 200610172458 A CN200610172458 A CN 200610172458A CN 100437960 C CN100437960 C CN 100437960C
Authority
CN
China
Prior art keywords
mask
peristome
print
paste
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101724580A
Other languages
English (en)
Other versions
CN1983543A (zh
Inventor
下赤善男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1983543A publication Critical patent/CN1983543A/zh
Application granted granted Critical
Publication of CN100437960C publication Critical patent/CN100437960C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Screen Printers (AREA)
  • Printing Plates And Materials Therefor (AREA)

Abstract

一种印刷掩模及使用该掩模的电子零件的制造方法，该印刷掩模由多个开口部排列成一列或多列而成，用于透过开口部将印刷糊剂印刷在晶片上，从而在晶片上的阻挡金属层上形成凸起，其特征在于，开口部的排列密度根据排列区域而有所不同，设定为开口部的排列密度越大的排列区域，开口部的开口面积越小。

Description

印刷掩模及使用该掩模的电子零件的制造方法
本申请是基于申请号为200410033029.6、发明名称为“印刷掩模及使用该掩模的电子零件的制造方法”、申请日为2004年2月25日的专利申请的分案申请。
技术领域
本发明涉及用于在晶片上印刷糊剂，从而在晶片上的阻挡金属层上形成凸起，即突起电极的印刷掩模(也称为丝网印刷用掩模)。本发明涉及用印刷掩模制造电子零件的方法，特别涉及通过倒装焊接法置于电路基板上的倒装片型集成电路的制造方法。
背景技术
〖特许文献1〗特开昭52-68366号公报
作为现有的集成电路的一种安装方法，倒装焊接法已众所周知。所谓该安装方法就是将集成电路置于带有电路配线的电路基板的上面，并使其电路形成面位于电路基板表面的对面，在此状态下完成集成电路与电路基板的电极之间的接合。
倒装焊接法中采用的集成电路称为倒装片型集成电路(倒装片型IC)，一般通过焊锡及导电性粘结剂使其端子与电路基板上的电路配线连接。
众所周知，现有的倒装片型集成电路具有下述构造：形成覆盖在半导体晶片的一个主面上的由镍等制成的多个阻挡金属层，作为焊盘电极，在上述阻挡金属层之上选择性地形成焊锡凸起的电极。将其安装在电路基板上时，与电路基板上的对应的电路配线相对地将倒装片型集成电路的焊锡凸起定位在焊盘电极处，并将倒装片型集成电路搭载在电路基板上，此后，通过用高温加热，使焊锡凸起熔融，涂上焊锡，将倒装片型集成电路的阻挡金属层置于电路基板上的电路配线处。
这样的倒装片型集成电路通常由下述工艺制作而成(参照图4～图6)。即：
(1)调制半导体晶片11，多个阻挡金属层13直线状地排列在半导体晶片的集成电路形成面之上，电路配线12覆盖住相邻阻挡金属层13之间的区域，用钝化层14覆盖该电路配线12。电路配线12具有向设在半导体晶片11上的半导体元件供给电源和电信号的供电配线的功能，通常，用铝等金属材料在与阻挡金属层13的排列方向相垂直的方向上形成布线图案。
(2)调制印刷掩模16，印刷掩模形成具有多个与阻挡金属层13一一对应，且比该阻挡金属层的外径大的长圆形开口部17的印刷掩模16。
(3)此后，使印刷掩模16的开口部17位于阻挡金属层13上地将印刷掩模16设置在半导体晶片11之上。
(4)接着，将焊锡糊剂15供给到印刷掩模16上，橡皮刮刀对印刷掩模16加压，同时使焊锡糊剂向所定方向移动，焊锡糊剂15通过开口部17，在阻挡金属层13上进行印刷。
(5)最后，通过加热半导体晶片，使涂布的焊锡糊剂15熔融，从而在阻挡金属层13上形成球状的焊锡凸起。将这样的半导体晶片11切割成所定形状，从而制成多个倒装片型集成电路。
而且，形成长圆形的开口部17在印刷掩模16中直线状排列，沿上述开口部17长度方向的边缘部与开口部17的排列方向垂直地设置。这是将印刷掩模16设在半导体晶片11上时，开口部17的上述边缘部相对相邻的阻挡金属层13之间的电路配线大致平行地设置所构成的形状(参照图4)。
进而，公知的其它印刷用掩模，如图10所示，多个开口部17直线状地排列在由不锈钢等形成的掩模主体上，形成多个开口部列17a、17b、17c，用丝网印刷用掩模形成倒装片IC的焊锡凸起。本例中，分别构成3个开口部列17a、17b、17c的开口部17与半导体晶片上的阻挡金属层相对应地每个开口部列以所定密度排列，其开口面积与所有的开口部列17a、17b、17c大致相等。
由此，上述半导体晶片11上，由于设在相邻的阻挡金属层13之间的电路配线12具有所定厚度(例如，0.5μm～1.5μm)，因此，在覆盖电路配线12的钝化层14的表面上形成突出部14a及阶部，该突出部14a突出形成与电路配线12的厚度外形适应的形状。当在具有该突出部14a的半导体晶片11上设置前述印刷掩模16时，在处于钝化层14的突出部14a的基部的角部，常常有沿开口部17的长度方向的边缘部。在此状态下，如果按压印刷掩模16，对半导体晶片11加压，开口部17的边缘部进入上述角部中，会损伤钝化层14的表面(参照图5、图6)。由此，钝化层14的密封性恶化，有可能大气中的水分等会腐蚀电路配线12。当沿开口部17长度方向的边缘部形成直线状时，这个问题十分显著。
而且，采用如图10所示构成的印刷用掩模，当用橡皮刮刀使置于掩模上的焊锡糊剂移动一定距离时，与比开口部列17a的排列密度小的开口部列17b及17c附近的焊锡糊剂相比，开口部17的排列密度大的开口部列17a附近的掩模上的焊锡糊剂流到阻挡金属层上的次数更多。上述糊剂的流出导致掩模上的焊锡糊剂剧烈旋转、流动，其结果产生开口部列17a附近的焊锡糊剂的粘性比其它开口部列附近的焊锡糊剂的粘性小的倾向。
因此，涂布在阻挡金属层上的焊锡糊剂的量是开口部列17a比开口部列17b、17c多，存在焊锡凸起的大小不一的缺点。如果焊锡凸起的大小不一，将倒装片IC安装在其它电路基板上时，会产生倒装片IC倾斜，倒装片IC相对于电路基板的安装强度低下的问题。
发明内容
本发明的目的在于提供一种印刷掩模，该掩模可有效地防止糊剂在印刷时损伤钝化层的表面。并提供一种倒装片型集成电路的制造方法，该方法采用印刷掩模不会划伤钝化层的表面。
本发明的另一个目的在于提供一种可形成大致均匀大小的凸起的高品质印刷掩模，及采用该掩模的电子零件的制造方法。
本发明的形态中，印刷掩模由形成长孔状的多个开口部排列而成，用于透过该开口部将糊剂涂布在被印刷物上，沿开口部的长度方向的边缘部相对于与开口部的排列方向相垂直的方向是倾斜的。
关于开口部的倾斜角度，最好，沿开口部的长度方向的边缘部相对于与开口部的排列方向相垂直的方向倾斜5°～45°。
而且，本发明的印刷掩模的沿开口部的长度方向的边缘部最好成直线状。特别是，可使用多个开口部排列成直线状的印刷掩模。这样的印刷掩模在集成电路制造领域，在倒装片型集成电路的制造方法中可广泛利用。
倒装片型集成电路的制造方法包含下述工艺：调整半导体晶片，使起到凸起电极作用的多个阻挡金属层排列在晶片的上面，将电路配线覆盖在相邻的阻挡金属层之间，并用钝化层覆盖该电路配线，从而形成该半导体晶片。调制带有多个与上述阻挡金属层相对应的长孔状的开口部的印刷掩模。接着，将印刷掩模的开口部设置在阻挡金属层上，使得沿其长度方向的边缘部相对于覆盖在相邻的阻挡金属层之间的电路配线是倾斜的。印刷掩模与晶片接触也可以，处于不接触状态也可以。接着，将供给到印刷掩模上的糊剂通过开口部，印刷在阻挡金属层上，然后对阻挡金属层上涂布的糊剂进行加热处理，形成凸起。
采用本发明，形成长孔状的多个开口部排列而成的印刷掩膜中，由于沿开口部的长度方向的边缘部倾斜于与开口部的排列方向相垂直的方向，因此，将印刷掩膜设置在带有与开口部相对应的阻挡金属层的半导体晶片上时，沿开口部的长度方向的边缘部相对于相邻的阻挡金属层之间的电路配线是倾斜的。
因而，进行糊剂的印刷时，即使相对于半导体晶片压紧印刷掩膜，印刷掩膜的开口部的边缘部伸入适应电路配线的形状而形成的钝化层的突出部的基部处的角部中，从而可有效地防止对钝化层的表面造成大的损伤。因而，可良好地维持钝化层的密封性，可解决电路配线的腐蚀等问题。
当沿开口部的长度方向的边缘部成直线状时，本发明特别有效。
本发明的其它形态中的印刷掩模由多个开口部排列成一列或多列而成，用于透过开口部将印刷糊剂印刷(涂布)在晶片上，从而在晶片上的阻挡金属层上形成凸起，开口部的排列密度根据排列区域而有所不同，设定为开口部的排列密度越大的排列区域，开口部的开口面积越小。
最好，开口部排列成多列，且对每列设定开口部的排列密度。而且，开口部排列的多列最好相互大致平行。
本发明其它形态的电子零件的制造方法包含下述工艺：将印刷糊剂放置在上述丝网印刷用掩模上，使该印刷糊剂沿开口部排列的方向移动，通过开口部将印刷糊剂印刷(涂布)在位于前述开口部之下的阻挡金属层上，从而在阻挡金属层上形成凸起。
采用本发明，由于设定了该开口部的排列密度越大的排列区域，设在丝网印刷用掩模上的开口部的开口面积越小，因此，放置在印刷用掩模上的印刷糊剂中，即使开口部的排列密度大的区域附近的印刷糊剂的粘性较小，涂布在阻挡金属层上的印刷糊剂的量也可以大致均匀地形成在所有的开口部处，使形成在电子零件装置的阻挡金属层上的凸起的大小一致，从而提供具有高装配性能的电子零件，特别是倒装片型集成电路。
附图说明
图1示出了本发明一个实施形态的印刷掩模的平面图。
图2示出了按照本发明一个实施形态的倒装片型集成电路的制造方法制作的倒装片型集成电路的截面图。
图3是表示制造图2的倒装片型集成电路时，将印刷掩模设置在半导体晶片上时二者的位置关系的平面图。
图4是表示制造现有的倒装片型集成电路时，将印刷掩模设置在半导体晶片上时二者的位置关系的平面图。
图5是表示形成现有的倒装片型集成电路的焊锡糊剂的印刷工艺的图。
图6是表示形成现有的倒装片型集成电路的焊锡糊剂的印刷工艺的图。
图7是表示第2实施形态的印刷掩模的图。
图8A～C是表示使用图7的印刷掩模形成电子零件的焊锡凸起的方法的图。
图9是表示改变一个开口部的排列密度的印刷掩模的图。
图10是表示以前的印刷掩模的图。
具体实施方式
印刷掩模的说明
如图1所示，本发明的第一实施形态的印刷掩模6在平板状的掩模主体8上排列有多个开口部7。掩模主体8由金属材料、树脂材料、或组合这些材料的薄层形成，通常外形呈矩形。
作为构成掩模主体8的金属材料包含铝合金、不锈钢、Ni合金、Cr合金等。掩模用的树脂材料包含聚酰亚胺、聚酯、环氧树脂、聚碳酸酯、聚乙烯、聚对苯二甲酸乙二醇酯(PET)、聚丙稀等。
掩模主体8在由上述材料制成的薄板上形成。薄板的厚度最好在20μm～80μm。
掩模主体的其它例子也可以是复合材料的掩模，可以是例如，由带有多个网目的线网、和涂布在网格上的绝缘性乳剂的硬化物制成，由上述材料制成印刷用掩模。
在掩模主体的金属薄板或网上，多个开口部7设成所定的图样。在掩模主体8上开设的多个开口部7相对于掩模主体8，以例如100～300dpi(点每英寸)的密度直线状排列，其排列被设定为1列或2列以上。
上述开口部7分别具有包含长圆形、长方形、平行四边形等的长孔形状，沿长度方向的边缘部71形成直线状。
开口部7是贯穿掩模主体8的厚度方向的通孔，这是为了印刷时，使放置在掩模主体8上的焊锡糊剂和银环氧化化合物等导电糊剂通过其孔内。
采用前述网的掩模主体8利用没有涂布乳剂的区域作为开口部7。
为了相对于被印刷物良好地涂布糊剂，上述开口部7内周的表面粗糙度最好将其算术平均粗糙度Ra设定在1.0μm以下，如果开口部7内周的表面粗糙度Ra大于1.0μm，当开口部7的面积在10000μm2以下而特别小时，糊剂难以被良好地转印到被印刷物上。开口部7内周的表面粗糙度的下限值最好在算术平均粗糙度Ra为0.05μm，如果开口部7的表面粗糙度小于0.05μm，则会导致印刷掩模6的生产性低下。
作为开口部7的大小，一个例子是长80μm～150μm，宽60μm～100μm，但是通常，最好比被印刷物中涂布糊剂的区域(例如阻挡金属层)宽。
印刷掩模6例如由Ni合金制成时，现有公知的添加法，即，首先将感光性树脂涂布成薄板状，同时采用现有公知的光刻技术，对该涂布的感光性树脂进行形成布线图案的处理，除去与开口部7相对应的区域以外的树脂，此后采用现有公知的电镀或无电解电镀法，在除去感光性树脂的区域上镀镍，最后通过除去感光性树脂形成印刷掩模6。
而且，印刷掩模6也可以由聚酰亚胺树脂制成，此时，例如用丝网印刷法将聚酰亚胺树脂的前体涂布成层状后，对其进行烧制，此后采用现有公知的激光加工法形成与开口部7相对应的孔。
不用说，也可以利用其它制造方法形成印刷掩模6，但是如果用添加法形成印刷掩模6，由于形成开口部7的面积在10000μm2以下的细微图样时，制造印刷掩模6也是很容易的，因此用添加法形成印刷掩模6，最好掩模主体由Ni合金或Cr合金等形成。
倒装片型集成电路
下面说明用上述印刷掩模6形成凸起的倒装片型集成电路。图2所示的倒装片型集成电路大致在半导体晶片1上设有电路配线2、阻挡金属层3、钝化层4、凸起5等。
半导体晶片1由单结晶硅等的半导体材料制成，其上面覆盖有半导体元件(图中未示出)、电路配线2、阻挡金属层3、钝化层4等，半导体晶片1起到支撑它们的支撑基材的功能。
上述半导体晶片1将通过例如现有公知的佐科拉尔斯基法(拉晶法)等形成的单结晶硅的结晶块切割成所定厚度，得到薄片，同时对其表面进行研磨，此后通过现有公知的热氧化法在薄片的整个表面上形成绝缘膜，从而制成上述半导体晶片1。
形成在半导体晶片1上的电路配线2是由铝(Al)或铜(Cu)等金属材料覆盖成0.5μm～1.5μm的厚度，起到将来自外部的电源电力和电信号等供给图中未示出的半导体元件的供电配线的作用。电路配线2利用现有公知的阴极溅镀、光刻、腐蚀，在半导体晶片1的上面形成所定图样。
多个阻挡金属层3沿半导体晶片1的端部直线状排列地形成在电路配线2的一部分上面。电路配线2的一部分与阻挡金属层3的排列方向垂直地位于相邻的阻挡金属层之间的区域中。
而且，倒装片型集成电路搭载在电路基板上时，阻挡金属层3可有效地防止随着设在阻挡金属层3上的凸起5的熔融，形成电路配线2的铝等发生侵蚀。阻挡金属层3形成金属材料的多层结构，其最上层使用对构成凸起5的材料浸润性好的材料。
这样的多层构造可以是例如从半导体晶片1侧开始，依次叠置锌(Zn)、镍(Ni)及金(Au)的3层结构。其它构造可以是锌(Zn)、镍(Ni)的2层构造，或者钯(Pd)、镍(Ni)、金(Au)的3层构造，钯(Pd)、镍(Ni)的2层构造。
另一方面，由氮化硅(Si3N4)和氧化硅(SiO2)、聚酰亚胺等电绝缘材料制成的钝化层4覆盖住电路配线2和图中未示出的半导体元件地铺设在晶片1上的没有形成阻挡金属层3的区域中。
在晶片上形成钝化层4后，在没有形成钝化层4的电路配线2的一部分上面形成阻挡金属层3。锌(Zn)、镍(Ni)及金(Au)3层结构时，采用现有公知的无电解电镀法等，在电路配线2的一部分上面依次叠积锌(Zn)，然后是镍(Ni)，再是金(Au)，形成圆柱状。
由于钝化层4可使半导体元件、电路配线2与空气良好地隔绝，因此可有效地防止半导体元件、电路配线2由于接触水分等而被腐蚀。
而且，钝化层4上形成有与阻挡金属层3之间的电路配线2的厚度和外形相适应地向上方突出的突出部4a，该突出部4a具有沿电路配线2的形状。
钝化层4采用现有的阴极溅镀、光刻技术、腐蚀技术等，在半导体晶片1的上面形成0.5μm～3.0μm的厚度。
然后，在前述阻挡金属层3的上面形成球状的凸起5。
凸起5，在将倒装片型集成电路安装在电路基板上时，通过加热熔融，以电·机械地连接倒装片型集成电路的阻挡金属层3与电路基板上的电路配线，例如，利用使锡(Sn)、银(Ag)、铜(Cu)以96.5∶3.0∶0.5的比例熔融、固化的焊锡或银环氧化化合物等导电材料形成。倒装片型集成电路的制造方法的说明
下面说明制造上述倒装片型集成电路的方法。
(1)首先，制备上面覆盖有电路配线2、阻挡金属层3、钝化层4的半导体晶片1、印刷掩膜6、糊剂。
作为糊剂，可适当地采用在多个焊锡颗粒中添加、混合焊剂等，并调整为所定粘度的焊锡糊剂或银环氧化化合物等的导电糊剂。
(2)接着，在半导体晶片1上设置印刷掩膜6。
此时，设置印刷掩膜6，使其开口部7位于半导体晶片1上的对应的阻挡金属层3的正上方，但是如前所述，为了使沿开口部7的长度方向的边缘部倾斜于与开口部7的排列方向相垂直的方向，可使开口部7的边缘部相对于相邻的阻挡金属层3之间的电路配线2倾斜(参照图3)。从而，开口部7的边缘部相对于钝化层表面的突出部4a倾斜，突出部4a的表面支撑开口部7的边缘部的一部分。
(3)然后，向印刷掩膜6上供给糊剂，同时在橡皮刮刀等加压部件(在本实施形态中是橡皮刮刀)对印刷掩膜6施压的状态下，使加压部件移动，糊剂通过开口部7涂布在阻挡金属层3上。
此时，印刷掩膜6被橡皮刮刀等加压部件相对于半导体晶片1紧紧地压住，如前所述，由于沿开口部7的长度方向的边缘部相对于电路配线2倾斜，开口部7的边缘部71被突出部4a的表面部分地支撑，开口部7的边缘部71的大部分伸入钝化层4的突出部4a附近的角部(突出部4a的侧面与钝化层4的平坦部之间的角部)中，从而可有效防止对钝化层4的表面造成大的损伤的问题。因此，可良好地维持钝化层4的密封性，可解决电路配线2的腐蚀等问题。
此处，沿开口部7的长度方向的边缘部71相对电路配线2的倾斜角α最好设定在5°～45°的范围内，倾斜角α如果小于5°，由于开口部7的边缘部71受到钝化层4的突出部4a的表面支撑的区域减小，因此相对于半导体晶片1特别压紧印刷掩膜6时，会损伤钝化层4的表面。另一方面，如果倾斜角α大于45°，涂布的糊剂与相邻糊剂之间容易接触到，则难以高密度地排列开口部7。因此，开口部7的边缘部71相对于电路配线2的倾斜角α最好设定在5°～45°的范围内，从开口部7高密度排列的观点出发，倾斜角α最好设定在30°以下。
而且，使开口部7的边缘部71相对于电路配线2倾斜，用最低的2个突出部4a支撑沿开口部7的长度方向的一对边缘部71中的至少一个，这样更有助于防止损伤钝化层4，最好，使开口部7的边缘部71相对于电路配线倾斜，用至少2个突出部4a支撑沿开口部7的长度方向的一对边缘部71中的每个边缘部。
(4)此后，使涂布在阻挡金属层3上的糊剂干燥，最后使其熔融，使糊剂中的颗粒加热、熔融，颗粒之间相互结合，再使其冷却，从而在阻挡金属层3上形成大小大致均匀的球状凸起5。
采用本发明，形成长孔状的多个开口部排列而成的印刷掩膜中，由于沿开口部的长度方向的边缘部倾斜于与开口部的排列方向相垂直的方向，因此，将印刷掩膜设置在带有与开口部相对应的阻挡金属层的半导体晶片上时，沿开口部的长度方向的边缘部相对于相邻的阻挡金属层之间的电路配线是倾斜的。因而，进行糊剂的印刷时，即使在半导体晶片上压紧印刷掩膜，印刷掩膜的开口部的边缘部伸入适应电路配线的形状而形成的钝化层的突出部的基部处的角部中，从而可有效地防止对钝化层的表面造成大的损伤。因而，可良好地维持钝化层的密封性，可解决电路配线的腐蚀等问题。
在第二实施形态中，如图7所示，印刷掩膜6可以由上述金属材料，例如铝钢、不锈钢或者Ni合金等，也可以由合成树脂形成薄板状。其厚度形成20μm～80μm，多个开口部7以所定的图样设置在金属薄板(掩膜主体)8上。
以下的实施例中，在丝网印刷时，印刷掩膜6的金属薄板8用于支撑放置在其上面的焊锡糊剂50等印刷糊剂。
贯穿金属薄板8的厚度方向地形成多个开口部7，该开口部7用于将放置在金属薄板8上的焊锡糊剂50涂布在设在各开口部7之下的阻挡金属层上。
而且，多个开口部7各个可形成圆形、椭圆形、长圆形、多角形等各种形状，形成多列地排列在金属薄板8上，通过它们的排列构成多个开口部列7a、7b、7c。
图7中，设置多个开口部列7a、7b、7c，使各列7a、7b、7c相互大致平行，对每列开口部列7a、7b、7c设定开口部7的排列密度，其中一部分开口部列或者各开口部列的排列密度不同。图示的例子是各开口部列的排列密度都不同。
此处，重要的是设定前述多个开口部7的开口面积，开口部7的排列密度越大的排列区域，即排列密度越大的开口部列，其开口面积越小。例如，开口部7的排列密度，分别将开口部列7a处设定为80～90点每厘米，开口部列7b处为50～60点每厘米，开口部列7c处为10～15点每厘米时，开口部7的开口面积分别将开口部列7a处设定为7850～7950μm2，开口部列7b处为8400～8500μm2，开口部列7c处为8800～8900μm2。
因此，当用丝网印刷用掩膜，将焊锡凸起形成在设在基板上的阻挡金属层上，并用橡皮刮刀使放置在前述金属薄板8上的焊锡糊剂50移动时，即使开口部7的排列密度比开口部列7b、7c更大的开口部列7a附近的焊锡糊剂50比开口部列7b、7c附近的焊锡糊剂50在掩膜上更强烈地旋转、流动，导致粘性减小时，涂布在阻挡金属层上的焊锡糊剂50的量也可以大致均匀地形成在所有的开口部列7a、7b、7c处，从而可得到形成在电子零件的阻挡金属层上的焊锡凸起的大小一致的高品质的电子零件。
而且，如果所有的开口部7形成大致相似的形状，则具有所有的开口部列7a、7b、7c处的焊锡凸起的形状大致均匀一致的优点。
另外，当金属薄板8由Ni合金构成时，前述金属薄板8及多个开口部7可采用现有公知的添加法形成。
下面参照图8A至图8B，详细说明用上述丝网印刷用掩膜形成电子零件的焊锡凸起的方法。以下的例子示出了倒装片IC。
(1)首先，在图8A中，准备被印刷物，即基板(半导体晶片)1、焊锡糊剂50和丝网印刷用掩膜6。
前述基板1，由铝等制成的电路配线2和半导体元件等高密度地集中在由单结晶硅等制成的板体的一个主面上，多个阻挡金属层3覆盖在该电路配线2上，钝化层4覆盖在没有形成该阻挡金属层3的区域中。由此，前述多个阻挡金属层3与前述丝网印刷用掩膜6的开口部7一一对应地分成多列，每列以所定的密度排列，各列均具有依次叠积锌(Zn)、镍(Ni)、金(Au)的3层构造，另一方面，前述钝化层4由氮化硅(Si3N4)等绝缘材料如前所述地在没有形成阻挡金属层3的区域中形成。另外，前述阻挡金属层3采用现有公知的无电解电镀法，前述钝化层4采用现有公知的阴极溅射、光刻技术、腐蚀技术等，形成所定图样。
而且，前述焊锡糊剂50可适当地在多个焊锡颗粒中添加、混合焊剂等，并调整为所定粘度。
(2)接着，将前述基板1放置、固定在丝网印刷机的载物台上，使在(1)的工序中准备的丝网印刷用掩膜6相对于该基板1定位(图8A)。
此时，设置丝网印刷用掩膜6，使前述多个开口部7位于基板1上的对应的阻挡金属层3的正上方。
(3)接着，如图8B所示，将在(1)的工序中准备的焊锡糊剂50和橡皮刮刀放置在丝网印刷用掩膜6上，在橡皮刮刀的刀刃接触丝网印刷用掩膜6的状态下，使橡皮刮刀沿开口部列7a、7b、7c移动，使焊锡糊剂50透过丝网印刷用掩膜6的开口部7，印刷在阻挡金属层3上。
此时，由于设置丝网印刷用掩膜6的开口部7，使得排列密度越大的排列区域，即排列密度越大的开口部列，其开口面积越小，因此，即使当开口部7的排列密度大的开口部列7a附近的焊锡糊剂50比排列密度小的开口部列7b、7c附近的焊锡糊剂50更加剧烈地在丝网印刷用掩模6上旋转、流动，粘性减小时，涂布在阻挡金属层3上的焊锡糊剂50的量也可以大致均匀地形成在所有的开口部列7a、7b、7c处。
(4)接着，如图8C所示，使涂布在阻挡金属层3上的焊锡糊剂50干燥，最后通过使其反流，使包含在焊锡糊剂50中的焊锡颗粒熔融，使焊锡颗粒之间相互结合，再使其冷却，从而在阻挡金属层3上形成大小大致均匀一致的球状焊锡凸起5。
本实施形态中，可以改变一个开口部列中的开口部的排列密度，此时如图9所示，可以设定为开口部7的排列密度越大的排列区域，其开口部7的开口面积越小。这样，涂布在阻挡金属层3上的焊锡糊剂50的量可大致均匀地形成在所有的开口部7处，从而形成在电子零件的阻挡金属层3上的焊锡凸起的大小可保持一致。
而且，印刷掩模如上所述，也可以用由树脂薄板，例如聚酰亚胺树脂或聚酯树脂、聚乙烯树脂等各种树脂制成的掩模代替上述在金属薄板8上设有多个开口部7的“金属掩模”。
在其它实施形态中，除了可用于形成倒装片IC的焊锡凸起以外，还可用于形成设在电阻或电容器等其它电子零件上的焊锡凸起。
印刷糊剂中除了上述焊锡糊剂50以外，还可采用银糊剂等其它导电糊剂，可在此处形成凸起电极。
而且，上述实施形态中，开口部7的形状可形成椭圆形或长圆形，同时如果将开口部的长度方向设定为与橡皮刮刀的移动方向垂直，则具有可非常准确地控制印刷到阻挡金属层上的焊锡糊剂的涂布量的优点。
如上所述，采用本发明，由于设定了该开口部的排列密度越大的排列区域，设在丝网印刷用掩模上的开口部的开口面积越小，因此，放置在丝网印刷用掩模上的印刷糊剂中，即使开口部的排列密度大的区域附近的印刷糊剂的粘性较小，涂布在阻挡金属层上的印刷糊剂的量也可以大致均匀地形成在所有的开口部处，使形成在电子零件的阻挡金属层上的凸起的大小一致，从而可获得高品质的电子零件。
本发明的范围不仅限于上述实施形态，只要不脱离本发明请求的范围和精神，可进行各种变更和改良。

Claims (10)

1.一种印刷掩模，该印刷掩模由多个开口部排列成一列或多列而成，用于透过所述开口部将印刷糊剂印刷在晶片上，从而在所述晶片上的阻挡金属层上形成凸起，其特征在于，所述开口部的排列密度根据排列区域而有所不同，设定为所述开口部的所述排列密度越大的所述排列区域，所述开口部的开口面积越小。
2.如权利要求1所述的印刷掩模，其特征在于，所述开口部排列成多列，且对每列设定所述开口部的所述排列密度。
3.如权利要求1所述的印刷掩模，其特征在于，所述开口部排列成多列，且所述各排列相互平行。
4.如权利要求1所述的印刷掩模，其特征在于，所述开口部的形状相互相似。
5.如权利要求1所述的印刷掩模，其特征在于，其由铝钢、不锈钢、以及Ni合金的任一种金属材料形成。
6.如权利要求1所述的印刷掩模，其特征在于，其由聚酰亚胺树脂、聚酯树脂以及聚乙烯树脂的任一种合成树脂形成。
7.一种采用印刷掩模的电子零件的制造方法，其特征在于，该方法包含下述工序：将权利要求1至6中任一项所述的印刷掩模设置在晶片上，使得开口部位于形成在该晶片上的阻挡金属层之上；将印刷糊剂放置在前述印刷掩模上；使该印刷糊剂沿着所述开口部的排列移动，透过所述开口部将所述印刷糊剂印刷在前述阻挡金属层上；在前述阻挡金属层上形成凸起。
8.如权利要求7所述的电子零件的制造方法，其特征在于，通过在使橡皮刮刀接触所述印刷掩膜的状态下，使橡皮刮刀移动，从而使所述印刷糊剂移动。
9.如权利要求7所述的电子零件的制造方法，其特征在于，所述开口部是椭圆形或长圆形，所述印刷糊剂的所述移动方向与所述开口部的长度方向垂直。
10.如权利要求7至9中的任一项所述的电子零件的制造方法，其特征在于，所述印刷糊剂是焊锡糊剂或银糊剂。
CNB2006101724580A 2003-02-25 2004-02-25 印刷掩模及使用该掩模的电子零件的制造方法 Expired - Fee Related CN100437960C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003047503 2003-02-25
JP2003047503 2003-02-25
JP2003204168 2003-07-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100330296A Division CN1323430C (zh) 2003-02-25 2004-02-25 印刷掩模及使用该掩模的电子零件的制造方法

Publications (2)

Publication Number Publication Date
CN1983543A CN1983543A (zh) 2007-06-20
CN100437960C true CN100437960C (zh) 2008-11-26

Family

ID=38165958

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101724580A Expired - Fee Related CN100437960C (zh) 2003-02-25 2004-02-25 印刷掩模及使用该掩模的电子零件的制造方法

Country Status (1)

Country Link
CN (1) CN100437960C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106536784B (zh) * 2014-06-06 2019-08-30 大日本印刷株式会社 蒸镀掩模及其前体、以及有机半导体元件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5992962A (en) * 1994-12-22 1999-11-30 Hewlett-Packard Company Print masks for inkjet printers
CN1264168A (zh) * 1999-02-03 2000-08-23 卡西欧计算机株式会社 封装具有凸电极的半导体器件的方法
US6497991B1 (en) * 1999-06-30 2002-12-24 Ngk Spark Plug Co., Ltd. Method of producing a printed circuit board and mask for carrying out the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5992962A (en) * 1994-12-22 1999-11-30 Hewlett-Packard Company Print masks for inkjet printers
CN1264168A (zh) * 1999-02-03 2000-08-23 卡西欧计算机株式会社 封装具有凸电极的半导体器件的方法
US6497991B1 (en) * 1999-06-30 2002-12-24 Ngk Spark Plug Co., Ltd. Method of producing a printed circuit board and mask for carrying out the same

Also Published As

Publication number Publication date
CN1983543A (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
EP1987535B1 (en) Method of making vias
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US6316289B1 (en) Method of forming fine-pitch interconnections employing a standoff mask
US20180366380A1 (en) Semiconductor package including a semiconductor die having redistributed pads
US6033931A (en) Semiconductor device including stacked chips having metal patterned on circuit surface and one edge side of chip
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
US20070210452A1 (en) Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board
US7638420B2 (en) Print mask and method of manufacturing electronic components using the same
US7553750B2 (en) Method for fabricating electrical conductive structure of circuit board
JP2014524671A (ja) 回路基板
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
EP0540070B1 (en) Method for forming an electrical connection for an integrated circuit
CN100437960C (zh) 印刷掩模及使用该掩模的电子零件的制造方法
JPWO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US20220059439A1 (en) Solder printing
JP3878904B2 (ja) スクリーン印刷用マスク及びそれを用いた電子部品の製造方法
JP2003297866A (ja) フリップチップ型ｉｃの製造方法
JP4195648B2 (ja) 印刷マスク及び印刷方法、並びにフリップチップ型ｉｃの製造方法
JP3967999B2 (ja) フリップチップ型ｉｃの製造方法
JP4364074B2 (ja) 半導体素子の製造方法
JP2005050926A (ja) 印刷マスク及び印刷方法、並びにフリップチップ型ｉｃの製造方法
JP2001308126A (ja) ハンダ端子の製造方法
JP2005159051A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20170225

CF01 Termination of patent right due to non-payment of annual fee