KR102150260B1

KR102150260B1 - 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치

Info

Publication number: KR102150260B1
Application number: KR1020180088095A
Authority: KR
Inventors: 고정훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-07-27
Filing date: 2018-07-27
Publication date: 2020-09-02
Also published as: KR20200013202A

Abstract

본 발명의 실시 예에 따른 회로기판 어셈블리는 일 면에 실장 영역이 정의되고, 복수의 패드 전극들을 포함하는 인쇄회로기판, 및 상기 인쇄회로기판 상에 실장되는 적어도 하나의 구동칩을 포함하고, 상기 구동칩은, 상기 일 면과 마주하는 배면 및 상기 배면과 대향하는 상면을 갖는 바디부, 상기 바디부의 상기 배면 상에 형성되고, 상기 패드 전극들과 마주하는 복수의 범프 전극들, 상기 범프 전극들 상에 배치되는 복수의 솔더들, 및 상기 바디부의 상기 배면 상에서 상기 범프 전극들 각각과 인접하게 배치되고, 평면 상에서 각각이 상기 범프 전극들 각각을 감싸는 링 형상을 갖는 복수의 실링 부재들을 포함한다.

Description

구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치{DRIVING SHIP, CIRCUIT BOARD ASSEMBLY AND DISPLAY APPARATUS INCLUDING THE SAME}

본 발명은 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 공정 정밀도 및 내구성이 향상된 회로기판 어셈블리 및 이를 포함하는 표시 장치에 관한 것이다.

표시장치의 종류는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Electroluminescent Display) 등이 있다. 표시장치를 동작시키기 위해 여러 가지 제어 신호 또는 데이터 신호 등을 생성하는 부품들이 표시장치가 형성되는 기판의 소정 영역에 실장 될 수 있다. 부품들을 실장하는 방법에 따라 COG(Chip On Glass), COF(Chip On FPC(Flexible Printed Circuit)) 또는 COB(Chip On Board) 등으로 구분될 수 있다. COG 방식은 기판 상에 직접 IC(Integrated Circuit) 칩과 같은 부품을 실장하는 방법이고, COF 방식은 폴리마이드(Polymide) 등의 필름에 IC 칩과 같은 부품을 실장한 후, 필름을 기판 상에 실장하는 방법이며, COB 방식은 인쇄회로기판 상에 IC 칩을 실장하는 방법이다.

본 발명의 목적은 공정 정밀도 및 내구성이 향상된 회로기판 어셈블리를 제공하는 데 있다.

본 발명의 실시 예에 따른 회로기판 어셈블리는 일 면에 실장 영역이 정의되고, 상기 실장 영역에 배치되는 복수의 패드 전극들을 포함하는 인쇄회로기판, 및 상기 인쇄회로기판 상에 실장되는 적어도 하나의 구동칩을 포함하고, 상기 구동칩은, 평면 상에서 상기 실장 영역과 중첩하고, 상기 일 면과 마주하는 배면 및 상기 배면과 대향하는 상면을 갖는 바디부, 상기 바디부의 상기 배면 상에 형성되고, 상기 패드 전극들과 일대일 대응하도록 제공되어 상기 패드 전극들과 마주하는 복수의 범프 전극들, 상기 범프 전극들 상에 배치되어 상기 패드 전극들과 상기 범프 전극들을 연결하는 복수의 솔더들 및 상기 바디부의 상기 배면 상에서 상기 범프 전극들 각각과 인접하게 배치되고, 평면 상에서 각각이 상기 범프 전극들 각각을 감싸는 링 형상을 갖는 복수의 실링 부재들을 포함한다.

상기 바디부는, 상기 범프 전극들과 연결된 적어도 하나의 회로 소자를 포함하는 회로층, 및 상기 회로층 상에서, 인접한 실링 부재들 사이의 영역에 중첩하도록 배치되는 격벽층을 포함한다.

상기 회로층 및 격벽층은 동일한 물질을 포함한다.

상기 회로층 및 격벽층은 일체의 형상을 갖는다.

상기 회로층 및 격벽층은 서로 다른 물질을 포함한다.

상기 격벽층은 상기 회로층 및 상기 인쇄회로기판 각각보다 높은 연성을 갖는다.

상기 격벽층은 상기 회로층의 상면의 일부를 노출시키는 복수의 홀들을 포함하고, 상기 회로층의 상기 노출된 영역 상에 상기 범프 전극, 상기 솔더들 및 상기 실링 부재들이 배치된다.

상기 격벽층은 복수의 스페이서들을 포함하고, 상기 스페이서들 각각은 서로 인접한 실링 부재들 사이에 배치된다.

상기 스페이서들 각각은 복수의 측면들을 포함하고, 상기 측면들 각각은 내측으로 함몰된 오목한 곡면을 갖는다.

상기 격벽층의 두께는 상기 회로층 및 상기 인쇄회로기판 사이의 거리보다 작다.

상기 회로층 상면에 복수의 전극홈이 정의되고, 상기 전극홈들에 상기 범프 전극들이 삽입되고, 상기 범프 전극들의 각각의 상면은 상기 회로층의 상면과 동일 평면 상에 배치된다.

상기 실링 부재는 고분자 수지를 포함한다.

상기 바디부는 상기 배면으로부터 내측으로 함몰된 복수의 홈들을 포함하고, 상기 홈들에 상기 솔더들 및 상기 실링 부재들이 삽입된다.

상기 실링 부재들 각각은 상기 홈들의 내측면 및 상기 솔더들 사이의 공간을 충진한다.

본 발명의 실시 예에 따른 구동칩은 평면 상에서 배면 및 상기 배면과 대향하는 상면을 갖는 바디부, 상기 바디부의 상기 배면 상에 형성되는 복수의 범프 전극들, 상기 범프 전극들 상에 배치되는 복수의 솔더들, 및 상기 바디부의 상기 배면 상에 배치되고, 상기 범프 전극들 각각과 인접하게 배치되어 상기 범프 전극들 각각을 감싸는 링 형상을 갖는 복수의 실링 부재들을 포함한다.

상기 바디부는, 상기 범프 전극들과 전기적으로 연결된 적어도 하나의 회로 소자를 포함하는 회로층, 및 상기 회로층 상에서, 인접한 실링 부재들 사이의 영역에 중첩하도록 배치되는 격벽층을 포함한다.

상기 격벽층은 복수의 홀들을 포함하고, 상기 홀들에 의하여 노출되는 상기 회로층 상의 영역에 상기 범프 전극들, 상기 솔더들 및 상기 실링 부재들이 배치된다.

상기 실링 부재의 외측은 상기 홀들의 내측과 접촉하지 않는다.

상기 실링 부재들 각각은 필름 형태를 갖는다.

본 발명의 실시 예에 따른 표시 장치는 영상을 표시하는 표시 패널, 및 상기 표시 패널과 전기적으로 연결된 회로기판 어셈블리를 포함하고, 상기 회로기판 어셈블리는, 일 면에 복수의 패드 전극들이 형성되는 실장 영역이 정의되는 인쇄회로기판, 및 상기 실장 영역 상에 실장되는 구동칩을 포함하고, 상기 구동칩은, 평면 상에서 상기 실장 영역과 중첩하고, 상기 일 면과 마주하는 배면 및 상기 배면과 대향하는 상면을 갖는 바디부, 상기 바디부의 상기 배면 상에 형성되어, 상기 패드 전극들과 마주하는 복수의 범프 전극들, 상기 범프 전극들 상에 배치되어 상기 패드 전극들과 상기 범프 전극들을 연결하는 복수의 솔더들, 및 상기 바디부의 상기 배면 상에 배치되고, 상기 솔더들 각각과 인접하게 배치되어, 평면 상에서 상기 솔더들 각각을 감싸는 링 형상을 갖는 복수의 실링 부재들을 포함하고, 상기 바디부의 상기 배면은 인접한 상기 실링 부재들 사이의 영역에서 상기 배면으로부터 돌출된 격벽층을 정의한다.

본 발명의 실시 예에 따르면, 회로기판 어셈블리의 공정 정밀도 및 내구성이 향상될 수 있다. 또한, 본 발명의 실시 예에 따르면, 제조 비용이 감소될 수 있다.

도 1은 본 발명의 실시 예에 따른 표시 장치의 분해 사시도이다.
도 2는 도 1에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 3은 도 1에 도시된 표시 모듈의 사시도이다.
도 4는 도 1에 도시된 I-I'선의 개략적인 단면도이다.
도 5는 도 1에 도시된 일 화소의 등가 회로도이다.
도 6은 본 발명의 실시 예에 따른 구동칩이 인쇄회로기판 상에 실장되는 모습이 도시된 도면이다.
도 7은 도 6에 도시된 구동칩의 사시도이다.
도 8은 도 7에 도시된 구동칩의 배면도이다.
도 9는 도 8에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 10은 본딩이 완료된 회로기판 어셈블리의 단면도이다.
도 11은 본 발명의 다른 실시 예에 따른 구동칩의 분해 사시도이다.
도 12는 도 11에 도시된 구동칩의 단면도이다.
도 13은 본 발명의 다른 실시 예에 따른 구동칩의 사시도이다.
도 14는 도 13에 도시된 구동칩의 배면도이다.
도 15는 도 14에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
도 16은 본 발명의 다른 실시 예에 따른 구동칩의 단면도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 실시 예에 따른 표시 장치의 분해 사시도이고, 도 2는 도 1에 도시된 I-I'선의 단면도이다. 도 3은 도 1에 도시된 표시 모듈의 사시도이다. 도 2에서는 설명의 편의를 위하여 하우징(HS)의 도시가 생략되었다.

도 1 내지 도 3을 참조하면, 표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제2 방향(DR2)으로 단변을 갖는다. 이는 표시 장치(DD)의 형상의 일 예로, 본 발명이 표시 장치(DD)의 형상에 특별히 한정되는 것은 아니다.

표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행하고, 제3 방향(DR3)을 향하여 영상을 표시하는 표시면을 제공한다. 영상이 표시되는 표시면은 표시 장치(DD)의 전면과 대응할 수 있다.

이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의하여 구분된다. 그러나, 본 실시 예에서는 도시된 제1 내지 제3 방향(DR1, DR2, DR3)은 예시에 불과하고, 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향들은 상대적인 개념으로써 다른 방향들로 변환될 수 있다.

본 발명의 실시 예에 따른 표시 장치(DD)는 윈도우 (WD), 표시 모듈(DM) 및 하우징(HS)을 포함한다.

윈도우(WD)는 표시 모듈(DM)로부터 제공되는 영상을 투과시키는 투광 영역(TA) 및 투광 영역(TA)에 인접하고, 영상이 투과되지 않는 차광 영역(CA)을 정의한다. 투광 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의하여 정의되는 평면 상에서 표시 장치(DD)의 중심부에 정의된다. 투광 영역(TA)은 영상이 투과되는 영역일 수 있다. 사용자는 투광 영역(TA)을 통하여 영상을 시인한다.

차광 영역(CA)은 투광 영역(TA)의 주변부에 정의되어 투광 영역(TA)을 둘러싼 프레임 형상을 갖는다. 차광 영역(CA)은 소정의 컬러를 가질 수 있다. 투광 영역(TA)의 형상은 실질적으로 차광 영역(CA)에 의하여 정의될 수 있다.

그러나, 본 발명은 이제 한정되지 않는다. 본 발명의 다른 실시 예에 따르면, 윈도우(WD)에 투광 영역(TA)만이 정의될 수 있으며, 이 경우, 차광 영역(CA)은 생략된다. 즉, 표시 장치(DD)의 상면 전체로 영상이 투과될 수 있다.

표시 모듈(DM)은 윈도우(WD)의 하부에 배치된다. 표시 모듈(DM)은 표시 패널(DP) 및 회로기판 어셈블리(PCBA)를 포함한다.

본 발명의 실시 예에 따른 표시 패널(DP)은 유기 발광 표시 패널(Organic electro luminescence display panel)일 수 있다. 구체적으로, 본 발명의 실시 예에 따른 표시 패널(DP)은 복수의 유기 발광 소자들(미도시)을 포함할 수 있다. 그러나, 본 발명은 표시 패널(DP)의 종류에 특별히 한정되지 않는다. 예컨대, 표시 패널(DP)은 액정 표시 패널(liquid crystal display panel), 전기습윤 표시 패널 (Electrowetting display panel), 나노 크리스탈 표시 패널(nano-crystal display panel), 또는 퀀텀닷 발광 표시 패널일 수 있다. 이하 본 실시 예에서, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.

표시 패널(DP)의 평면 상에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의된다. 표시 영역(DA)은 윈도우(WD)의 투광 영역(TA)과 대응한다.

표시 영역(DA)은 이미지를 표시한다. 구체적으로, 표시 패널(DP)은 표시 영역(DA) 상에 배치되고 이미지를 생성하는 광들이 표시되는 복수의 화소들(PX)을 포함할 수 있다. 화소들(PX)은 표시 영역(DA) 내에서 매트릭스 형상으로 배열될 수 있다. 화소들(PX)은 전기적 신호에 따라 광을 표시한다. 이에 대한 상세한 설명은 후술하기로 한다.

비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 프레임 형상을 갖는다. 비표시 영역(NDA)은 비표시 영역(NDA)의 일 가장자리에 정의되는 패드 영역(PD)을 포함할 수 있다. 예시적으로, 패드 영역(PD)은 제1 방향(DR1)에서 비표시 영역(NDA)의 일측에 정의될 수 있다. 패드 영역(PD)은 회로기판 어셈블리(PCBA)와 접속되는 영역일 수 있다. 표시 패널(DP)은 패드 영역(DA)을 통하여 외부 소자와 전기적으로 연결될 수 있다.

회로기판 어셈블리(PCBA)는 적어도 하나의 인쇄회로기판(PCB) 및 적어도 하나의 구동칩(IC)을 포함한다.

인쇄회로기판(PCB)은 표시 패널(DP)의 하부에 배치된다. 인쇄회로기판(PCB)은 전기적 신호를 송수신하기 위한 복수의 배선들 및 상기 복수의 배선들과 연결된 복수의 패드 전극들(미도시)을 포함한다.

인쇄회로기판(PCB)은 제1 면(S1) 및 제2 면(S2)을 포함한다. 제1 면(S1)은 제2 면(S2)과 대향한다. 인쇄회로기판(PCB)이 표시 패널(DP)의 하부에 배치되었을 때, 제1 면(S1)은 인쇄회로기판(PCB)의 배면일 수 있다. 인쇄회로기판(PCB)이 표시 패널(DP)의 하부에 배치되었을 때, 제2 면(S2)은 인쇄회로기판(PCB)의 상면일 수 있다. 즉, 제2 면(S2)은 표시 패널(DP)의 배면을 바라보는 면일 수 있으며, 제1 면(S1)보다 표시 패널(DP)과 인접한 면일 수 있다.

구동칩(IC)은 인쇄회로기판(PCB) 상에 실장된다. 도 3에서는, 구동칩(IC)이 인쇄회로기판(PCB)의 제1 면(S1)에 실장되도록 도시되었으나, 본 발명은 구동칩(IC)이 실장되는 인쇄회로기판(PCB)의 위치에 특별히 한정되지 않는다.

도 1 및 도 3에서는 구동칩(IC)이 복수로 제공되어, 하나의 인쇄회로기판(PCB)에 복수의 구동칩들(IC)이 실장되는 경우가 도시되었으나, 본 발명의 구동칩(IC)의 개수에 한정되는 것은 아니다. 예시적으로, 본 발명의 다른 실시 예에서는 하나의 구동칩(IC)만이 인쇄회로기판(PCB) 상에 실장될 수 있다.

구동칩들(IC) 각각은 표시 패널(DP)을 구동하기 위한 적어도 하나의 회로 소자를 포함한다.

본 실시 예에서는 구동칩(IC)이 인쇄회로기판(PCB) 상에 실장되는 경우가 예시적으로 설명되나, 본 발명의 다른 실시 예에 따르면, 구동칩(IC)은 표시 패널(DP)의 패드 영역(PD) 또는 후술될 연성회로기판(FPS) 상에도 실장될 수 있다.

본 발명의 실시 예에 따른 표시 장치(DD)는 적어도 하나의 연성회로기판(FPS)을 더 포함할 수 있다. 연성회로기판(FPS)은 회로기판 어셈블리(PCBA)와 표시 패널(DP)을 연결한다. 구체적으로, 연성회로기판(FPS)의 일측은 표시 패널(DP)의 패드 영역(PD)에 연결되고, 연성회로기판(FPS)의 타측은 인쇄회로기판(PCB)과 연결된다. 연성회로기판(FPS)은 벤딩 특성을 갖는다. 따라서, 연성회로기판(FPS)의 일측으로부터 타측을 향할수록 하부로 벤딩되어 표시 패널(DP) 및 인쇄회로기판(PCB)을 연결할 수 있다.

본 실시 예에서는 하나의 연성회로기판(FPS)이 일 예로 설명되나, 본 발명은 연성회로기판(FPS)의 개수에 한정되지 않는다. 예시적으로, 본 발명의 다른 실시 예에 따르면, 복수의 연성회로기판들(FPS)이 표시 패널(DP)과 회로기판 어셈블리(PCBA)을 연결할 수 있다.

본 발명의 실시 예에 따른 표시 패널(DP)이 유기 발광 표시 패널인 경우, 표시 장치(DD)는 반사 방지 패널(RPP)을 더 포함할 수 있다. 반사 방지 패널(RPP)은 윈도우(WD) 및 표시 모듈(DM) 사이에 배치된다. 반사 방지 패널(RPP)은 윈도우(WD)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다.

도시되지 않았으나, 본 발명의 일 실시 예에 따른 반사 방지 패널(RPP)은 위상 지연자(Retarder) 및 편광자(Polarizer)를 포함할 수 있다. 위상 지연자는 필름타입 또는 액정 코팅 타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름 타입 또는 액정 코팅 타입일 수 있다. 필름 타입은 연신형 합성수지 필름을 포함하고, 액정 코팅 타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 본 발명이 반사 방지 패널(RPP)의 재질에 특별히 한정되는 것은 아니다.

또한, 도시되지 않았으나, 본 발명의 일 실시 예에 따른 반사 방지 패널(RPP)은 복수의 컬러 필터들(미도시) 및 복수의 컬러 필터들(미도시)에 인접한 블랙 매트릭스(미도시)를 더 포함할 수 있다.

하우징(HS)은 표시 장치(DD)의 최하부에 배치되어, 반사 방지 패널(RPP), 표시 모듈(DM)을 수납하도록 윈도우(WD)와 결합된다. 하우징(HS)은 플라스틱 또는 금속을 포함할 수 있다. 본 발명의 다른 실시 예에서 하우징(HS)은 생략될 수 있다.

도 4는 도 1에 도시된 Ⅱ-Ⅱ'선의 개략적인 단면도이다.

도 4를 참조하면, 표시 패널(DP)은 표시층(110) 및 입력 감지층(120)을 포함한다.

구체적으로, 표시층(110)은 베이스층(BSL), 화소층(PXL) 및 보호층(PTL)을 포함한다. 베이스층(BSL)은 표시 패널(DP)의 배면을 정의한다. 베이스층(BSL)은 유연한 재질로 구성될 수 있다.

화소층(PXL)은 베이스층(BSL) 상에 배치된다. 화소층(PXL)은 복수의 화소들(PX, 도 1)을 포함한다. 화소들(PX, 도 1)은 전기적 신호를 인가받아 영상을 구현한다. 본 발명의 일 실시 예에 따르면, 화소층(PXL)의 구성에 따라 표시 패널(DP)의 종류가 결정될 수 있다.

보호층(PTL)은 화소층(PXL) 상에 배치되어 화소층(PXL)을 커버한다. 보호층(PTL)은 화소층(PXL)과 입력 감지층(120)을 전기적으로 절연시킨다. 예를 들어, 보호층(PTL)은 화소층(PXL)을 봉입하는 봉지층일 수 있다. 이 때, 보호층(PTL)은 적층된 복수의 유기막 및/또는 무기막을 포함할 수 있다.

또는, 보호층(PTL)은 화소층(PXL) 상면을 평탄화시키는 평탄화층일 수 있다. 본 발명의 일 실시 예에 따른 보호층(PTL)은 다양한 형태로 제공될 수 있으며, 어느 하나의 실시 예에 한정되지 않는다.

입력 감지층(120)은 보호층(PTL) 상에 배치된다. 입력 감지층(120)은 표시 패널(DP)에 제공되는 외부 입력을 감지한다.

상기 외부 입력은 다양한 방식으로 제공될 수 있다. 예시적으로, 상기 외부 입력은 사용자의 신체 일부를 통하여 입력 감지층(120)에 제공될 수 있다. 입력 감지층(120)에 제공되는 외부 입력은 어느 하나의 방식에 한정되지 않는다. 본 발명의 다른 실시 예에 따르면, 외부 입력은 광학식, 접촉식, 또는 자기식 등의 방식으로 입력될 수 있다.

도면에 도시되지 않았으나, 입력 감지층(120)은 외부 입력을 감지하는 복수의 입력 감지 센서들이 포함된 입력 감지 셀, 입력 감지 셀에 전기적 신호를 인가하거나, 입력 감지 셀이 생성하는 전기적 신호를 외부에 전달하는 구동 배선들 및 패드들을 포함할 수 있다. 패드는 표시층(110)에 연결되거나, 외부 전원 공급 장치(미도시)와 연결될 수 있다.

입력 감지층(120)은 다양한 방식에 의하여 외부 입력을 감지할 수 있다. 예시적으로, 입력 감지층(120)은 정전 용량 방식, 저항막 방식, 또는 좌표 인식 방식 등에 의해 구동될 수 있다.

본 발명의 다른 실시 예에서, 입력 감지층(120)은 생략될 수 있다.

도 5는 도 1에 도시된 일 화소의 등가 회로도이다.

도 5를 참조하면, 하나의 화소(PX)는 적어도 하나의 박막 트랜지스터, 적어도 하나의 커패시터 및 적어도 하나의 표시 소자를 포함한다. 본 실시 예에서, 화소(PX)는 유기 발광 다이오드(OELD)를 구동하기 위한 화소 구동 회로로써, 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기 발광 다이오드(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.

제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. 제2 트랜지스터(T2)는 유기 발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기 발광 다이오드(OLED)에 흐르는 구동전류를 제어한다.

등가 회로는 하나의 일 실시 예에 불과하며 이에 제한되지 않는다. 화소(PX)는 복수 개의 트랜지스터들을 더 포함할 수 있고, 더 많은 개수의 커패시터들을 포함할 수 있다. 유기 발광 다이오드(OLED)는 전원 라인(PL)과 제2 트랜지스터(T2) 사이에 접속될 수도 있다.

도 6은 본 발명의 실시 예에 따른 구동칩이 인쇄회로기판 상에 실장되는 모습이 도시된 도면이다. 설명의 편의를 위하여, 도 6에서는 인쇄회로기판(PCB)의 제1 면(S1)에 실장된 일 구동칩(IC)을 확대하여 도시하였다.

도 6을 참조하면, 구동칩(IC)은 인쇄회로기판(PCB) 일면 상에 실장된다. 인쇄회로기판(PCB)은 복수의 패드 전극들(PDE)을 포함할 수 있다. 패드 전극들(PDE)은 인쇄회로기판(PCB)의 제1 면(S1) 상에 정의된 실장 영역(MTA)에 배치될 수 있다. 패드 전극들(PDE)은 실장 영역(MTA) 내에서 매트릭스 형상으로 배열된다. 패드 전극들(PDE)은 인쇄회로기판(PCB)에 형성된 복수의 배선들과 전기적으로 연결된다.

구동칩(IC)은 평면 상에서 인쇄회로기판(PCB)의 실장 영역(MTA)과 중첩한다. 구동칩(IC)은 범프면(SS1) 및 커버면(SS2)을 포함한다. 범프면(SS1)은 커버면(SS2)과 대향한다. 범프면(SS1)은 구동칩(IC)의 배면으로 정의된다. 커버면(SS2)은 구동칩(IC)의 상면으로 정의된다. 범프면(SS1)은 인쇄회로기판(PCB)의 제1 면(S1)과 마주하는 면이다. 범프면(SS1)은 커버면(SS2)보다 제1 면(S1)과 인접하다.

본 실시 예에 따르면, 범프면(SS1) 상에 범프 영역(BA)이 정의된다. 구동칩(IC)의 범프 영역(BA)은 인쇄회로기판(PCB)의 실장 영역(MTA)과 대응한다.

본 실시 예에 따르면, 구동칩(IC)은 범프 영역(BA)에 배치되는 복수의 범프 전극들(미도시)을 포함할 수 있다. 범프 전극들(미도시)은 인쇄회로기판(PCB)의 패드 전극들(PDE)과 일대일 대응하도록 범프면(SS1) 상에 제공된다. 이에 관하여 도 9 및 도 10에서 보다 상세히 후술된다.

도 7은 도 6에 도시된 구동칩의 사시도이고, 도 8은 도 7에 도시된 구동칩의 배면도이다. 설명의 편의를 위하여, 도 7 및 도 8은 구동칩(IC)의 배면인 범프면(SS1)이 위를 향하도록 도시되었다.

도 9는 도 8에 도시된 Ⅲ-Ⅲ'선의 단면도이고, 도 10은 본딩이 완료된 회로기판 어셈블리의 단면도이다.

도 7 내지 도 9를 참조하면, 구동칩(IC)은 바디부(BD), 복수의 범프 전극들(BPE), 복수의 솔더들(SD) 및 복수의 실링 부재들(SM)을 포함한다.

바디부(BD)는 구동칩(IC)의 외관을 정의한다. 전술된 구동칩(IC)의 범프면(SS1, 또는 배면) 및 커버면(SS2, 또는 상면)은 바디부(BD)의 범프면(SS1) 및 커버면(SS2)일 수 있다. 평면 상에서 바디부(BD)가 차지하는 면적은 인쇄회로기판(PCB)의 실장 영역(MTA)보다 크거나 같을 수 있다.

본 실시 예에 따르면, 바디부(BD)는 범프면(SS1)으로부터 내측으로 함몰된 복수의 홈들(G)을 정의한다. 도 7에서는 홈들(G)이 평면 상에서 원형상을 가지나, 본 발명은 홈들(G)의 형상에 특별히 한정되지 않는다. 홈들(G)은 평면 상에서 매트릭스 형태로 배열된다. 상기 홈들(G)에 복수의 범프 전극들(BPE), 복수의 솔더들(SD) 및 복수의 실링 부재들(SM)이 삽입될 수 있다.

구체적으로, 바디부(BD)는 회로층(CL) 및 격벽층(PW)을 포함한다.

회로층(CL)은 상기 평면과 평행한 판상 평태를 갖는다. 회로층(CL)은 구동칩(IC)의 커버면(SS2)을 제공한다. 도시되지 않았으나, 회로층(CL)은 복수의 층들이 적층된 형태를 가질 수 있다. 복수의 층들은 적어도 하나의 구동 회로 소자(미도시)를 정의한다. 상기 구동 회로 소자(미도시)는 범프 전극들(BPE)과 전기적으로 연결된다.

격벽층(PW)은 회로층(CL) 상에 배치된다. 격벽층(PW)은 소정의 영역에서 바디부(BD)의 범프면(SS1)으로부터 돌출된 부분으로 정의된다.

즉, 본 실시 예에 따르면, 격벽층(PW)에 의하여 바디부(BD)에 상기 홈들(G)이 정의될 수 있다. 구체적으로, 격벽층(PW)은 복수의 홀들(미도시)을 정의하며, 격벽층(PW)의 홀들(미도시)에 의하여 회로층(CL)의 상면의 일부가 노출될 수 있다. 즉, 격벽층(PW)의 홀들(미도시) 각각의 내측면과 상기 홀들(미도시)에 의하여 노출되는 회로층(CL)의 상면은 상기 홈(G)을 정의한다. 노출된 회로층(CL)의 상면 상의 영역인 홈들(G)의 바닥면에 복수의 범프 전극들(BPE), 복수의 솔더들(SD) 및 복수의 실링 부재들(SM)이 배치될 수 있다.

본 실시 예에 따르면, 회로층(CL) 및 격벽층(PW)은 일체의 형상을 갖는다. 또한, 회로층(CL) 및 격벽층(PW)은 동일한 물질로 이루어질 수 있다. 예시적으로, 회로층(CL) 및 격벽층(PW) 각각은 플라스틱 재질을 포함할 수 있다.

범프 전극들(BPE)은 홈들(G)의 바닥면인 회로층(CL)의 상면 상의 영역에 배치된다.

솔더들(SD)은 범프 전극들(BPE) 상에 배치된다. 본 실시 예에서, 솔더들(SD) 각각은 입체 회전체 형상을 갖는다. 그러나, 본 발명의 솔더들(SD) 각각의 형상에 특별히 한정되는 것은 아니다. 솔더들(SD)각각은 도전성 물질을 포함한다. 따라서, 솔더들(SD) 각각은 범프 전극(BPE)과 전기적으로 연결될 수 있다.

실링 부재들(SM) 각각은 범프 전극(BPE)과 인접하게 배치된다. 실링 부재들(SM) 각각은 평면 상에서 범프 전극(BPE)을 둘러싸는 링 형상을 가질 수 있다.

본 실시 예에서, 실링 부재들(SM) 각각은 필름 형태로 제공된다. 즉, 실링 부재들(SM) 각각은 압축된 고체 형태로 범프 전극(BPE) 주변에 제공된다. 예시적으로, 실링 부재들(SM) 각각은 고분자 수지를 포함한다.

본 실시 예에서, 실링 부재들(SM) 각각의 두께는 격벽층(PW)의 두께보다 작다. 도 9에서 실링 부재들(SM) 각각의 두께가 범프 전극의 두께와 동일하게 도시되었으나, 본 발명은 격벽층(PW)의 두께보다 작은 범위 내에서, 실링 부재(SM)의 두께에 특별히 한정되지 않는다. 실링 부재(SM)의 두께는 실링 부재(SM)의 압축된 정도, 즉, 열에 따른 팽창률에 따라 다르게 설계될 수 있다.

또한, 도 9에서는 실링 부재들(SM) 각각의 외측면은 바디부(BD)의 홈(G)의 내측면, 즉, 격벽층(PW)의 홀의 내측면과 접촉하도록 도시되었으나, 본 발명은 이에 한정되지 않는다. 본 발명의 다른 실시 예에서는 실링 부재들(SM) 각각의 외측면이 홈(G)의 내측면과 접촉하지 않고, 서로 이격될 수 있다.

도 10을 참조하면, 구동칩(IC)에 압력 및 열을 가하여 인쇄회로기판(PCB)에 구동칩(IC)을 본딩할 수 있다. 구동칩(IC)에 형성된 복수의 솔더들(SD)은 구동칩(IC)에 압력이 가해짐에 따라, 인쇄회로기판(PCB)의 패드 전극들(PDE)과 접촉된다. 따라서, 솔더들(SD)에 의하여 구동칩(IC)의 범프 전극들(BPE)은 인쇄회로기판(PCB)의 패드 전극들(PDE)과 전기적으로 연결될 수 있다.

구동칩(IC)에 열이 가해짐에 따라, 실링 부재들(SM) 각각은 상태 변이를 할 수 있다. 즉, 필름 형태의 실링 부재들(SM)은 열에 의하여 액체 상태로 변할 수 있으며, 상태 변이를 함에 따라, 실링 부재들(SM) 각각의 부피가 팽창될 수 있다. 팽창된 실링 부재들(SM) 각각은 바디부(BD)의 홈(G)이 정의하는 공간, 즉, 홈(G)의 내측면, 솔더의 외면 사이의 공간을 충진할 수 있다. 충진된 실링 부재들(SM)은 솔더들(SD)의 외면을 커버한다. 즉, 충진된 실링 부재들(SM)은 경화되어 솔더(SD)를 보호하고, 인쇄회로기판(PCB) 및 바디부(BD)를 결합시킨다.

본 발명의 실시 예와는 다르게, 실링 부재들(SM) 각각은 바디부(BD)의 범프면(SS1)의 전면적으로 커버하는 일체의 필름 형태로 제공될 수 있다. 이 경우, 또한, 실링 부재들(SM)이 융융되어 팽창함에 따라, 인쇄회로기판(PCB) 및 구동칩(IC) 사이의 공간이 아닌, 구동칩(IC)의 외부로 융융된 실링 부재들(SM)이 범람할 수 있다. 또한, 실링 부재들(SM)이 구동칩(IC)의 배면 상의 전체 영역에서 팽창하는 경우, 범프 전극들(BPE) 및 패드 전극들(PDE) 사이의 얼라인의 정밀도가 감소될 수 있다. 그러나, 본 발명의 실시 예에 따르면, 범프 전극들(BPE) 각각을 감싸는 링 형상의 복수의 필름들의 형태로 제공된다. 따라서, 본 발명의 실시 예에 따르면, 구동칩(IC)을 제작하는데 사용되는 실링 부재들(SM)의 면적이 감소하므로, 제조 비용이 감소될 수 있다. 또한, 격벽층(PW)이 실링 부재들(SM) 각각이 팽창되는 영역을 구획하므로, 범프 전극들(BPE) 및 패드 전극들(PDE) 사이의 미스 얼라인 현상을 방지할 수 있다.

또한, 본 발명의 실시 예와는 다르게, 격벽층(PW)이 회로층(CL) 상에 배치되지 않을 경우, 서로 이격된 실링 부재들(SM)이 팽창되는 과정에서 실링 부재들(SM) 사이에 기포가 발생할 수 있다. 그러나, 본 발명의 실시 예에 따르면, 회로층(CL)의 상면 상에서, 격벽층(PW)이 서로 인접한 실링 부재들(SM) 사이의 영역과 중첩하도록 배치된다. 따라서, 실링 부재들(SM)이 서로 이격되어 배치되더라도, 실링 부재들(SM) 각각이 융융되어 팽창됨에 따라 실링 부재들(SM) 사이에 기포가 발생하는 현상을 완화시킬 수 있다. 또한, 본 실시 예에 따르면, 격벽층(PW)의 두께(D1)는 인쇄회로기판(PCB)의 제1 면(S1, 도 6)과 회로층(CL)의 상면 사이의 거리(D2)보다 작다. 따라서, 회로기판 어셈블리(PCBA)에 휨 압력이 인가되더라도, 인쇄회로기판(PCB)과 격벽층(PW)이 이격되어 있으므로, 크랙이 발생되지 않을 수 있다. 즉, 회로기판 어셈블리(PCBA)의 내구성이 향상될 수 있다.

도 11은 본 발명의 다른 실시 예에 따른 구동칩의 분해 사시도이고, 도 12는 도 11에 도시된 구동칩의 단면도이다.

설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.

도 11 및 도 12를 참조하면, 본 발명의 다른 실시 예에 따른 회로기판 어셈블리(PCBA-1)의 구동칩(IC-1)은 회로층(CL) 및 격벽층(PW)을 포함한다. 본 실시 예에서, 회로층(CL) 및 격벽층(PW)은 서로 다른 물질을 포함한다.

격벽층(PW)의 연성은 회로층(CL)의 연성 및 인쇄회로기판(PCB)의 연성보다 높을 수 있다. 예시적으로, 격벽층(PW)은 폴리메틸메타크릴레이트(PMMA, polymethyl methacrylate)을 포함할 수 있다.

본 실시 예에 따르면, 회로기판 어셈블리(PCBA)에 휨 압력이 인가될 경우, 격벽층(PW) 및 인쇄회로기판(PCB) 사이에 크랙이 발생되는 현상을 보다 효과적으로 방지할 수 있다.

도 13은 본 발명의 다른 실시 예에 따른 구동칩의 사시도이고, 도 14는 도 13에 도시된 구동칩의 배면도이다. 도 15는 도 14에 도시된 Ⅳ-Ⅳ'선의 단면도이다.

도 13 내지 도 15를 참조하면, 본 발명의 다른 실시 예에 따른 구동칩(IC-2)의 바디부(BD-2)는 회로층(CL) 및 회로층(CL) 상에 배치되는 복수의 스페이서들(SP)을 포함한다. 복수의 스페이서들(SP)은 격벽층(미도시)을 정의한다.

스페이서들(SP) 각각은 인접한 실링 부재들(SM) 사이에 배치된다. 구체적으로, 스페이서들(SP) 각각은 평면 상에서 인접한 4개의 실링 부재들(SM) 사이에 정의되는 영역에 중첩한다.

본 실시 예에서, 스페이서들(SP) 각각은 복수의 측면들을 포함하는 기둥 형상을 갖는다. 구체적으로, 하나의 스페이서(SP)가 포함하는 측면들 각각은 인접한 4개의 실링 부재들(SM) 중 어느 하나의 외측면과 마주할 수 있다.

본 실시 예에서, 스페이서(SP)의 측면들 각각은 곡면을 포함한다. 구체적으로, 상기 측면들 각각은 스페이서(SP)의 내측으로 함몰된 오목한 곡면을 포함할 수 있다. 예시적으로, 상기 곡면들 각각은 인접한 실링 부재들(SM)의 외측면이 갖는 곡면과 동심원을 가질 수 있다.

도 13 및 도 14에서는 실링 부재들(SM) 각각의 외측면은 스페이서(SP)와 접촉하지 않도록 도시되었으나, 본 발명의 다른 실시 예에서는 실링 부재들(SM) 각각의 크기 및 스페이서(SP)의 크기에 따라 실링 부재들(SM)의 외측면이 스페이서(SP)의 외측면과 접촉할 수도 있다.

도 16은 본 발명의 다른 실시 예에 따른 구동칩의 단면도이다.

도 16을 참조하면, 본 발명의 다른 실시 예에 따른 구동칩(IC-3)의 바디부(BD-3)는 회로층(CL) 및 격벽층(PW)을 포함한다.

본 실시 예에 따르면, 회로층(CL)의 상면에 전극홈(EG)이 정의될 수 있다. 구체적으로, 격벽층(PW)에 의하여 노출된 회로층(CL) 상의 영역에 회로층(CL)의 상면으로부터 내측으로 함몰된 전극홈(EG)이 정의된다. 즉, 본 실시 예에 따른 전극홈(EG)은 전술된 격벽층(PW)에 의하여 바디부(BD, 도 9)에 정의되는 홈(G, 도 9)의 바닥면으로부터 내측으로 함몰된 형태를 갖는다.

본 실시 예에 따르면, 전극홈들(EG)에 범프 전극들(BPE)이 삽입될 수 있다. 전극홈들(EG) 각각의 깊이는 범프 전극들(BPE) 각각의 두께와 동일할 수 있다. 즉, 범프 전극들(BPE) 각각의 상면은 회로층(CL)의 상면과 동일 평면 상에 배치될 수 있다.

실링 부재들(SM)의 하면은 범프 전극들(BPE) 상면과 동일한 평면 상에 배치될 수 있다. 실링 부재들(SM) 각각은 솔더(SD)의 외측을 감싸는 링 형상을 갖는다. 이 경우, 실링 부재들(SM)의 일부가 범프 전극들(BPE)의 일부와 중첩할 수 있다.

도면에 도시되지 않았으나, 본 발명의 다른 실시 예에 따르면, 인쇄회로기판(PCB)에도 인쇄회로기판(PCB, 도 9)의 제1 면(S1, 도 9)으로부터 내측으로 함몰된 패드 전극홈(미도시)이 정의될 수 있으며, 패드 전극홈(미도시)에 패드 전극(PDE, 도 9)이 삽입될 수 있다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

DD: 표시 장치 WD: 윈도우
RPP: 반사 방지 부재 DM: 표시 모듈
DP: 표시 패널 PCBA: 회로기판 어셈블리
PCB: 인쇄회로기판 FPS: 연성회로기판
IC: 구동칩 HS: 하우징
PD: 패드 영역 BA: 범프 영역
MTA: 실장 영역 PDE: 패드 전극
BPE: 범프 전극 SD: 솔더
BD: 바디부 PW: 격벽층
CL: 회로층 SM: 실링 부재

Claims

일 면에 실장 영역이 정의되고, 상기 실장 영역에 배치되는 복수의 패드 전극들을 포함하는 인쇄회로기판; 및
상기 인쇄회로기판 상에 실장되는 적어도 하나의 구동칩을 포함하고,
상기 구동칩은,
평면 상에서 상기 실장 영역과 중첩하고, 상기 일 면과 마주하는 배면 및 상기 배면과 대향하는 상면을 갖는 바디부;
상기 바디부의 상기 배면 상에 형성되고, 상기 패드 전극들과 일대일 대응하도록 제공되어 상기 패드 전극들과 마주하는 복수의 범프 전극들;
상기 범프 전극들 상에 배치되어 상기 패드 전극들과 상기 범프 전극들을 연결하는 복수의 솔더들; 및
상기 바디부의 상기 배면 상에서 상기 범프 전극들 각각과 인접하게 배치되고, 평면 상에서 각각이 상기 범프 전극들 각각을 감싸는 링 형상을 갖고, 상기 솔더들의 외면을 커버하여 상기 인쇄회로기판과 상기 바디부를 결합시키는 복수의 실링 부재들을 포함하고,
상기 바디부는,
인접한 실링 부재들 사이의 영역에 중첩하도록 배치되는 격벽층을 포함하는 회로기판 어셈블리.
제 1 항에 있어서,
상기 바디부는,
상기 범프 전극들과 연결된 적어도 하나의 회로 소자를 포함하는 회로층을 더 포함하고,
상기 격벽층은 상기 회로층 상에 배치되는 회로기판 어셈블리.
제 2 항에 있어서,
상기 회로층 및 격벽층은 동일한 물질을 포함하는 회로기판 어셈블리.
제 3 항에 있어서,
상기 회로층 및 격벽층은 일체의 형상을 갖는 회로기판 어셈블리.
제 2 항에 있어서,
상기 회로층 및 격벽층은 서로 다른 물질을 포함하는 회로기판 어셈블리.
제 5 항에 있어서,
상기 격벽층은 상기 회로층 및 상기 인쇄회로기판 각각보다 높은 연성을 갖는 회로기판 어셈블리.
제 2 항에 있어서,
상기 격벽층은 상기 회로층의 상면의 일부를 노출시키는 복수의 홀들을 포함하고,
상기 회로층의 상기 노출된 영역 상에 상기 범프 전극, 상기 솔더들 및 상기 실링 부재들이 배치되는 회로기판 어셈블리.
제 2 항에 있어서,
상기 격벽층은 복수의 스페이서들을 포함하고,
상기 스페이서들 각각은 서로 인접한 실링 부재들 사이에 배치되는 회로기판 어셈블리.
제 8 항에 있어서,
상기 스페이서들 각각은 복수의 측면들을 포함하고,
상기 측면들 각각은 내측으로 함몰된 오목한 곡면을 갖는 회로기판 어셈블리.
제 2 항에 있어서,
상기 격벽층의 두께는 상기 회로층 및 상기 인쇄회로기판 사이의 거리보다 작은 회로기판 어셈블리.
제 2 항에 있어서,
상기 회로층 상면에 복수의 전극홈이 정의되고,
상기 전극홈들에 상기 범프 전극들이 삽입되고,
상기 범프 전극들의 각각의 상면은 상기 회로층의 상면과 동일 평면 상에 배치되는 회로기판 어셈블리.
제 1 항에 있어서,
상기 실링 부재는 고분자 수지를 포함하는 회로기판 어셈블리.
제 1 항에 있어서,
상기 바디부는 상기 배면으로부터 내측으로 함몰된 복수의 홈들을 포함하고,
상기 홈들에 상기 솔더들 및 상기 실링 부재들이 삽입되는 회로기판 어셈블리.
제 13 항에 있어서,
상기 실링 부재들 각각은 상기 홈들의 내측면 및 상기 솔더들 사이의 공간을 충진하는 회로기판 어셈블리.
평면 상에서 배면 및 상기 배면과 대향하는 상면을 갖는 바디부;
상기 바디부의 상기 배면 상에 형성되는 복수의 범프 전극들;
상기 범프 전극들 상에 배치되는 복수의 솔더들; 및
상기 바디부의 상기 배면 상에 배치되고, 상기 범프 전극들 각각과 인접하게 배치되어 상기 범프 전극들 각각을 감싸는 링 형상을 갖고, 상기 솔더들의 외면을 커버하는 복수의 실링 부재들을 포함하고,
상기 바디부는,
인접한 실링 부재들 사이의 영역에 중첩하도록 배치되는 격벽층을 포함하고,
상기 실링 부재들 각각의 외측면은 상기 격벽층의 내측면과 접촉하는 구동칩.
제 15 항에 있어서,
상기 바디부는,
상기 범프 전극들과 전기적으로 연결된 적어도 하나의 회로 소자를 포함하는 회로층을 더 포함하고,
상기 격벽층은 상기 회로층 상에 배치되는 구동칩.
제 16 항에 있어서,
상기 격벽층은 복수의 홀들을 포함하고,
상기 홀들에 의하여 노출되는 상기 회로층 상의 영역에 상기 범프 전극들, 상기 솔더들 및 상기 실링 부재들이 배치되는 구동칩.
제 17 항에 있어서,
상기 실링 부재의 외측은 상기 홀들의 내측과 접촉하지 않는 구동칩.
제 15 항에 있어서,
상기 실링 부재들 각각은 필름 형태를 갖는 구동칩.
영상을 표시하는 표시 패널; 및
상기 표시 패널과 전기적으로 연결된 회로기판 어셈블리를 포함하고,
상기 회로기판 어셈블리는,
일 면에 복수의 패드 전극들이 형성되는 실장 영역이 정의되는 인쇄회로기판; 및
상기 실장 영역 상에 실장되는 구동칩을 포함하고,
상기 구동칩은,
평면 상에서 상기 실장 영역과 중첩하고, 상기 일 면과 마주하는 배면 및 상기 배면과 대향하는 상면을 갖는 바디부;
상기 바디부의 상기 배면 상에 형성되어, 상기 패드 전극들과 마주하는 복수의 범프 전극들;
상기 범프 전극들 상에 배치되어 상기 패드 전극들과 상기 범프 전극들을 연결하는 복수의 솔더들; 및
상기 바디부의 상기 배면 상에 배치되고, 상기 솔더들 각각과 인접하게 배치되어, 평면 상에서 상기 솔더들 각각을 감싸는 링 형상을 갖고, 상기 솔더들의 외면을 커버하여 상기 인쇄회로기판과 상기 바디부를 결합시키는 복수의 실링 부재들을 포함하고,
상기 바디부의 상기 배면은 인접한 상기 실링 부재들 사이의 영역에 중첩하도록 상기 배면으로부터 돌출된 격벽층을 정의하는 표시 장치.