KR20000057892A - 범프전극의 형성방법 - Google Patents

범프전극의 형성방법 Download PDF

Info

Publication number
KR20000057892A
KR20000057892A KR1020000005201A KR20000005201A KR20000057892A KR 20000057892 A KR20000057892 A KR 20000057892A KR 1020000005201 A KR1020000005201 A KR 1020000005201A KR 20000005201 A KR20000005201 A KR 20000005201A KR 20000057892 A KR20000057892 A KR 20000057892A
Authority
KR
South Korea
Prior art keywords
squeegee
bump electrode
printing mask
bump
sealing
Prior art date
Application number
KR1020000005201A
Other languages
English (en)
Other versions
KR100333060B1 (ko
Inventor
미하라이치로
구와바라오사무
Original Assignee
가시오 가즈오
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02597199A external-priority patent/JP3430289B2/ja
Priority claimed from JP26005099A external-priority patent/JP3216637B2/ja
Application filed by 가시오 가즈오, 가시오게산키 가부시키가이샤 filed Critical 가시오 가즈오
Publication of KR20000057892A publication Critical patent/KR20000057892A/ko
Application granted granted Critical
Publication of KR100333060B1 publication Critical patent/KR100333060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Screen Printers (AREA)

Abstract

본 발명은 반도체장치의 범프전극으로 응력을 흡수할 수 있도록 하는 것으로, 인쇄마스크(14) 및 스퀴지(squeegee)(15)를 이용하여 밀봉막(16)을 형성하고, 이 경우 스퀴지(15)의 선단부는 측면 대략 V자상으로 되어 있으며, 이 선단부를 범프전극(12) 사이에 밀어 넣어 인쇄하면 밀봉막(16)은 범프전극(12) 사이에서 함몰하도록 형성되고, 이로 인해 범프전극(12)은 요동하기 쉽게되어 회로기판 위에 탑재한 후에 있어서의 온도 사이클 테스트에 있어서 실리콘기판(11)과 회로기판 사이의 열팽창계수 차에 기인하여 발생하는 응력을 범프전극(12)으로 흡수할 수 있는 것을 특징으로 한다.

Description

범프전극의 형성방법{METHOD FOR PACKGING SEMICONDUCTOR DEVICE HAVING BUMP ELECTRODES}
본 발명은 범프전극을 갖는 반도체장치의 패키지방법에 관한 것으로, 더욱 상세하게는 범프전극의 밀봉방법에 관한 것이다.
CSP(Chip Size Package)라 불리는 반도체장치 제조방법의 한 예를 설명한다. 도 13에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(반도체기판)(1) 위에 다수의 범프전극(2)이 형성된 것을 인쇄테이블(3)의 상면에 위치 결정하여 재치한다. 다음으로 실리콘기판(1)의 상면에 인쇄마스크(4)를 위치에 맞추어서 재치한다. 인쇄마스크(4)는 두께가 범프전극(2)의 높이보다도 약간 두꺼운 마스크본체(4a)에 실리콘기판(1)의 평면사이즈보다도 약간 작은 원형상의 개구부(4b)가 형성된 것으로 이루어져 있다.
다음으로 도 14에 나타내는 바와 같이 측면직사각형상의 스퀴지(squeegee) (5)로 액상밀봉수지를 인쇄마스크(4)의 개구부(4b)내에 인쇄하여 밀봉막(6)을 형성한다. 이 때 범프전극(2)의 상면은 밀봉막(6)에 의해 덮여진다. 다음으로 밀봉막 (6)의 상면측을 적당히 연마함으로써 도 15에 나타내는 바와 같이 범프전극(2)의 상면을 노출시킨다. 다음에 도 16에 나타내는 바와 같이 범프전극(2)의 상면에 솔더볼(solder ball)(7)을 형성한다. 그러고 나서 다이싱(dicing)공정을 거치면 각각의 반도체장치가 얻어진다.
다음으로 도 17은 이상과 같이 하여 얻어진 반도체장치(10)를 회로기판(11) 위에 탑재한 상태의 일부단면도를 나타낸 것이다. 이 경우 반도체장치(10)는 솔더볼(7)이 회로기판(11) 상면의 소정 장소에 형성된 접속단자(12)에 접합되어 있음으로써 회로기판(11) 위에 탑재되어 있다.
그런데 종래의 이와 같은 반도체장치(10)에서는 밀봉막(6)의 두께가 범프전극(2)의 높이와 같게 되기 때문에, 밀봉막(6)에 의해 각 범프전극(2)이 고정되어 버려 변형하는 것이 불가능한 상태로 된다. 이 결과 회로기판(11) 위에 탑재한 후에 있어서의 온도 사이클 테스트에 있어서 실리콘기판(1)과 회로기판(11) 사이의 열팽창계수 차에 기인하여 발생하는 응력을 범프전극(2)에서 흡수할 수 없고, 나아가서는 범프전극(2)과 솔더볼(7)의 계면에 크랙이 발생한다고 하는 문제가 있었다.
본 발명의 목적은 열팽창계수의 차이에 기인하여 범프전극에 작용하는 응력을 흡수할 수 있는 범프전극의 밀봉방법을 제공하는 것이고, 본 발명에 따르면 다수의 범프전극이 형성된 실리콘기판을 준비하는 공정과, 상기 실리콘기판 위에 적어도 범프전극 간에 대응하는 부분이 개구된 인쇄마스크를 배치하는 공정과, 상기 인쇄마스크 위에 스퀴지를 이동하여 상기 범프전극 사이에 두께가 상기 범프전극의 높이보다도 작은 밀봉막을 형성하는 공정을 포함하는 것을 특징으로 하는 범프전극의 밀봉방법이 제공된다.
도 1은 본 발명의 범프전극을 갖는 반도체장치 패키지방법의 제 1 실시예를 설명하기 위한 최초 제조공정의 요부를 나타내는 확대단면도.
도 2는 도 1에 이어지는 제조공정의 요부를 나타내는 확대단면도.
도 3은 도 2에 이어지는 제조공정의 요부를 나타내는 확대단면도.
도 4는 도 3에 나타내는 바와 같은 반도체장치를 회로기판 위에 탑재한 상태의 확대단면도.
도 5는 제 1 실시예에 사용되는 인쇄마스크의 평면도.
도 6은 스퀴지의 밀어넣음양과 밀봉막 두께의 관계를 설명하기 위해 나타내는 도면.
도 7a∼도 7e는 각각 본 발명의 반도체장치 패키지방법의 상세를 설명하기 위한 각 공정의 요부단면도.
도 8은 제 1 실시예에 사용되는 스퀴지의 변형예를 나타내는 단면도.
도 9a∼도 9d는 본 발명의 제 2 실시예를 설명하기 위한 각 공정의 요부를 나타내는 확대단면도.
도 10은 제 2 실시예에 사용되는 인쇄마스크의 평면도.
도 11은 본 발명의 제 3 실시예를 설명하기 위한 요부 확대단면도.
도 12는 제 3 실시예에 사용되는 인쇄마스크의 평면도.
도 13은 종래의 반도체장치 패키지방법의 최초 제조공정의 요부 확대단면도.
도 14는 도 13에 이어지는 제조공정의 요부 확대단면도.
도 15는 도 14에 이어지는 제조공정의 요부 확대단면도.
도 16은 도 15에 이어지는 제조공정의 요부 확대단면도.
도 17은 도 16에 나타내는 반도체장치를 회로기판 위에 탑재한 상태의 확대단면도이다.
※도면의 주요 부분에 대한 부호의 설명
10: 반도체장치 11: 실리콘기판
12: 범프전극 13: 인쇄테이블
14: 인쇄마스크 14a: 마스크본체
14b: 개구부 14c: 얇은두께부
14d: 오목부 14e: 슬릿
14f: 홈 15: 스퀴지
15a: 전진운동용스퀴지 15b: 후진운동용스퀴지
16: 밀봉막 16a: 액상밀봉수지
17, 18: 솔더볼 20: 반도체장치
21: 회로기판 22: 접속단자
(제 1 실시예)
도 1∼도 3은 범프전극의 밀봉방법에 관한 본 발명의 제 1 실시예를 나타낸다. 도 1에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(반도체기판)(11) 위에 높이 100∼300㎛의 다수의 기둥상의 범프전극(12)이 형성된 것을 인쇄테이블(13)의 상면에 위치 결정하여 재치한다. 다음에 실리콘기판(11)의 상면에 인쇄마스크(14)를 위치에 맞추어서 재치한다. 도 5는 인쇄마스크(14)의 평면도이다. 인쇄마스크(14)는 두께가 범프전극(12)의 높이보다도 얇은 마스크본체(14a)에 실리콘기판 (11)의 평면사이즈보다도 약간 작은 원형상의 개구부(14b)가 형성된 것으로 이루어져 있다.
다음으로 도 2에 나타내는 바와 같이 선단부가 측면 대략 V자상의 스퀴지 (15)로 액상밀봉수지를 인쇄마스크(14)의 개구부(14b) 내에 인쇄하여 밀봉막(16)을 형성한다. 이 경우 액상밀봉수지의 점도는 천cPS(센티포이즈)∼약 30만cPS 정도로 하고, 또 스퀴지(15)는 미노우레탄(우레탄계 고무)에 의해 형성되어 있다. 스퀴지 (15)의 선단부는 55°∼80°의 예각(銳角)인 것이 바람직하고, 특히. 60°정도가 가장 적합하다. 또 스퀴지(15)의 경도는 JIS(Japanese Industrial Standards) 규정의 55°∼80°이고, 인쇄에 대해서는 스퀴지(15)는 실리콘기판(11)의 상면에 대해 거의 수직인 상태로 전후진운동된다. 이 인쇄동작에 의해 스퀴지(15)의 선단부가 범프전극(12) 사이로 밀어 넣어지기 때문에, 밀봉막(16)은 범프전극(12) 사이에 있어서, 그 두께가 범프전극(12)의 높이보다도 얇게 되고, 범프전극 (12) 사이에서 함몰하도록 형성된다. 또한 범프전극(12)의 상면에 밀봉막(16)이 형성된 경우에는 범프전극(12) 위 및 그 근처의 밀봉막(16)을 적당히 연마 또는 에칭하여 범프전극 (12)의 상면을 노출시킨다. 다음에 도 3에 나타내는 바와 같이 범프전극(12)의 상면에 솔더볼(17)을 형성한다. 그러고 나서 다이싱공정을 거치면 각각의 반도체장치가 얻어진다.
다음으로 도 4는 이상과 같이 하여 얻어진 반도체장치(20)를 회로기판(21) 위에 탑재한 상태의 일부단면도를 나타낸 것이다. 이 경우 반도체장치(20)는 솔더볼(17)이 회로기판(21) 상면의 소정 장소에 설치된 접속단자(22)에 접합되어 있음으로써 회로기판(21) 위에 탑재되어 있다.
그런데 이상과 같이 하여 얻어진 반도체장치(10)에서는 밀봉막(16)을 범프전극(12) 사이에서 함몰하도록 형성하고 있기 때문에. 범프전극(12)을 요동하기 쉽게 할 수 있다. 이 결과 반도체장치(10)를 회로기판(21) 위에 탑재한 후에 있어서의 온도 사이클 테스트에 있어서, 실리콘기판(11)과 회로기판(21) 사이의 열팽창계수 차에 기인하여 발생하는 응력을 범프전극(12)으로 흡수할 수 있고, 나아가서는 범프전극(12)과 솔더볼(17)의 계면에 크랙이 발생하기 어렵게 할 수 있다.
여기에서 스퀴지(15)의 밀어넣음양(㎜)과 밀봉막(16) 두께(㎜)의 관계를 조사한 바 도 6에 나타내는 결과가 얻어졌다. 이 경우 스퀴지(15)의 밀어넣음양이란 높이 110㎛ 정도의 범프전극(12)의 상면을 기준면으로 하여 스퀴지(15)의 선단부를 범프전극(12) 사이에 밀어넣은 양인 것이다. 또 밀봉막(16)의 두께란 범프전극 (12) 사이에 있어서 가장 함몰한 곳에 있어서의 두께인 것이다. 도 6으로부터 명백한 바와 같이 밀봉막(16)의 두께는 스퀴지(15)의 밀어넣음양에 반비례하고 있다. 따라서 스퀴지(15) 선단부의 범프전극(12) 사이로의 밀어넣음양을 조정함으로써 밀봉막(16)의 두께를 용이하게 제어할 수 있다.
또 스퀴지(15)를 비교적 부드러운 미노우레탄에 의해 형성하고, 그 선단부를 측면 대략 V자상으로 하고 있기 때문에, 스퀴지(15)를 수직인 상태로 범프전극(12) 사이로 밀어 넣으면서 전후진운동시켜도 범프전극(12)에 손상을 거의 입히지 않도록 할 수 있다.
여기에서 스퀴지(15)를 밀어 넣으면서 인쇄할 경우, 인쇄마스크(14)는 두께가 얇기 때문에 스퀴지(15)가 인쇄마스크(14)의 단부에 이동됐을 때 변형을 일으켜서 밀봉막(16)의 두께가 불균일하게 되는 문제가 있다. 이하에 이와 같은 문제에도 대응할 수 있는 실리콘기판의 패키지방법을 도 7a∼도 7e를 참조하면서 상세하게 설명한다.
우선 도 7a에 나타내는 바와 같이 소정의 간격을 두고 배치된 2개의 스퀴지 (15a, 15b)를 갖는 스크린인쇄기를 준비한다. 이 경우 좌측의 스퀴지(15a)는 전진운동용이고, 우측의 스퀴지(15b)는 후진운동용이다. 그리고 양 스퀴지(15a, 15b)를 왼쪽 끝 측의 인쇄개시위치에 위치시킨다. 인쇄개시위치에 있어서, 전진운동용스퀴지(15a)는 하강시켜서 인쇄마스크(14)의 상면에 접촉시킨 하강위치에 위치시키고, 후진운동용스퀴지(15b)는 인쇄마스크(14)의 상면으로부터 조금 이간한 상승위치에 위치시킨다. 이 경우 전진운동용스퀴지(15a)의 하강양은 상술한 바와 같이 미리 설정된 스퀴지 밀어넣음양에 대응한 것이다.
그리고 양 스퀴지(15a, 15b) 사이에 있어서의 인쇄마스크(14)의 상면에 액상밀봉수지(16a)를 공급하고, 양 스퀴지(15a, 15b)를 오른쪽 방향으로 이동시켜 도 7b에 나타내는 바와 같이 전진운동용스퀴지(15a)에 의해 인쇄마스크(14)의 개구부 (14b) 내에 액상밀봉수지(16a)를 인쇄한다. 그리고 양 스퀴지(15a, 15b)가 오른쪽 끝 측의 인쇄종료위치에 이른 시점에서 이동을 정지하고 도 7c에 나타내는 바와 같이 후진운동용스퀴지(15b)를 하강시켜서 인쇄마스크(14)의 상면에 접촉시킨다. 이 경우도 후진운동용스퀴지(15b)의 하강양은 미리 설정된 스퀴지 밀어넣음양에 대응한 것이다.
다음으로 양 스퀴지(15a, 15b)를 왼쪽 방향으로 약간 이동시켜, 도 7d에 나타내는 바와 같이 후진운동용스퀴지(15b)가 실리콘기판(11) 끝부분 위(over)에 위치시킨다. 이 위치가 오른쪽 끝 측의 인쇄개시위치이고, 이 위치에서 전진운동용스퀴지(15a)를 인쇄마스크(14)의 상면으로부터 조금 이간한 상승위치에 위치시킨다. 이 상태대로 양 스퀴지(15a, 15b)를 보다 왼쪽 방향으로 이동시켜 도 7e에 나타내는 바와 같이 후진운동용스퀴지(15b)에 의해 인쇄마스크(14)의 개구부(14b) 내에 액상밀봉수지(16a)를 인쇄한다. 이렇게 하여 액상밀봉수지(16a)의 인쇄공정이 종료한다.
여기에서 도 7c에 나타내는 바와 같이 후진운동용스퀴지(15b)를 하강시켜서 인쇄마스크(14)의 상면에 접촉시켜 도 7d에 나타내는 바와 같이 후진운동용스퀴지 (15b)가 실리콘기판(11)의 끝부분 위, 환언하면 후진운동용스퀴지(15b)가 인쇄마스크(14)의 상면에 접촉하면서 왼쪽 방향으로 이동하여 실리콘기판(11)의 끝부분보다도 내측에 위치하는 상태로 된 시점에서 전진운동용스퀴지(15a)를 상승시키고 있는 이유에 대해서 설명하면 도 7b에 나타내는 상태에 있어서 우선 전진운동용스퀴지 (15a)를 상승시키고, 이어서 후진운동용스퀴지(15b)를 하강시켜 인쇄마스크(14)의 상면에 접촉시킨 경우에는 후진운동용스퀴지(15b)의 인쇄마스크(14)의 상면에의 접촉력에 의해 인쇄마스크(14)가 떠 오르기 때문에 이미 인쇄된 액상밀봉수지(16a)가 인쇄마스크(14)의 하면측으로 들어가서 액상밀봉수지(16a)의 두께가 범프전극(12)의 높이 이상으로 되고, 또 이 인쇄마스크(14)의 떠 오름 때문에 연속인쇄가 불가능하게 되기 때문이다.
또한 경화 후의 액상밀봉수지(16a)의 점도는 50만∼150만cPS와 같이 높은 것이 바람직하지만, 액상밀봉수지(16a)의 점도가 이와 같이 높은 경우에는 스퀴지에 의한 인쇄 시, 액상밀봉수지가 물결치는 것 같이 인쇄되어 막두께가 똑같게 되지 않는다. 그래서 이와 같은 경우에는 인쇄전에 미리 액상밀봉수지(16a)를 가열하여 두거나, 또는 실리콘기판(11)을 가열하여 둠으로써 액상밀봉수지(16a)의 점도를 적당한 값, 예를 들면 수만∼수십만cPS로 낮춘 상태에서 인쇄하도록 하면 좋다. 또 상기 실시예에 있어서, 범프전극(12)은 실리콘기판(11) 위에 직접 성형한 도면으로 되어 있지만, 본 발명에 기재한 밀봉막의 형성방법은 실리콘기판(11) 위에 절연막을 통해 배선을 형성하고, 해당 배선의 한쪽 끝 위에 범프전극을 형성함으로써 실리콘기판(11) 위에 범프전극을 매트릭스상으로 배열한 반도체장치에 매우 적합하게 적용할 수 있는 것이다. 또한 상술의 설명에서는 양 스퀴지(15a, 15b)로서 선단부가 측면 대략 V자상의 것을 이용하고 있는데, 이에 한정되는 것은 아니다. 예를 들면 도 8에 나타내는 바와 같이 전진운동용스퀴지(15a)로서 선단부의 좌측면이 수직면이고, 우측면이 경사면으로 된 것을 이용하고, 후진운동용스퀴지(15b)로서 선단부의 우측면이 수직면이고, 좌측면이 경사면으로 된 것을 이용하도록 해도 좋다. 이 경우 실리콘기판(11)의 상면에 대해 스퀴지(15a, 15b)를 수직으로 유지한 상태로 전진운동인쇄 및 후진운동인쇄를 실시해도 좋은데, 스퀴지(15a, 15b)를 실리콘기판(11)의 상면에 대한 수직선에 대해 그 선단부가 균등하게 되는 각도로 경사하여 전진운동인쇄 및 후진운동인쇄를 실시하도록 해도 좋다.
(제 2 실시예)
도 9a∼도 9d 및 도 10은 범프전극의 밀봉방법에 관한 본 발명의 제 2 실시예를 설명하기 위한 도면이다. 이 실시예에 있어서의 인쇄마스크(14)는 두께가 범프전극(12)의 높이보다도 적당하게 두꺼운 마스크본체(14a)를 구비하고 있다. 마스크본체(14a)는 하면에 실리콘기판(11)의 평면사이즈보다도 약간 작은 원형상의 오목부(14d)가 형성되고, 이 부분은 얇은두께부(14c)로 되어 있다. 오목부(14)의 깊이는 범프전극(12)의 높이와 거의 동일하다. 인쇄마스크(14)의 얇은두께부 (14c)에는 범프전극(12)의 사이에 범프전극(12)간의 간격(D)보다도 작은 폭(d)의 슬릿(14e)이 형성되어 있다. 이하. 액상밀봉수지를 실리콘기판(11) 위에 인쇄하여 패키지하는 방법을 설명한다.
우선 도 9a에 나타내는 바와 같이 실리콘기판(11)을 인쇄테이블(13)의 상면에 위치 결정하여 재치하고, 이어서 실리콘기판(11)의 상면에 인쇄마스크(14)를 위치에 맞추어 재치한다. 이 상태에서는 범프전극(12)의 상면은 인쇄마스크(14)의 얇은두께부(14c)로 덮여져 있다.
다음으로 도 9b에 나타내는 바와 같이 스퀴지(15)를 인쇄마스크(14) 위를 한쪽 끝 측으로부터 다른 끝 측으로 이동하여 액상밀봉수지(16a)를 인쇄마스크(14)의 슬릿(14e) 내에 인쇄하고, 이 후 경화공정을 거침으로써 밀봉막(16)을 형성한다. 이 경우 인쇄마스크(14)의 슬릿(14e) 폭(d)이 범프전극(12)간의 간격(D)보다도 적당히 작게 되어 있기 때문에, 슬릿(14e)을 통해 범프전극(12) 사이에 있어서의 실리콘기판(11) 위에 인쇄되는 액상밀봉수지(16a)의 양이 적당하게 작고, 또한 이 인쇄된 액상밀봉수지(16a)가 표면장력에 의해 유동하여 범프전극(12)의 측면을 덮게 된다. 따라서 이 경우에는 도 9c에 나타내는 바와 같이 범프전극(12)의 상면은 밀봉막(16)에 의해 덮여지지 않고, 또한 범프전극(12) 사이에 있어서의 밀봉막(16)의 두께는 범프전극(12)의 높이보다도 적당히 얇게된다. 따라서 밀봉막(16)의 표면을 연마 또는 에칭할 필요는 없다. 다음으로 도 9d에 나타내는 바와 같이 범프전극 (12)의 상면에 솔더볼(18)을 형성한다. 그러고 나서 다이싱공정을 거치면 각각의 반도체장치가 얻어진다.
(제 3 실시예)
도 11 및 도 12는 범프전극의 밀봉방법에 관한 본 발명의 제 3 실시예를 설명하기 위한 도면이다. 이 실시예에서는 인쇄마스크(14)의 두께는 범프전극(12)의 높이와 같아도 좋고, 또 범프전극(12)의 높이보다도 얇아도 두꺼워도 좋다. 그 대신에 인쇄테이블(13)과 스퀴지(15) 중 어느 것인가 한쪽을 범프전극(12)의 배치에 따라서 상하 운동시킨다. 이 경우 도 12에 나타내는 바와 같이 인쇄마스크(14)는 마스크본체(14a)에 실리콘기판(11)의 평면사이즈보다도 약간 작은 원형상의 개구부 (14b)가 형성되어 있다. 또 인쇄마스크(14)의 개구부(14b) 주위의 상면측에는 각 범프전극(14)의 사이에 홈(14f)이 형성되어 있다. 홈(14f)의 전체로서의 길이(L)는 스퀴지(15)의 길이보다도 길게 되어 있다. 인쇄마스크(14)에 형성된 홈 (14f)의 두께는 한 예로서 범프전극(12)의 높이가 100∼150㎛ 정도인 경우에는 30∼80㎛ 정도로 한다.
이하 제 3 실시예의 범프전극의 밀봉방법을 설명한다. 인쇄테이블(13)을 상하 운동시킨 상태에서 스퀴지(15)를 인쇄마스크(14)의 상면에 꽉눌러 액상밀봉수지 (16a)와 함께 도 11에 있어서 좌측에서 우측으로 이동시켜 가면 스퀴지(15)는 인쇄마스크(14)의 홈(14f)의 위치에서는 도 11에 있어서 일점쇄선으로 나타내는 바와 같이 실리콘기판(11)측으로 하강하여 실리콘기판(11)과의 간격이 작게 된다. 이로 인해 범프전극(12) 사이의 액상밀봉수지(16a)의 두께는 얇게 된다. 이렇게 하여 스퀴지(15)로 액상밀봉수지(16a)를 인쇄마스크(14)의 개구부(14b) 내에 인쇄하여 경화공정을 거침으로써 밀봉막(16)을 형성한다. 따라서 범프전극(12)의 상면은 밀봉막(16)에 의해 덮여지는데. 범프전극(12) 사이에 있어서의 밀봉막(16)의 두께는 범프전극(12)의 높이보다도 적당히 얇게 된다. 다음에 범프전극(12) 위 및 그 근처의 밀봉막(16)을 연마 또는 에칭함으로써 범프전극(12)의 상면을 노출시킨다. 다음으로 도시하지 않지만, 범프전극(12)의 상면에 솔더볼을 형성한다. 그러고 나서 다이싱공정을 거치면 각각의 반도체장치가 얻어진다.
이상 설명한 바와 같이 본 발명에 따르면 밀봉막을 범프전극 사이에서 함몰하도록 형성하고 있기 때문에 각 범프전극의 머리부측은 밀봉막에 의해 고정되어 있지 않기 때문에 변형 가능하게 되어 있다. 이로 인해 범프전극을 다른 전자부품의 단자에 본딩한 후 양자에 열팽창계수의 차이에 기인하는 응력을 이 범프전극의 변형에 의해 흡수할 수 있다. 이 경우 앞이 예리한 스퀴지를 수직인 상태로 전후진운동시키는 스크린인쇄에 의해 밀봉막을 형성하고 있기 때문에 스퀴지 선단부의 범프전극 사이에의 밀어넣음양을 조정함으로써 밀봉막의 두께를 용이하게 제어할 수 있다.

Claims (20)

  1. 다수의 범프전극(12)이 형성된 기판(11)을 준비하는 공정과,
    상기 기판(11) 위에 적어도 범프전극(12)간에 대응하는 부분이 개구된 인쇄마스크(14)를 배치하는 공정과,
    상기 인쇄마스크(14) 위에 스퀴지(15)를 이동하여 상기 범프전극(12)간에 두께가 상기 범프전극(12)의 높이보다도 작은 밀봉막(16)을 형성하는 공정을 포함하는 것을 특징으로 하는 범프전극의 밀봉방법.
  2. 제 1 항에 있어서,
    밀봉막 형성 후 기판(11)을 다이싱하는 공정을 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  3. 제 1 항에 있어서,
    상기 스퀴지(15)는 상기 각 범프전극(12) 사이에서 상기 범프전극(12)의 상면보다도 낮은 위치로 하강하는 것을 특징으로 하는 범프전극의 밀봉방법.
  4. 제 1 항에 있어서,
    상기 인쇄마스크(14)는 적어도 상기 기판(11)에 대응하는 영역이 상기 범프전극(12)의 높이보다도 얇게 성형되어 있는 것을 특징으로 하는 범프전극의 밀봉방법.
  5. 제 1 항에 있어서,
    상기 인쇄마스크(14)는 실질적으로 전체가 상기 범프전극(12)의 높이보다도 얇은 두께를 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  6. 제 1 항에 있어서,
    상기 인쇄마스크(14)는 상기 각 범프전극(12) 사이에 얇은두께부(14c)를 갖고, 해당 얇은두께부(14c)는 길이가 상기 범프전극(12)의 높이보다도 얇으며, 길이가 상기 스퀴지 길이 이상의 길이를 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  7. 제 6 항에 있어서,
    상기 스퀴지(15)는 상기 기판(11)에 대해 상대적으로 상하운동하면서 상기 인쇄마스크(14) 위를 이동하는 것을 특징으로 하는 범프전극의 밀봉방법.
  8. 제 1 항에 있어서,
    상기 인쇄마스크(14)는 상기 기판(11)에 대응하는 실질적으로 전체영역에 오목부(14d)가 형성되어 있는 것을 특징으로 하는 범프전극의 밀봉방법.
  9. 제 8 항에 있어서,
    상기 인쇄마스크(14)는 상기 오목부(14d) 내에 있어서, 상기 각 범프전극 (12)에 대응하여 상기 각 범프전극(12)의 상면보다도 큰 면적의 얇은두께부(14c)를 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  10. 제 1 항에 있어서,
    상기 스퀴지(15)는 예각(銳角)의 선단부를 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  11. 제 10 항에 있어서,
    상기 스퀴지(15) 선단부의 각도는 55°∼80°인 것을 특징으로 하는 범프전극의 밀봉방법.
  12. 제 10 항에 있어서,
    상기 스퀴지(15)의 선단부는 좌우대칭인 대략 V자상을 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  13. 제 10 항에 있어서,
    상기 스퀴지(15)는 상기 인쇄마스크(14) 위를 실질적으로 수직상태를 유지하면서 이동하는 것을 특징으로 하는 범프전극의 밀봉방법.
  14. 제 1 항에 있어서,
    상기 스퀴지(15)는 상기 인쇄마스크(14) 위를 전후진운동하여 상기 범프전극 (12) 사이에 밀봉막(16)을 형성하는 것을 특징으로 하는 범프전극의 밀봉방법.
  15. 제 14 항에 있어서,
    상기 스퀴지(15)는 2개 1쌍으로 되어 상기 인쇄마스크(14) 위를 이동하는 것을 특징으로 하는 범프전극의 밀봉방법.
  16. 제 15 항에 있어서,
    상기 인쇄마스크(14)는 이동방향으로 선행하는 스퀴지(15b)는 인쇄마스크로부터 이간하고, 다른 쪽(15a)이 인쇄마스크(14)에 접촉한 상태로 이동하는 것을 특징으로 하는 범프전극의 밀봉방법.
  17. 제 16 항에 있어서,
    상기 스퀴지(15a, 15b)는 상기 인쇄마스크(14)가 상기 기판(11)으로부터 떨어진 위치에서는 양쪽 함께 상기 인쇄마스크(14)에 접촉하고 있는 것을 특징으로 하는 범프전극의 밀봉방법.
  18. 다수의 범프전극(12)이 형성된 반도체기판(11)을 준비하는 공정과,
    상기 반도체기판(11) 위에 적어도 범프전극(12) 사이를 노출하는 개구부 (14b)를 갖고, 상기 반도체기판(11)에 대응하는 영역이 상기 범프전극(12)의 높이보다도 얇은 인쇄마스크(14)를 배치하는 공정과,
    상기 인쇄마스크(14) 위를 앞이 예리한 선단부를 갖는 스퀴지(15)를 이동하여 상기 범프전극(12) 사이에 상기 범프전극의 높이보다도 얇은 액상밀봉수지(16a)를 형성하는 공정과,
    상기 반도체기판(11)을 다이싱하는 공정을 포함하는 것을 특징으로 하는 범프전극의 밀봉방법.
  19. 제 18 항에 있어서,
    상기 액상밀봉수지(16a)는 1,000cPS∼300,000cPS의 점도를 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
  20. 제 18 항에 있어서,
    상기 스퀴지(15)의 선단부는 55°∼80°의 각도를 갖는 것을 특징으로 하는 범프전극의 밀봉방법.
KR1020000005201A 1999-02-03 2000-02-02 범프전극의 형성방법 KR100333060B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP02597199A JP3430289B2 (ja) 1999-02-03 1999-02-03 半導体装置の製造方法
JP99-25971 1999-02-03
JP99-260050 1999-09-14
JP26005099A JP3216637B2 (ja) 1999-09-14 1999-09-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000057892A true KR20000057892A (ko) 2000-09-25
KR100333060B1 KR100333060B1 (ko) 2002-04-22

Family

ID=26363681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005201A KR100333060B1 (ko) 1999-02-03 2000-02-02 범프전극의 형성방법

Country Status (4)

Country Link
US (1) US6319851B1 (ko)
KR (1) KR100333060B1 (ko)
CN (1) CN1160769C (ko)
TW (1) TW479303B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459222B1 (ko) * 2012-05-29 2014-11-07 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223283B2 (ja) * 1999-09-14 2001-10-29 カシオ計算機株式会社 半導体装置の製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP2001185566A (ja) * 1999-12-22 2001-07-06 Nec Corp 液状樹脂による樹脂封止装置及び樹脂封止方法
US6810797B2 (en) * 2000-06-29 2004-11-02 Toray Engineering Company, Limited Method of resin-sealing electronic parts, and stencil printing plate used therefor
CN100437960C (zh) * 2003-02-25 2008-11-26 京瓷株式会社 印刷掩模及使用该掩模的电子零件的制造方法
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
CN102294314A (zh) * 2010-06-25 2011-12-28 上海微电子装备有限公司 一种晶圆涂胶机及涂胶方法
JP6131980B2 (ja) * 2015-03-27 2017-05-24 トヨタ自動車株式会社 電気加熱式触媒コンバーター
KR102150260B1 (ko) * 2018-07-27 2020-09-02 삼성디스플레이 주식회사 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치
CN116510985B (zh) * 2023-03-30 2023-10-13 安徽聚力威新材料科技有限公司 耐候性漆面保护膜的制备方法及制备设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627988A (en) * 1985-07-29 1986-12-09 Motorola Inc. Method for applying material to a semiconductor wafer
JP2830351B2 (ja) 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
JP2842361B2 (ja) 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
US6063646A (en) 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459222B1 (ko) * 2012-05-29 2014-11-07 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법
US8916423B2 (en) 2012-05-29 2014-12-23 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN1264168A (zh) 2000-08-23
KR100333060B1 (ko) 2002-04-22
CN1160769C (zh) 2004-08-04
TW479303B (en) 2002-03-11
US6319851B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
KR100333060B1 (ko) 범프전극의 형성방법
KR20030024620A (ko) 반도체 장치 및 그 제조 방법
KR20020094592A (ko) 볼 그리드 어레이 패키지 구조 및 그 제조방법
US20090039142A1 (en) Method for Forming a Solder Mold with Venting Channels and Method for Using the Same
JP2003338587A (ja) 半導体装置及びその製造方法
JP2962385B2 (ja) 半導体装置の製造方法
US5962924A (en) Semi-conductor die interconnect
JP3223283B2 (ja) 半導体装置の製造方法
JP2877011B2 (ja) ベアチップテストキャリア
JPH07193101A (ja) 導電ペースト転写方法
JP3430289B2 (ja) 半導体装置の製造方法
JP3904326B2 (ja) バンプを形成した電子装置及び電子装置の製造方法
JP3216637B2 (ja) 半導体装置の製造方法
JP4701563B2 (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
EP1085564A1 (en) Method for packaging semiconductor device having bump electrodes
JP2007090188A (ja) 印刷材料塗布方法および印刷材料塗布装置
KR19980025207A (ko) 볼 그리드 어레이의 솔더볼이젝트장치
KR100202736B1 (ko) 스크린 프린트 장치의 인쇄회로기판 고정용 지그
JP2000022031A (ja) 導電性ボールの実装方法
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
KR100303050B1 (ko) 반도체소자의 위치고정용 클랭핑장치
JP2009044150A (ja) 通気用溝を有するハンダ・モールド、通気用溝を有するハンダ・モールドを形成する方法及びこれを使用する方法
JP3779485B2 (ja) 半導体装置の製造方法
JP2000294587A (ja) 半導体装置のバンプレベリング方法
JP2000195897A (ja) フラックス転写装置とその転写方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee