TWI412141B - 攝像模組之組裝方法 - Google Patents

攝像模組之組裝方法 Download PDF

Info

Publication number
TWI412141B
TWI412141B TW099134350A TW99134350A TWI412141B TW I412141 B TWI412141 B TW I412141B TW 099134350 A TW099134350 A TW 099134350A TW 99134350 A TW99134350 A TW 99134350A TW I412141 B TWI412141 B TW I412141B
Authority
TW
Taiwan
Prior art keywords
conductive block
substrate
camera module
large conductive
height
Prior art date
Application number
TW099134350A
Other languages
English (en)
Other versions
TW201216479A (en
Inventor
Chien Nan Yu
Chung Feng Tsao
Hang-Kau Khor
Wen Chi Shih
Ying Chieh Chen
Yu-Hsiao Li
Original Assignee
Primax Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Primax Electronics Ltd filed Critical Primax Electronics Ltd
Priority to TW099134350A priority Critical patent/TWI412141B/zh
Priority to US12/951,245 priority patent/US8510938B2/en
Publication of TW201216479A publication Critical patent/TW201216479A/zh
Application granted granted Critical
Publication of TWI412141B publication Critical patent/TWI412141B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

攝像模組之組裝方法
本發明係一種攝像模組之組裝方法，尤其係關於一種可應用於行動電話或PDA等可攜式電子裝置上之攝像模組之組裝方法。
現有攝像模組係以覆晶(Flip-Chip)封裝技術進行組裝，首先說明習知攝像模組之組裝流程。請參閱圖1，其為習知攝像模組之組裝流程圖。習知攝像模組之組裝方法包括步驟S1：提供一陶瓷基板、步驟S2：放置一導電塊(Conductive bump)於一感測晶片上、步驟S3：壓合陶瓷基板以及感測晶片而使得導電塊與訊號接點互相連結、步驟S4：填入封膠於陶瓷基板以及感測晶片之間。最後進行步驟S5：利用黏膠固定一鏡頭模組於陶瓷基板上。
攝像模組之組裝方法之各步驟如上所示，接下來請參閱圖2A、2B、2C、2D，其為習知攝像模組之組裝過程示意圖。由圖2A可知，陶瓷基板11具有一訊號接點111以及一開口112。感測晶片12包括一感測區121以及一接墊122，且如步驟S2所述，接墊122上放置有一導電塊13，一般而言，導電塊13之材質為金(Au)。圖2B顯示被壓合之陶瓷基板11以及感測晶片12，其中導電塊13與訊號接點111互相連結。圖2C顯示填入封膠14之陶瓷基板11以及感測晶片12。圖2D顯示固定一鏡頭模組16於陶瓷基板11上而形成攝像模組1。
以圖2D來說明攝像模組1中各元件之功用，陶瓷基板11之訊號接點111透過導電塊13而與感測晶片12之接墊122建立電性連接，使攝像模組1得以導通而運作。被填入之封膠14用以封閉陶瓷基板11以及感測晶片12，以避免灰塵以及水氣進入攝像模組1內而損壞攝像模組1。鏡頭模組16包括一鏡頭161以及一鏡頭座162，鏡頭161對準於開口112以及感測區121，用以於攝像模組1被操作時光線穿透鏡頭161以及開口112，使光線被感測區121接收以產生影像，其中鏡頭模組16係透過一黏膠15而固定於陶瓷基板11上。
習知攝像模組經由上述組裝過程而可被製成。然而，於陶瓷基板11之開孔112製程中，開孔112係藉由使用一破孔元件對陶瓷基板11進行沖孔而被形成。當破孔112完成且由陶瓷基板11中抽出破孔元件時，會於接近開孔112之處形成一翹起邊緣113，如圖2A～圖2D所示。當陶瓷基板11與感測晶片12壓合時，陶瓷基板11之翹起邊緣113會與感測晶片12接觸而形成一支點。當其翹起邊緣113形成支點時，攝像模組1容易因外力與該支點(翹起邊緣113)之影響而產生一力矩，故造成導電塊13與訊號接點111間之連結破裂，使陶瓷基板11與感測晶片12之結合不穩固而容易剝離。除了翹起邊緣之問題之外，基板因製程過程中發生之種種因素而容易具有不平整之基板表面，如此不平整之基板表面亦容易與感測晶片接觸而形成支點，造成造成導電塊與訊號接點間之連結破裂。因此，需要一種具有結構較穩固之攝像模組，以提升攝像模組之品質。
本發明之目的在提供一種產生結構較穩固之攝像模組之攝像模組之組裝方法。
於一較佳實施例中，本發明提供一種攝像模組之組裝方法，包括：放置一第一導電塊於一基板之一訊號接點上；放置一第二導電塊於該第一導電塊上而形成一大導電塊；壓平該大導電塊，使該大導電塊之一頂部被擠壓而形成一頂部平面；壓合該基板以及一感測晶片而結合該大導電塊與該感測晶片上之一接墊，使該訊號接點電性連接於該接墊；以及填入封膠於該基板以及該感測晶片之間。
於一較佳實施例中，本發明攝像模組之組裝方法，更包括固定一鏡頭模組於該基板上，其中該鏡頭模組包括一鏡頭座以及一鏡頭，且該鏡頭對準於該感測晶片之一感測區。
於一較佳實施例中，壓平該大導電塊係藉由一壓頭擠壓該大導電塊而形成該頂部平面。
於一較佳實施例中，於壓合該基板以及該感測晶片之前，更包括放置一第三導電塊於該感測晶片之該接墊上。
於一較佳實施例中，當該基板以及該感測晶片被壓合時，該第三導電塊對準於該頂部平面並與該頂部平面接觸，使該第三導電塊與該大導電塊結合而建立該大導電塊以及該第三導電塊間之電性導通，且該訊號接點電性連接於該接墊。
於一較佳實施例中，該基板係為一軟硬複合板、一銅箔基板或一陶瓷基板。
於一較佳實施例中，該軟硬複合板包括一第一硬式電路板、一第二硬式電路板以及設置於該第一硬式電路板以及該第二硬式電路板之間之一軟性電路板，且該訊號接點設置於該第一硬式電路板上。
於一較佳實施例中，本發明更提供一種攝像模組之組裝方法，包括：分別放置一第一導電塊以及一第二導電塊於一基板上之一第一訊號接點以及一第二訊號接點上；放置一第三導電塊於該第一導電塊上而形成一第一大導電塊，並放置一第四導電塊於該第二導電塊上，且放置一第五導電塊於該第四導電塊上而形成一第二大導電塊；壓平該第一大導電塊以及該第二大導電塊，使該第一大導電塊之一第一頂部以及該第二大導電塊之一第二頂部被擠壓而分別形成一第一頂部平面以及一第二頂部平面；壓合該基板以及一感測晶片而結合該第一大導電塊與該感測晶片上之一第一接墊，並結合該第二大導電塊與該感測晶片上之一第二接墊，使該第一訊號接點電性連接於該第一接墊，且該第二訊號接點電性連接於該第二接墊；以及填入封膠於該基板以及該感測晶片之間。
於一較佳實施例中，本發明攝像模組之組裝方法，更包括固定一鏡頭模組於該基板上，其中該鏡頭模組包括一鏡頭座以及一鏡頭，且該鏡頭對準於該感測晶片之一感測區。
於一較佳實施例中，壓平該第一大導電塊以及該第二大導電塊係藉由一壓頭擠壓該第一大導電塊以及該第二大導電塊而分別形成該第一頂部平面以及該第二頂部平面。
於一較佳實施例中，於壓合該基板以及該感測晶片之前，更包括分別放置一第六導電塊以及一第七導電塊於該感測晶片之該第一接墊以及該第二接墊上。
於一較佳實施例中，當該基板以及該感測晶片被壓合時，該第六導電塊對準於該第一頂部平面並與該第一頂部平面接觸，使該第六導電塊與該第一大導電塊結合而建立該第一大導電塊以及該第六導電塊間之電性導通，且該第七導電塊對準於該第二頂部平面並與該第二頂部平面接觸，使該第七導電塊與該第二大導電塊結合而建立該第二大導電塊以及該第七導電塊間之電性導通，使該第一訊號接點電性連接於該第一接墊，且該第二訊號接點電性連接於該第二接墊。
鑑於習知攝像模組之組裝方法造成之缺陷，本發明提供一種可形成結構較穩固之攝像模組之攝像模組組裝方法。請參閱圖3，其為本發明攝像模組之組裝方法於第一較佳實施例中之組裝流程圖。本發明攝像模組之組裝方法包括步驟S1’：放置一第一導電塊於一基板之一訊號接點上。步驟S2’：放置一第二導電塊於該第一導電塊上而形成一大導電塊。步驟S3’：壓平大導電塊，使大導電塊之頂部被擠壓而形成一頂部平面。步驟S4’：壓合基板以及一感測晶片而結合大導電塊與感測晶片上之一接墊，使訊號接點電性連接於接墊。步驟S5’：填入封膠於基板以及感測晶片之間。以及步驟S6’：固定一鏡頭模組於基板上。
接下來請參閱圖4A、4B、4C、4D、4E、4F，其為本發明攝像模組於第一較佳實施例中之組裝流程圖。基板可採用一軟硬複合板、一銅箔基板(FR4 substrate)或一陶瓷基板(Ceramic Substrate)。於本較佳實施例中，基板21以軟硬複合板來說明。圖4A中，軟硬複合板(亦即基板21)包括一第一硬式電路板211、一第二硬式電路板212以及設置於第一硬式電路板以及第二硬式電路板之間之一軟性電路板213，且第一硬式電路板211具有一訊號接點2111。而軟硬複合板21具有一開口214以及由於開口214製程而產生之一翹起邊緣215，開口214貫穿第一硬式電路板211、第二硬式電路板212以及軟性電路板213，且位於軟硬複合板21之中央。翹起邊緣215具有一基板最高表面2151，且基板最高表面2151之高度係為一表面高度Hs。軟硬複合板21之訊號接點2111上放置有一第一導電塊23(步驟S1’)，且第一導電塊23之高度係為一第一高度H1，而第一高度H1低於表面高度Hs，其中表面高度Hs以及第一高度H1係以軟硬複合板21之底部為基準所定義。
接下來放置一第二導電塊24於第一導電塊23上而形成一大導電塊23’(步驟S2’)，大導電塊23’具有一頂部231’，且大導電塊23’之頂部231’的高度係為一第二高度H2，而第二高度H2高於表面高度Hs。由圖4A可看出，第一高度H1低於表面高度Hs，因此本發明方法另外設置第二導電塊24於第一導電塊23上，以使被放置於訊號接點2111上之導電塊高於表面高度Hs。於本較佳實施例中，第一導電塊23以及第二導電塊24之材質為金。需特別說明的是，本較佳實施例中，位於開口214左側之軟硬複合板21與大導電塊23’之結構、形狀以及高度等皆與位於開口214右側之軟硬複合板21與大導電塊23’之結構、形狀以及高度等完全相同，為了簡化圖面，僅於圖4A中左側之軟硬複合板21與大導電塊23’上標示高度等符號，而於圖4A中右側之軟硬複合板21與大導電塊23’上標示各元件符號，以避免圖式過於繁複而無法清楚顯示。
圖4B中，藉由一壓頭3壓平大導電塊23’，使大導電塊23’之頂部231’被擠壓而形成一頂部平面232’(步驟S3’)，且頂部平面232’之高度係為一第三高度H3，而第三高度H3低於第二高度H2，但仍高於表面高度Hs，其中第二高度H2以及第三高度H3亦以軟硬複合板21之底部為基準所定義。比較圖4A以及圖4B可知，頂部231’係為一球面，因此頂部231’之接觸面積相當小。而被壓平而形成之頂部平面232’係為一平面，故頂部平面232’之接觸面積大於頂部231’。
圖4C中，感測晶片22包括一感測區221以及一接墊222，將感測晶片22之接墊222對準於大導電塊23’之頂部平面232’。接下來壓合軟硬複合板21以及感測晶片22而結合大導電塊23’與感測晶片22上之接墊222，使訊號接點2111電性連接於接墊222(步驟S4’)，如圖4D所示。圖4E中，填入封膠26係為了防止灰塵以及水氣進入軟硬複合板21與感測晶片22之間(步驟S5’)。圖4F中，固定一鏡頭模組28於第二硬式電路板212上以形成攝像模組2(步驟S6’)，其中鏡頭模組28包括一鏡頭座282以及一鏡頭281，且鏡頭281對準於感測晶片22之感測區221。於本較佳實施例中，固定鏡頭模組28係利用黏膠27將鏡頭模組28固定於第二硬式電路板212上。攝像模組2中各元件之結構以及功效如習知技術中所述相同，故不再贅述。需特別說明的是，本較佳實施例中，基板21僅以軟硬複合板來說明，若基板可採用銅箔基板或陶瓷基板時亦可實施本發明方法，且其運作情形如上所述，並無不同之處。
上述為本發明攝像模組之組裝方法之流程，本發明方法之特徵在於無論設置於軟硬複合板(亦即基板)之訊號接點上之導電塊是否高於基板之基板最高表面之表面高度，皆另外設置一另一導電塊或複數另一導電塊於導電塊上而確保訊號接點上之導電塊與另一導電塊之高度高於表面高度，以避免基板之翹起邊緣與感測晶片接觸而形成支點，使攝像模組容易因外力與該支點之影響而產生一力矩，因此造成導電塊與訊號接點間之連結破裂。
再者，本發明方法更提供一第二較佳實施例，請參閱圖5，其為本發明攝像模組之組裝方法於第二較佳實施例中之組裝流程圖。本發明攝像模組之組裝方法包括步驟S1”：放置一第一導電塊於一基板之一訊號接點上。步驟S2”：放置一第二導電塊於該第一導電塊上而形成一大導電塊。步驟S3”：放置一第三導電塊於一感測晶片之一接墊上。步驟S4”：壓平大導電塊，使大導電塊之頂部被擠壓而形成一頂部平面。步驟S5”：壓合基板以及感測晶片而結合大導電塊與第三導電塊，使訊號接點電性連接於接墊。步驟S6”：填入封膠於基板以及感測晶片之間。以及步驟S7”：固定一鏡頭模組於基板上。
接下來請參閱圖6A、6B、6C、6D、6E、6F，其為本發明攝像模組於第二較佳實施例中之組裝流程圖。於本較佳實施例中，基板41以陶瓷基板來說明。圖6A中，陶瓷基板(亦即基板41)包括一訊號接點411、一開口412以及一翹起邊緣413，開口412貫穿陶瓷基板41且位於陶瓷基板41之中央，而翹起邊緣413具有一基板最高表面4131，且基板最高表面4131之高度係為一表面高度Hs’。而感測晶片42包括一感測區421以及一接墊422。陶瓷基板41之訊號接點411上放置有一第一導電塊43(步驟S1”)，另一方面，放置一第三導電塊45於感測晶片42之接墊422上(步驟S3”)，且第一導電塊43之高度係為一第一高度H1’，而第一高度H1’低於表面高度Hs’，其中表面高度Hs’以及第一高度H1’係以陶瓷基板41之底部為基準所定義。
接下來放置一第二導電塊44於第一導電塊43上而形成一大導電塊43’(步驟S2”)，大導電塊43’具有一頂部431’，且大導電塊43’之頂部431’的高度係為一第二高度H2’，而第二高度H2’高於表面高度Hs’。由圖6A可看出，第一高度H1’低於表面高度Hs’，因此本發明方法另外設置第二導電塊44於第一導電塊43上，以使被放置於訊號接點411上之導電塊高於表面高度Hs’。於本較佳實施例中，第一導電塊43、第二導電塊44以及第三導電塊45之材質為金。需特別說明的是，本較佳實施例與第一較佳實施例相同：位於開口412兩側之陶瓷基板41與大導電塊43’之結構、形狀以及高度等皆完全相同，故為了簡化圖面，僅於圖6A中左側之陶瓷基板41與大導電塊43’上標示高度等符號，而於圖6A中右側之陶瓷基板41與大導電塊43’上標示各元件符號，以避免圖式過於繁複而無法清楚顯示。
圖6B中，藉由一壓頭5壓平大導電塊43’，使大導電塊43’之頂部431’被擠壓而形成一頂部平面432’(步驟S4”)，且頂部平面432’之高度係為一第三高度H3’，而第三高度H3’低於第二高度H2’，但仍高於表面高度Hs’，其中第二高度H2’以及第三高度H3’亦以陶瓷基板41之底部為基準所定義。步驟S3”中，大導電塊43’之頂部431’由一球面轉變成一頂部平面432’，使大導電塊43’具有較大之接觸面積。
圖6C中，將感測晶片42之接墊422對準於大導電塊43’之頂部平面432’。接下來壓合陶瓷基板41以及感測晶片42而結合大導電塊43’與第三導電塊45，使訊號接點411電性連接於接墊422(步驟S5”)，如圖6D所示。圖6E中，填入封膠46係為了防止灰塵以及水氣進入陶瓷基板41與感測晶片42之間(步驟S6”)。圖6F中，固定一鏡頭模組48於陶瓷基板41上以形成攝像模組4(步驟S7’)，其中鏡頭模組48包括一鏡頭座482以及一鏡頭481，且鏡頭481對準於感測晶片42之感測區421。於本較佳實施例中，固定鏡頭模組48係利用黏膠47將鏡頭模組48固定於陶瓷基板41上。攝像模組4中各元件之結構以及功效如習知技術中所述相同，故不再贅述。
上述為本發明攝像模組之組裝方法之流程，本較佳實施例中，另外於感測晶片上放置另一導電塊，當陶瓷基板與感測晶片被壓合時，大導電塊與另一導電塊結合而加強訊號接點與接墊間之結合，使陶瓷基板與感測晶片間之結合更加穩固。需特別說明的有兩點，第一，本較佳實施例中之基板41僅以陶瓷基板來說明，若基板可採用銅箔基板或軟硬複合板時亦可實施本發明方法，且其運作情形如上所述，並無不同之處。第二，本發明攝像模組之組裝方法並未限制步驟S1”以及步驟S2”必須與步驟S3”先後發生或同步進行，也就是說，步驟S1”可與步驟S3”同時發生、步驟S1”先發生而步驟S3”後發生，或者步驟S3”先發生而步驟S1”後發生皆可實施。步驟S2”之情況亦為同理，步驟S2”可與步驟S3”同時發生、步驟S2”先發生而步驟S3”後發生，或者步驟S3”先發生而步驟S2”後發生皆可實施。
此外，本發明方法更提供一第三較佳實施例，請參閱圖7，其為本發明攝像模組之組裝方法於第三較佳實施例中之組裝流程圖。本發明攝像模組之組裝方法包括步驟S1*：分別放置第一導電塊以及第二導電塊於基板上之第一訊號接點以及第二訊號接點上。步驟S2*：放置一第三導電塊於第一導電塊上而形成一第一大導電塊，並放置一第四導電塊於第二導電塊上，且放置一第五導電塊於第四導電塊上而形成一第二大導電塊。步驟S3*：分別放置一第六導電塊以及一第七導電塊於感測晶片之第一接墊以及第二接墊上。步驟S4*：壓平該第一大導電塊以及該第二大導電塊，使第一大導電塊之一第一頂部以及第二大導電塊之一第二頂部被擠壓而分別形成一第一頂部平面以及一第二頂部平面。步驟S5*：壓合基板以及感測晶片而結合第一大導電塊與感測晶片上之第一接墊，並結合第二大導電塊與感測晶片上之第二接墊，使第一訊號接點電性連接於第一接墊，且第二訊號接點電性連接於第二接墊。步驟S6*：填入封膠於基板以及感測晶片之間。以及步驟S7*：固定一鏡頭模組於基板上。
接下來請參閱圖8A、8B、8C、8D、8E、8F，其為本發明攝像模組於第三較佳實施例中之組裝流程圖。於本較佳實施例中，基板61以銅箔基板來說明。圖8A中，銅箔基板(亦即基板61)包括一第一訊號接點611、一第二訊號接點612、一開口613以及一翹起邊緣614。第一訊號接點611之高度係為一第一表面高度Hs1*，而第二訊號接點612之高度係為一第二表面高度Hs2*。開口613貫穿銅箔基板61且位於銅箔基板61之中央，而翹起邊緣614具有一基板最高表面6141，且基板最高表面6141之高度係為一第三表面高度Hs3*。由於第一表面高度Hs1*高於第二表面高度Hs2*，因此可知，銅箔基板61之表面並不平整。而感測晶片62包括一感測區621、一第一接墊622以及一第二接墊623。銅箔基板61之第一訊號接點611以及第二訊號接點612上分別放置有一第一導電塊63以及一第二導電塊64(步驟S1*)，第一導電塊63之高度為第一高度H1*，且第二導電塊64之高度為第二高度H2*，而第二高度H2*低於第一高度H1*，且第一高度H1*低於第三表面高度Hs3*，如圖8A所示。
接下來放置一第三導電塊65於第一導電塊63上而形成一第一大導電塊63’，並放置一第四導電塊66於第二導電塊64上，且放置一第五導電塊67於第四導電塊66上而形成一第二大導電塊64’(步驟S2*)。由圖8A可知，第一大導電塊63’之一第一頂部631’之高度為第三高度H3*，且第二大導電塊64’之一第二頂部641’之高度為第四高度H4*，而第四高度H4*高於第三高度H3*，且第三高度H3*高於第三表面高度Hs3*，亦即第一大導電塊63’以及第二大導電塊64’皆高於翹起邊緣614之基板最高表面6141。另一方面，分別放置一第六導電塊68以及一第七導電塊69於感測晶片62之第一接墊622以及第二接墊623上(步驟S3*)。於本較佳實施例中，第一導電塊63、第二導電塊64、第三導電塊65、第四導電塊66、第五導電塊67、第六導電塊68以及第七導電塊69之材質皆係為金。
圖8B中，藉由一壓頭7壓平第一大導電塊63’以及第二大導電塊64’，使第一大導電塊63’之第一頂部631’被擠壓而形成一第一頂部平面632’，且第二大導電塊64’之第二頂部641’被擠壓而形成一第二頂部平面642’(步驟S4*)，且第一頂部平面632’以及第二頂部平面642’之高度皆為一第五高度H5*，而第五高度H5*低於第三高度H3*，但仍高於第三表面高度Hs3*。由圖8A以及圖8B可知，上述第一高度H1*、第二高度H2*、第三高度H3*、第四高度H4*、第五高度H5*、第一表面高度Hs1*、第二表面高度Hs2*以及第三表面高度Hs3*皆以銅箔基板61之底部為基準所定義。
圖8C中，將感測晶片62上之第六導電塊68以及第七導電塊69分別對準於第一大導電塊63’之第一頂部平面632’以及第二大導電塊64’之第二頂部平面642’。接下來壓合銅箔基板61以及感測晶片62而分別結合第一大導電塊63’與第六導電塊68以及第二大導電塊64’與第七導電塊69，使第一訊號接點611以及第二訊號接點612電性連接於第一接墊622以及第二接墊623(步驟S5*)，如圖8D所示。圖8E中，填入封膠81係為了防止灰塵以及水氣進入銅箔基板61與感測晶片62之間(步驟S6*)。圖8F中，固定一鏡頭模組82於銅箔基板61上以形成攝像模組6(步驟S7*)，其中鏡頭模組82包括一鏡頭座822以及一鏡頭821，且鏡頭821對準於感測晶片62之感測區621。於本較佳實施例中，固定鏡頭模組82係利用黏膠83將鏡頭模組82固定於銅箔基板61上。攝像模組6中各元件之結構以及功效如習知技術中所述相同，故不再贅述。
需特別說明的有兩點，第一，本較佳實施例中，基板61僅以銅箔基板來說明，若基板可採用陶瓷基板或軟硬複合板時亦可實施本發明方法，且其運作情形如上所述，並無不同之處。第二，本發明攝像模組之組裝方法並未限制步驟S1*以及步驟S2*必須與步驟S3*先後發生或同步進行，也就是說，步驟S1*可與步驟S3*同時發生、步驟S1*先發生而步驟S3*後發生，或者步驟S3*先發生而步驟S1*後發生皆可實施。步驟S2*之情況亦為同理，步驟S2*可與步驟S3*同時發生、步驟S2*先發生而步驟S3*後發生，或者步驟S3*先發生而步驟S2*後發生皆可實施。
根據上述各較佳實施例可知，本發明方法之特徵在於，當基板與感測晶片結合時，儘可能地僅使訊號接點與接墊互相接觸，而避免基板與感測晶片之間具有除了訊號接點與接墊之外的接觸發生。鑑於基板之表面難免具有不平整之情況，故本發明方法除了放置訊號接點上之導電塊之外，更額外放置了至少一另一導電塊於該導電塊上而確保訊號接點上之多個導電塊之高度會高於基板之最高表面，以降低基板中除了訊號接點之外的部份與感測晶片接觸之機率，進而提昇攝像模組之穩固性。經過可靠度測試，相較於以習知組裝方法而製成之攝像模組，經由本發明攝像模組之組裝方法而製成之攝像模組確實具有較堅固之結構。此外，本發明方法更包括壓平大導電塊之步驟，以於大導電塊上形成頂部平面而增加接觸面積，以便感測晶片對準於基板，而避免感測晶片與基板之間發生對不準之情況。
以上所述僅為本發明之較佳實施例，並非用以限定本發明之申請專利範圍，因此凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含於本案之申請專利範圍內。
1、2、4、6、8．．．攝像模組
3、5、7．．．壓頭
11、41．．．陶瓷基板(基板)
12、22、42、62．．．感測晶片
13、23、24、43、44、45、63、64、65、66、67、68、69．．．導電塊
14、26、46、81．．．封膠
15、27、47、83．．．黏膠
16、28、48、82．．．鏡頭模組
21．．．軟硬複合板(基板)
23’、43’、63’、64’．．．大導電塊
61．．．銅箔基板(基板)
111、411、611、612、2111．．．訊號接點
112、214、412、613．．．開口
113、215、413、614、1112．．．翹起邊緣
121、221、421、621．．．感測區
122、222、422、622、623．．．接墊
161、281、481、821．．．鏡頭
162、282、482、822．．．鏡頭座
211．．．第一硬式電路板
212．．．第二硬式電路板
213．．．軟式電路板
2151、4131、6141．．．基板最高表面
231’、431’、631’、641’．．．頂部
232’、432’、632’、642’．．．頂部平面
H1、H2、H3、H1’、H2’、H3’、H1*、H2*、H3*、H4*、H5*．．．高度
Hs、Hs’、Hs1*、Hs2*、Hs3*．．．表面高度
S1～S5、S1’～S6’、S1”～S7”、S1*～S7*．．．步驟
圖1係習知攝像模組之組裝流程圖。
圖2A、2B、2C、2D係習知攝像模組之組裝過程示意圖。
圖3係本發明攝像模組之組裝方法於第一較佳實施例中之組裝流程圖。
圖4A、4B、4C、4D、4E、4F係本發明攝像模組於第一較佳實施例中之組裝流程圖。
圖5係本發明攝像模組之組裝方法於第二較佳實施例中之組裝流程圖。
圖6A、6B、6C、6D、6E、6F係本發明攝像模組於第二較佳實施例中之組裝流程圖。
圖7係本發明攝像模組之組裝方法於第三較佳實施例中之組裝流程圖。
圖8A、8B、8C、8D、8E、8F係本發明攝像模組於第三較佳實施例中之組裝流程圖。
S1’～S6’．．．步驟

Claims (12)

  1. 一種攝像模組之組裝方法，包括：放置一第一導電塊(Bump)於一基板之一訊號接點上；其中該基板具有一翹起邊緣；放置一第二導電塊於該第一導電塊上而形成一大導電塊，使該大導電塊之高度高於該翹起邊緣之高度；壓平該大導電塊，使該大導電塊之一頂部被擠壓而形成一頂部平面；壓合該基板以及一感測晶片而結合該大導電塊與該感測晶片上之一接墊，使該訊號接點電性連接於該接墊；以及填入封膠於該基板以及該感測晶片之間。
  2. 如申請專利範圍第1項所述之攝像模組之組裝方法，更包括固定一鏡頭模組於該基板上，其中該鏡頭模組包括一鏡頭座以及一鏡頭，且該鏡頭對準於該感測晶片之一感測區。
  3. 如申請專利範圍第1項所述之攝像模組之組裝方法，其中壓平該大導電塊係藉由一壓頭擠壓該大導電塊而形成該頂部平面。
  4. 如申請專利範圍第1項所述之攝像模組之組裝方法，其中於壓合該基板以及該感測晶片之前，更包括放置一第三導電塊於該感測晶片之該接墊上。
  5. 如申請專利範圍第4項所述之攝像模組之組裝方法，其中當該基板以及該感測晶片被壓合時，該第三導電塊對準於該頂部平面並與該頂部平面接觸，使該第三導電塊與該大導電塊結合而建立該大導電塊以及該第三導電塊間之電性導通，且該訊號接點電性連接於該接墊。
  6. 如申請專利範圍第1項所述之攝像模組之組裝方法，其中該基板係為一軟硬複合板、一銅箔基板(FR4 substrate)或一陶瓷基板(Ceramic Substrate)。
  7. 如申請專利範圍第6項所述之攝像模組之組裝方法，其中該軟硬複合板包括一第一硬式電路板、一第二硬式電路板以及設置於該第一硬式電路板以及該第二硬式電路板之間之一軟性電路板，且該訊號接點設置於該第一硬式電路板上。
  8. 一種攝像模組之組裝方法，包括：分別放置一第一導電塊以及一第二導電塊於一基板上之一第一訊號接點以及一第二訊號接點上；其中該基板具有一翹起邊緣；放置一第三導電塊於該第一導電塊上而形成一第一大導電塊，並放置一第四導電塊於該第二導電塊上，且放置一第五導電塊於該第四導電塊上而形成一第二大導電塊，使該第一大導電塊之高度以及該第二大導電塊之高度高於該翹起邊緣之高度；壓平該第一大導電塊以及該第二大導電塊，使該第一大導電塊之一第一頂部以及該第二大導電塊之一第二頂部被擠壓而分別形成一第一頂部平面以及一第二頂部平面；壓合該基板以及一感測晶片而結合該第一大導電塊與該感測晶片上之一第一接墊，並結合該第二大導電塊與該感測晶片上之一第二接墊，使該第一訊號接點電性連接於該第一接墊，且該第二訊號接點電性連接於該第二接墊；以及填入封膠於該基板以及該感測晶片之間。
  9. 如申請專利範圍第8項所述之攝像模組之組裝方法，更包括固定一鏡頭模組於該基板上，其中該鏡頭模組包括一鏡頭座以及一鏡頭，且該鏡頭 對準於該感測晶片之一感測區。
  10. 如申請專利範圍第8項所述之攝像模組之組裝方法，其中壓平該第一大導電塊以及該第二大導電塊係藉由一壓頭擠壓該第一大導電塊以及該第二大導電塊而分別形成該第一頂部平面以及該第二頂部平面。
  11. 如申請專利範圍第8項所述之攝像模組之組裝方法，其中於壓合該基板以及該感測晶片之前，更包括分別放置一第六導電塊以及一第七導電塊於該感測晶片之該第一接墊以及該第二接墊上。
  12. 如申請專利範圍第11項所述之攝像模組之組裝方法，其中當該基板以及該感測晶片被壓合時，該第六導電塊對準於該第一頂部平面並與該第一頂部平面接觸，使該第六導電塊與該第一大導電塊結合而建立該第一大導電塊以及該第六導電塊間之電性導通，且該第七導電塊對準於該第二頂部平面並與該第二頂部平面接觸，使該第七導電塊與該第二大導電塊結合而建立該第二大導電塊以及該第七導電塊間之電性導通，使該第一訊號接點電性連接於該第一接墊，且該第二訊號接點電性連接於該第二接墊。
TW099134350A 2010-10-08 2010-10-08 攝像模組之組裝方法 TWI412141B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099134350A TWI412141B (zh) 2010-10-08 2010-10-08 攝像模組之組裝方法
US12/951,245 US8510938B2 (en) 2010-10-08 2010-11-22 Method for assembling camera module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099134350A TWI412141B (zh) 2010-10-08 2010-10-08 攝像模組之組裝方法

Publications (2)

Publication Number Publication Date
TW201216479A TW201216479A (en) 2012-04-16
TWI412141B true TWI412141B (zh) 2013-10-11

Family

ID=45923984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134350A TWI412141B (zh) 2010-10-08 2010-10-08 攝像模組之組裝方法

Country Status (2)

Country Link
US (1) US8510938B2 (zh)
TW (1) TWI412141B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140035165A1 (en) * 2012-08-02 2014-02-06 Larview Technologies Corporation Pierced Substrate on Chip Module Structure
TW201409671A (zh) * 2012-08-22 2014-03-01 Hon Hai Prec Ind Co Ltd 影像感測器模組及取像模組
US9513458B1 (en) 2012-10-19 2016-12-06 Cognex Corporation Carrier frame and circuit board for an electronic device with lens backlash reduction
US9746636B2 (en) 2012-10-19 2017-08-29 Cognex Corporation Carrier frame and circuit board for an electronic device
CN112291449B (zh) * 2019-07-25 2022-07-26 宁波舜宇光电信息有限公司 摄像模组、感光组件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095501A1 (en) * 2002-06-28 2004-05-20 Kyocera Corporation Imaging device package camera module and camera module producing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095501A1 (en) * 2002-06-28 2004-05-20 Kyocera Corporation Imaging device package camera module and camera module producing method

Also Published As

Publication number Publication date
TW201216479A (en) 2012-04-16
US20120084976A1 (en) 2012-04-12
US8510938B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
KR101967322B1 (ko) 흐름 없는 언더필
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
JP5529371B2 (ja) 半導体装置及びその製造方法
JP4871280B2 (ja) 半導体装置およびその製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
TWI412141B (zh) 攝像模組之組裝方法
JP2003078105A (ja) スタックチップモジュール
JP2001077294A (ja) 半導体装置
TWI278079B (en) Pillar grid array package
TW201241978A (en) Flip chip device
TWI355731B (en) Chips-between-substrates semiconductor package and
KR101610827B1 (ko) 본딩 구조물의 형성 방법
KR20050017351A (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
TWI399974B (zh) 攝像模組之組裝方法
KR20120022361A (ko) 기판용 코인 헤드
JP5414336B2 (ja) 電子部品
JP2012227320A (ja) 半導体装置
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
TWI239057B (en) Wafer-scale packaging method for image sensing device
TW200947634A (en) Semiconductor package having flip chip embedded in substrate
TWI261326B (en) IC three-dimensional package
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
US20070145506A1 (en) Assembly of image-sensing chip and circuit board with inward wire bonding

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees