CN1249783C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1249783C
CN1249783C CNB021269750A CN02126975A CN1249783C CN 1249783 C CN1249783 C CN 1249783C CN B021269750 A CNB021269750 A CN B021269750A CN 02126975 A CN02126975 A CN 02126975A CN 1249783 C CN1249783 C CN 1249783C
Authority
CN
China
Prior art keywords
mentioned
substrate
atom
segregation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021269750A
Other languages
English (en)
Other versions
CN1428820A (zh
Inventor
诹访雄二
桥诘富博
山口宪
藤森正成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1428820A publication Critical patent/CN1428820A/zh
Application granted granted Critical
Publication of CN1249783C publication Critical patent/CN1249783C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置及其制造方法，更具体地，提供一种低成本的δ掺杂技术，其可防止MOSFET的微细化时产生击穿现象的问题，且不会牺牲器件的特性。为此，使掺杂到半导体衬底中的磷原子偏析于表面，并以该表面层作为δ掺杂层使用。此处所谓偏析是指杂质原子以高于半导体衬底内部的浓度分布在表面附近。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别涉及在半导体集成电路的微细化中以使必需的杂质薄层埋入半导体装置的衬底中的形式形成的技术。
背景技术
Si集成电路因加工尺寸的精密化而得以实现高集成化及高速化。MOSFET(金属氧化物半导体场效应晶体管)的微细化时的一个问题为：因微细化而使源极与漏极间短路而导致电流流通的击穿现象。为防止这种现象，现有技术在源极和漏极间进行掺杂，以使之具有与源极及漏极反向的导电性，并提高该掺杂浓度，以解决微细化所造成的击穿现象。但是微细化的程度若达到栅极长0.1μm以下时，则现有的方法会增加源极、漏极的电容，而牺牲器件的特性，所以效果不佳。
作为可防止击穿且不牺牲器件的特性的理想方法，如日本专利公报特开昭53-95571、特开昭61-116875等所记载的，在容易产生短路的位置形成厚达数原子层左右的掺杂浓度高的层(δ掺杂层)，用于作为击穿阻隔层。且，作为形成该δ掺杂层的方法，有如特开平6-283432所记载的，将掺杂杂质吸附于表面的方法。但是该方法难以控制吸附量，且要限定吸附位置时须要复杂的程序，且装置复杂，存在制造成本高的问题，因此在目前的MOSFET的生产中并未被采用。
发明内容
如上所述，本发明的目的在于提供一种高精度、稳定、且便宜的δ掺杂，其可防止MOSFET的微细化时所产生的击穿现象，且不牺牲组件特性。
上述目的可通过对半导体衬底以离子注入法掺杂入杂质原子后，使该杂质原子偏析于表面，并将该表面层作为δ掺杂层使用而实现。由于是用离子注入掺杂杂质原子，故容易限定掺杂的位置且可高精度地控制掺杂量，且可利用目前的制造过程所使用的装置，所以成本较低。此处所谓偏析是指杂质原子以高于半导体衬底内部的浓度分布在表面附近。
众所周知，在半导体中若掺杂高浓度的杂质原子则杂质原子会析出于表面，由于过去均要求尽量提高掺杂量，因此将表面偏析视为应尽量抑制的现象，而本发明则是积极地利用该表面偏析的技术思想而完成的。
引起表面偏析的条件及偏析量必须加以控制，例如可利用在硅表面形成氢终端(hydrogen termination)的方法加以控制。如第25次半导体物理国际会议论文集第437页(Proc.25th Int.Conf.Phys.Semicond.、Osaka 2000、P.437)所示，由现有技术可知，杂质原子的表面析出，即使没有在半导体中注入高浓度的杂质原子，也可通过STM(扫描式隧道显微镜)观察到氢终端硅表面中有高密度的杂质原子(在此情形下为磷原子)，而得知氢终端造成表面偏析。在上述事实及基于量子力学的计算机模拟下，可确认磷原子偏析在表面时的能量低于在硅内部时的能量且较稳定。造成此现象的原因为：在未形成氢终端的硅的洁净表面上，表面第1层的Si原子排成锯齿状，形成畸曲结构，而磷原子来到表面附近，使得原子的排列更为畸曲，造成总能量的大幅上升，与之相比，作为氢终端表面上氢与表面第1层的Si原子键合的结果，要使第1层的Si原子形成无畸曲的原子排列，而考虑到将磷原子所造成的总能量上升减小。因此，只要是能与表面第1层的Si原子键合且不形成其它键合的原子，即使是氢以外也可达到相同的目的，I族的原子Li、Na、K、Rb、Cs或VII族的原子F、Cl、Br、I等也可得到相同的功效。且，衬底除了硅以外，即使使用砷化镓等其它半导体，也可使磷原子偏析在表面，因此也可适用相同的方法。
再者，形成δ掺杂层后，若在氢终端表面吸附Si原子，则Si原子会潜到氢的下面而沉积，因此与不用氢终端的情形(800℃左右)相相比其可在较低温度(200℃左右)下形成硅晶体。若提高硅衬底的温度则磷原子会扩散，所以即使将掺杂剂限制在小范围，也会扩散开来，但因可低温处理，因此δ掺杂层的掺杂剂的分布也可保持尖锐波峰。为使硅可在此低温下生长，磷原子在表面上偏析且与表面第1层的Si原子置换时，必须使氢原子附着在该磷原子上。否则，在其正上方沉积Si原子时，Si原子的排列会混乱。经由上述计算机模拟而得以确认的磷原子的稳定表面结构是由于氢原子弱键合的状态，因而可在该结构之上在低温下生长硅晶体。
以下参照图1至图4，以原子层级示意说明上述磷原子的偏析或其所造成的δ掺杂层形成后的Si原子沉积情形。
图1为说明采用本发明的硅衬底的一例的原子结构的示意图。图1中，带左下斜线的圆圈表示的为硅原子。以(100)面为主面的硅衬底为洁净表面，在洁净表面中，若与第2层以下比较即可看到，表面第1层的Si原子为锯齿状排列的畸曲结构。
图2所示为半导体界面的一例的原子结构的示意图，其中形成了通过在以Si衬底的(100)面为主面的衬底表面离子注入掺杂磷原子，形成的厚0.3μm左右、浓度1017/cm3左右的N型掺杂区域。图2中白色圆圈表示磷原子。图2中虽无法显示整体，但仍可看出磷原子是随机配置。且，如图所示，所掺杂的磷原子以与硅原子置换的配置方式存在于衬底内。
图3所示为在图2的Si衬底(100)面上进行氢终端处理后，衬底内部的磷原子偏析到衬底表面的原子结构的示意图。图的最上段中小的黑圆圈表示氢原子。若注意看图3的最上层即可得知：在Si衬底的(100)面与磷原子的组合下，磷原子成对地偏析于表面。(100)面以外的表面或硅以外的表面上最适当的氢吸附量不限于1原子层，也可为0.5原子层或2原子层。且，若比较图3及图2即可知道，在进行氢终端处理的环境中，衬底内部的磷原子随机移动。
图4所示为在图3的Si衬底的(100)面被氢终端处理的面上沉积Si原子，并在该结构上在低温下生长硅晶体时的原子结构的示意图。如图所示，从磷原子的偏析层起生长了8层的硅晶体层。由于磷原子的邻接，当掺杂剂的活性不足时，只要进行低温的热处理即可使之移动扩散数个原子的距离。
附图说明
图1为本发明可使用的硅衬底的一例的原子结构的示意图。
图2为半导体界面的一例的原子结构的示意图，其中形成有通过在以Si衬底的(100)面为主面的衬底表面上离子注入掺杂磷原子，形成的厚0.3μm左右、浓度1017/cm3左右的N型掺杂区域。
图3为在图2所示的Si衬底(100)面上进行氢终端处理后衬底内部的磷原子偏析到衬底表面的原子结构的示意图。
图4为在图3所示的Si衬底(100)面被氢终端处理的面上沉积Si原子，并在该结构上在低温下生长硅晶体时的原子结构的示意图。
图5(A)至5(E)是说明将可作为击穿阻隔层使用的N导电型δ掺杂层埋入之后，作成P沟道型MOSFET(PMOS)的顺序。
图6(A)至图6(D)为在PMOS中将N型δ掺杂层作为击穿阻隔层使用的同时，将P型δ掺杂层作为源极及漏极的延长部使用，作成P沟道型MOSFET(PMOS)的顺序。
图7(A)至图7(D)为具有N型δ掺杂层所形成的击穿阻隔层的PMOS与以P型δ掺杂层作为击穿阻隔层的NMOS的组合后的形成CMOS的顺序。
图8(A)至图8(C)示出在半导体衬底的正反两面由N型δ掺杂层形成具有击穿阻隔层的PMOS的顺序的前半部。
图9为接着图8的、在半导体衬底的正反两面形成由N型δ掺杂层形成具有击穿阻隔层的PMOS的顺序的示意图。
图10为半导体界面的放大示意图，其在Si衬底的表面上以现有的方法形成了P导电型的源极、漏极、延长部及栅极。
图11为半导体界面的剖面的示意图，其是通过在该衬底上以现有的方法沉积用作蚀刻掩模的硅氧化膜，并使表面平坦以露出栅极而形成的。
图12为半导体界面的剖面的示意图，是从图11的衬底以蚀刻法去除栅极，再向下挖掘Si衬底，直到形成与源极及漏极的延长部一样深度的沟。
图13为半导体界面的剖面的示意图，其中在该衬底12挖下的部分注入磷原子，在2个延长部之间略深的位置处形成了N型掺杂区域12。
图14为半导体界面的剖面的示意图，其中在图13的衬底上以与实施例1所述相同的方法进行氢终端处理，从N型掺杂区域12使磷原子偏析在沟中的表面，而在表面的氢原子层下形成N型δ掺杂层。
图15为PMOS结构的半导体界面的剖面的示意图，其中在图14的衬底的沟部分埋入杂质浓度低的硅晶体，再在其上形成了绝缘层与栅极。
具体实施方式
以下更具体地说明本发明的应用于MOSFET的实例。
实施例1
在本实施例中，参照图5(A)至5(E)，说明将可作为击穿阻隔层使用的N导电型δ掺杂层埋入之后，形成P沟道型MOSFET(PMOS)的例子。
首先，从以Si衬底11的(100)面为主面的Si衬底11的表面，通过离子注入掺杂磷原子，制成Si衬底，其中形成了厚0.3μm左右、浓度1017/cm3左右的N型掺杂区域12。图5(A)所示为该状态下的半导体衬底剖面的放大示意图。
其次，通过在该Si衬底11的表面进行氢终端处理，使磷原子偏析于表面，在表面的氢原子层下，形成厚1原子层、浓度1018/cm3左右的N型δ掺杂层13。图5(B)所示为该状态下的半导体衬底剖面的放大示意图。
形成氢终端的方法可为例如，将Si衬底11放入加热炉(未图示)一定时间，该加热炉以钨W制灯丝通电加热到1500℃左右，并导入压力达到4×10-6Pa左右的氢气。例如，如真空科技杂志(Journal of VacuumScience and Technology)第14卷(1977年)第397页(J.Vac.Sci.Technol.14(1997)、P397)所记载，氢分子会被钨丝热分解。通常，钨丝被其一端有开口的细长圆筒状的高融点绝缘材料所包围，有开口的前端朝向Si衬底表面而配置。因此，可有效地将原子状氢照射于Si表面。在上述条件照射原子状氢的时间只要10分左右就已足够。该时间与氢气压及钨丝温度所决定的每单位时间的原子状氢产生数有关，只要供应足以氢化Si(100)面上的原子(大约6.78×1014个/cm2)的原子状氢即可。此时Si衬底的温度为300℃至400℃左右。
其次，将上述方法所制得的N型δ掺杂层13埋入硅晶体内部。为此目的，可将表面上形成δ掺杂层的衬底11的温度保持在200℃左右，并在保持氢终端结构的状态下，在表面上吸附Si原子而生长硅晶体。图5(C)所示为此状态下的半导体衬底剖面的放大示意图。
在氢终端硅表面上，所吸附的Si原子潜入氢的下面而沉积，难以生长成岛状。因此，与在硅的洁净表面上吸附Si原子而生长硅晶体的情况(800℃左右)相比，可在较低温度(200℃左右)下生长结晶。该方法可以在30℃到300℃左右的范围内选择可以生长硅晶体的温度。为了保持表面的氢终端结构的稳定，在同时供给氢原子的情况下可以将Si衬底温度提高到450℃左右。该结晶生长所需时间在5分到1小时左右，视Si衬底的温度而定，温度越高则时间越短。
图5(D)所示为Si衬底中的磷原子的浓度分布的示意图。在N型δ掺杂层13(1原子层)的位置上有尖锐波峰，其特征为其上部的磷浓度非常低。因此，可制成埋有由δ掺杂层所形成的击穿阻隔层的制作PMOS用的Si衬底。
其次，在具有上述埋入的N型δ掺杂层的硅衬底上，使用现有的方法，形成预定厚度的栅极绝缘膜18，再形成栅极16。而后，以该栅极16为掩模，形成P导电型的源极14、漏极15、及延长部17。结果制得具有由N型δ掺杂层所形成的击穿阻隔层的PMOS。图5(E)所示为该状态的半导体衬底剖面的放大示意图。该PMOS在形成沟道的部分的Si层并没有杂质，因此电阻低于现有技术，且电气特性优良。
且，在图5中，N型δ掺杂层13的厚度为1原子层，为极薄的层，但图中为便于观察将其画成具有一定的厚度。以下的实施例也是这样。
实施例2
本实施例中，以图6(A)至图6(D)说明在PMOS中将N型δ掺杂层作为击穿阻隔层使用的同时，将P型δ掺杂层作为源极及漏极的延长部使用的例子。
图6(A)所示为半导体衬底剖面的放大示意图，示出了准备实施例1的图5(C)所示的衬底，在其表面注入硼原子，形成厚0.3μm左右、浓度1017/cm3左右的P型掺杂区域22的状态。
图6(B)所示为半导体衬底剖面的放大示意图，示出了在该衬底表面上以与实施例1所述相同的方法进行氢终端处理，使硼原子偏析于表面，而在表面的氢原子层下形成厚1原子层、浓度1018/cm3左右的P型δ掺杂层23的状态。
图6(C)所示为半导体衬底剖面的放大示意图，示出了将该衬底表面以现有的蚀刻技术加工后，削除P型δ掺杂层23的一部分28的状态。
图6(D)所示为在削除δ掺杂层23的位置28上以现有的方法形成栅极16后，再在对应于源极14、漏极15的位置上以现有的方法注入硼原子而形成P导电型的源极14、漏极15。此时残留的P型δ掺杂层23具有源极14、漏极15的延长部37的功能。
实施例3
本实施例中，以图7(A)至图7(D)说明具有由N型δ掺杂层所形成的击穿阻隔层的PMOS与以P型δ掺杂层作为击穿阻隔层的NMOS的组合后形成CMOS的例子。
图7(A)所示为半导体衬底剖面的放大示意图，其中在硅衬底11上以现有的方法首先形成元件分离用氧化膜32之后，露出硅的洁净表面，并在元件分离用氧化膜32的右侧的表面注入磷原子，形成厚0.3μm左右、浓度1017/cm3左右的N型掺杂区域12，其次在元件分离用氧化膜32左侧的表面注入硼原子，形成厚0.3μm左右、浓度1017/cm3左右的P型掺杂区域22。图中为简单起见而仅显示相邻的二个PMOS及NMOS的例子，实际的半导体装置中为重复结构，由多个CMOS阵列所构成。
图7(B)所示为半导体衬底剖面的放大示意图，其中在衬底以与实施例1所述相同的方法进行氢终端处理，从N型掺杂区域12使磷原子偏析于表面，并在表面的氢原子层下形成厚1原子层、浓度为1018/cm3左右的N型δ掺杂层13，同时从P型掺杂区域22使硼原子偏析于表面，且在表面的氢原子层下形成厚1原子层、浓度1018/cm3左右的P型δ掺杂层23。
图7(C)所示为半导体衬底剖面的放大示意图，其中在上述N型δ掺杂层13及P型δ掺杂层23上残留氢终端，在此状态下以与实施例1的图5(C)所说明的相同方法吸附Si原子，生长出硅晶体，而形成将N型δ掺杂层13及P型δ掺杂层23埋入硅晶体内部的结构。
如图7(D)所示是，在该衬底上以现有的方法形成配线31作为连接栅极16及MOS间的导线，在右半部埋入N型δ掺杂层的区域中形成P导电型的源极14、漏极15、及延长部17，在左半部埋入P型δ掺杂层的区域中形成N导电型源极24、漏极25、及延长部27。结果分别在PMOS部分制得以N型δ掺杂层作为击穿阻隔层、在NMOS部分中制得以P型δ掺杂层作为击穿阻隔层的CMOS。
实施例4
本实施例中以图8(A)至图8(C)及图9来说明在半导体衬底的正反两面形成具有以N型δ掺杂层13所形成的击穿阻隔层的PMOS的例子。本实施例是以与图5所述的实施例相同的方法在半导体衬底的正反两面形成的情况，图8(A)到图8(C)对应于图5(A)到图5(C)，图9对应于图5(E)。
图8(A)所示为半导体衬底剖面的示意图，其中将硅衬底11的正反两面平坦化，在两面注入磷原子，在各面上分别形成厚0.3μm左右、浓度1017/cm3左右的N型掺杂区域12。
图8(B)所示为半导体衬底剖面的示意图，其中在该衬底的两面以与实施例1所述相同的方法进行氢终端处理，从N型掺杂区域12使磷原子偏析于表面，且在正反两面在其表面的氢原子层下分别形成厚1原子层、浓度1018/cm3左右的N型δ掺杂层13。
图8(C)所示为半导体衬底剖面的示意图，其中具有在上述N型δ掺杂层13的外面的氢终端面上吸附硅，而形成硅晶体，并于该结晶内部埋入N型δ掺杂层13的结构。要制得该结构，只要与实施例1所述的情况相同地，将衬底的温度保持在200℃左右，并在保持氢终端结构的状态下，在正反两面吸附Si原子，使结晶生长即可。
图9是在该衬底的两面上如图5(E)所述地，用现有的方法形成预定厚度的栅极绝缘膜18，再形成栅极16。其次以该栅极16作为掩模，形成P导电型的源极14、漏极15及延长部17。结果制得具有以N型δ掺杂层所形成的击穿阻隔层的PMOS。结果在硅衬底的正反两面上形成具有N型δ掺杂层13的击穿阻隔层的PMOS。通过在衬底的两面上形成PMOS，可将PMOS的集成度提高到2倍。
实施例5
在本实施例中，用图10至图15说明PMOS的制作方法，首先以现有的方法形成P导电型的源极及漏极，其后形成以N型δ掺杂层13构成的击穿阻隔层。
图10为半导体界面的放大示意图，其中，在Si衬底11的表面上以现有的方法形成了P导电型的源极14、漏极15、延长部17与栅极16。
图11所示为半导体界面的剖面的示意图，其中在该衬底上以现有的方法沉积蚀刻掩模用的硅氧化膜41，再使表面平坦化而露出栅极16。
图12所示为半导体界面的剖面的示意图，从该衬底以蚀刻法去除栅极16，再向下挖掘Si衬底11，直到形成与源极14及漏极15的延长部17一样深度的沟为止。
图13所示为半导体界面的剖面的示意图，其中，在衬底11的挖下的部分注入磷原子，在2个延长部17之间略深的位置处形成厚0.3μm左右、浓度1017/cm3左右的N型掺杂区域12。磷原子只须注入Si衬底11上所形成的沟的底部，其它部分因被掩模用氧化膜41所覆盖，因此不必担心磷原子会注入到源极14及漏极15的部分。且，若要将掺杂区域12从沟的正下方(但不仅限于沟的正下方)向水平方向延伸时，则可将磷原子注入的角度控制于斜方向而非垂直的角度。
图14所示为半导体界面的剖面示意图，其中，在该衬底上以与实施例1所述相同的方法进行氢终端处理，从N型掺杂区域12使磷原子偏析在沟中的表面，而在表面的氢原子层下形成厚1原子层、浓度1018/cm3左右的N型δ掺杂层13。位于该位置的N型δ掺杂层13与图5所说明的N型δ掺杂层13同様地具有在PMOS中作为击穿阻隔层的功能。
图15所示为PMOS结构的半导体界面的剖面的示意图，其中，在该衬底的沟中埋入杂质浓度低的硅晶体，在其上形成有绝缘层与栅极16。要制得该结构，首先以与实施例1所述相同的方法，将衬底的温度保持在200℃左右，并在保持N型δ掺杂层13表面的氢终端结构的状态下，吸附Si原子，且将生长出的硅晶体埋入。其次，以现有的方法形成包夹绝缘膜的栅极16并除去掩模用氧化膜41。结果制得以N型δ掺杂层13作为击穿阻隔层的PMOS。该PMOS与现有技术相比其电阻值较低，电气特性优良。且，在本实施例中由于在形成源极及漏极后形成δ掺杂层，因此容易控制温度以保持δ掺杂层的磷原子分布。
在上述各实施例的说明中，说明了在N型δ掺杂层中使磷原子偏析而在P型δ掺杂层中使硼原子偏析的情况，但磷原子也可以被V族原子取代，硼原子可被III族原子取代。且，即使氢终端处理用的氢原子残留，也不会对MOS的性能造成妨碍，因此没有对除去的过程做说明，当然增设除去的步骤也可以。而且，实施例5中在掩模用氧化膜41的表面亦吸附有氢终端处理用的氢原子，但其在除去氧化膜41时同时被除去。
与用分子束外延生长法直接沉积1原子层的掺杂剂原子的方法相比，本发明的过程更简单，且可降低制造成本。

Claims (10)

1.一种半导体装置的制造方法，其特征为：通过使已经存在于半导体衬底中的杂质原子偏析于该半导体衬底的表面，形成杂质原子浓度高于该衬底的杂质薄层。
2.如权利要求1所述的半导体装置的制造方法，其特征为：使上述杂质原子随机地偏析于上述半导体衬底的表面。
3.一种半导体装置的制造方法，其特征为包括：
向半导体衬底中掺杂第1杂质原子的掺杂步骤；
将与掺杂到上述衬底内部的第1杂质原子不同的原子添加到上述衬底的表面，并使掺杂到上述衬底内部的第1杂质原子偏析于表面，形成该第1杂质原子聚集且其浓度高于上述衬底的杂质薄层的吸附及偏析步骤；
将上述吸附及偏析步骤中通过偏析形成的被掺杂的第1杂质原子的薄层埋入上述衬底内部的埋入步骤；以及
形成包含导电型与上述第1杂质相反的第2杂质的区域的步骤。
4.如权利要求3所述的半导体装置的制造方法，其特征为：通过偏析形成的上述第1杂质原子的薄层是以1原子层的厚度析出的。
5.如权利要求3所述的半导体装置的制造方法，其特征为：上述与第1杂质原子不同的原子为氢原子。
6.如权利要求3所述的半导体装置的制造方法，其特征为：上述偏析步骤是在上述衬底表面上以0.5原子层以上、2原子层以下的密度吸附氢原子而进行上述偏析的。
7.如权利要求3所述的半导体装置的制造方法，其特征为：在上述半导体衬底内部埋入上述第1杂质原子的薄层的步骤是，在使上述与第1杂质原子不同的原子保持于表面的状态下，将上述衬底保持于30℃以上、400℃以下的温度，沉积与上述衬底相同的原子。
8.如权利要求3所述的半导体装置的制造方法，其特征为：使上述被掺杂的第1杂质原子随机地偏析于上述表面。
9.如权利要求3所述的半导体装置的制造方法，其特征为：上述薄层形成半导体装置中的δ掺杂层。
10.一种半导体装置的制造方法，其特征为包括：
在半导体衬底表面的全部或一部分中掺杂杂质的步骤；
形成杂质薄层的步骤；
将上述杂质薄层埋入半导体衬底内部的步骤；
在上述半导体衬底中掺杂导电型与上述杂质相反的杂质的步骤；
形成上述相反导电型杂质薄层的步骤；
通过蚀刻将上述相反导电型杂质薄层切断成不连续的两个区域的步骤；
形成绝缘层的步骤；
形成栅极的步骤；以及
形成源极及漏极的步骤。
CNB021269750A 2001-12-26 2002-07-26 半导体装置及其制造方法 Expired - Fee Related CN1249783C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP393451/2001 2001-12-26
JP2001393451A JP2003197550A (ja) 2001-12-26 2001-12-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1428820A CN1428820A (zh) 2003-07-09
CN1249783C true CN1249783C (zh) 2006-04-05

Family

ID=19188774

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021269750A Expired - Fee Related CN1249783C (zh) 2001-12-26 2002-07-26 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US6780698B2 (zh)
JP (1) JP2003197550A (zh)
KR (1) KR20030055088A (zh)
CN (1) CN1249783C (zh)
TW (1) TW546705B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042802A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 電界効果トランジスタ及びその製造方法
US9406759B2 (en) * 2006-08-30 2016-08-02 University Of Florida Research Foundation, Inc. Methods for forming nanocrystals with position-controlled dopants
TWI419324B (zh) * 2009-11-27 2013-12-11 Univ Nat Chiao Tung 具有三五族通道及四族源汲極之半導體裝置及其製造方法
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
CN115548126A (zh) * 2022-12-02 2022-12-30 绍兴中芯集成电路制造股份有限公司 Mos器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915388B2 (ja) 1977-02-02 1984-04-09 株式会社日立製作所 半導体装置
JPS61116875A (ja) 1985-11-13 1986-06-04 Hitachi Ltd 半導体装置
US5118632A (en) * 1989-10-20 1992-06-02 Harris Corporation Dual layer surface gate JFET having enhanced gate-channel breakdown voltage
JPH0793274B2 (ja) 1993-01-29 1995-10-09 工業技術院長 結晶成長方法

Also Published As

Publication number Publication date
US6780698B2 (en) 2004-08-24
CN1428820A (zh) 2003-07-09
TW546705B (en) 2003-08-11
US20030119247A1 (en) 2003-06-26
JP2003197550A (ja) 2003-07-11
KR20030055088A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
CN1225797C (zh) 半导体器件及其制备方法
CN1265466C (zh) 纵向晶体管、存储装置以及用于制造纵向晶体管的方法
CN1224109C (zh) 双极晶体管及其制造方法
JP2907128B2 (ja) 電界効果型トランジスタ及びその製造方法
CN1574395A (zh) 用于提高mos性能的引入栅极的应变
CN1731588A (zh) 半导体装置及其制造方法
CN1855511A (zh) 具有电荷捕获存储单元的半导体存储器及其制造方法
CN1218276A (zh) 超浅半导体结的制作
CN1252155A (zh) 非易失性存储器
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1941418A (zh) 存储单元以及具有该存储单元的半导体非易失性存储器的结构
CN85109742A (zh) 制造半导体集成电路器件的方法
CN1249783C (zh) 半导体装置及其制造方法
CN1679150A (zh) 绝缘体上半导体装置和方法
TW201044469A (en) Formation of raised source/drain on a strained thin film implanted with cold and/or molecular carbon
CN1645568A (zh) 用于提供具有活性掺杂剂层结构的半导体衬底的方法
CN1125482C (zh) 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法
JP3405766B2 (ja) 半導体デバイスの製造方法
CN101032009A (zh) 用于形成晶体管的方法
CN1490882A (zh) 半导体器件和半导体器件的制造方法
CN1362744A (zh) 半导体器件
CN1710712A (zh) 具有多晶硅插头的半导体器件的制造方法
CN101068028A (zh) 半导体结构及金属氧化物半导体元件的制作方法
JP2863198B2 (ja) 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置
CN1126177C (zh) 具有利用半球形晶粒生长形成的叠层电极的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee