CN1233840A - 自动识别和确定字线和位线短路的电路装置和方法 - Google Patents

自动识别和确定字线和位线短路的电路装置和方法 Download PDF

Info

Publication number
CN1233840A
CN1233840A CN99104424A CN99104424A CN1233840A CN 1233840 A CN1233840 A CN 1233840A CN 99104424 A CN99104424 A CN 99104424A CN 99104424 A CN99104424 A CN 99104424A CN 1233840 A CN1233840 A CN 1233840A
Authority
CN
China
Prior art keywords
bit line
fuse
line
sensor amplifier
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99104424A
Other languages
English (en)
Other versions
CN1132192C (zh
Inventor
T·格雷茨
P·海内
D·黑尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1233840A publication Critical patent/CN1233840A/zh
Application granted granted Critical
Publication of CN1132192C publication Critical patent/CN1132192C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及用于自动识别和确定含有传感器放大器(SA)的存储器单元装置的字线—位线—短路的电路装置和方法,其中,传感器放大器(SA)在存储器模块中被分成存储器单元装置。在位线(BL1、BL2)中在各个传感器放大器(SA)之前在每一个存储器模块中含有一个熔丝(FE),该熔丝在检测模式中通过施加一个相应的电压差异进行分开。

Description

自动识别和确定字线和位线 短路的电路装置和方法
本发明涉及自动识别和确定含有传感器放大器的以及具有位线和冗余的位线的存储器单元装置的字线和位线短路的电路装置，其中该传感器放大器在存储器模块中分成存储器单元装置。
字线和位线的短路阻止了存储器的存储器单元装置的写入和读出。此字线和位线的短路的识别和确定对于能够保证存储器的工作具有重要意义。
当位线和字线出错时或者在存储器的生产过程中出现意外相互接触或者例如通过导电的熔料低阻抗连接时，此字线和位线的短路出现。
在存储器中，该部分的传感器放大器应用在位线中，以使每一个传感器放大器设置有两个位线支路或者两个不同的位线，并且存储器单元装置的存储器单元总共分成两个相邻的存储器模块，另外还应注意到，在替换一个与字线相短路的此位线正确工作的存储器模块中的位线之后，其中的另一个存储器模块被干扰：另一个存储器模块的位线的正确的预充电通过相应的位线和字线之间的短路使一个存储器模块避免了，在与一个存储器模块短路的位线的相应存储器单元的正确读出在另一个存储器模块中不再是可能的。
另外克服此困难，现在不仅在存储器模块中的位线的出错支路，而且另外在存储器模块中的不出错的位线的支路或者不同的位线通过冗余的位线在两个存储器模块中替换。但是含有的缺点是为了冗余，必需保留实际上双倍的如此多的位线，只有当实际上位线或者支路出错时才在各个存储器模块中必需进行替换。换句话说，如果实际上通过短路干扰的位线在两个存储器模块中被考虑时，现有的存储器单元装置的冗余量被减弱-在位线和字线出现短路时出现的-应用在所分配的传感器放大器上的2倍。
因此本发明的任务在于给出自动识别和确定字线和位线短路的电路装置和方法，以此在出现此错误时能够使冗余量上升，以满足改善的收益。
此任务在根据权利要求1或者4的前序部分的电路装置和方法中按照本发明通过此权利要求的各个特征部分的特征解决。
在本发明中，在位线中在各个存储器模块的传感器放大器之前也分别含有一个熔丝，其在一个检测模式中启动，以使所出现的短路的位线在相应的存储器模块中由传感器放大器分开。在另一个存储器模块中的相应的位线支路能够进行正确的工作，以使在此不需要通过冗余的位线的替换。这意味着，该位线的冗余量完全保留弹性，因为短路的位线通过检测模式由熔丝的启动与传感器放大器分开。现在此分开的位线在各个存储器模块中需要通过冗余的位线进行替换。
以此上述发明能够明显地和以2倍的数量级简化该冗余：只需准备如此多的冗余位线的一半，以替换通过字线和位线短路所干扰的位线。替换的也能够是利用“节省”的用于确定另一个错误的冗余的位线，这改善了收益。
在检测模式期间在位线中的各个熔丝的启动能够以不同的方式和技术实现：能够在各个熔丝和传感器放大器之间含有一个晶体管以启动该熔丝。在检测模式中，该字线被相继启动，并且该字线通过断开含有在传感器放大器中的预加载和多路(Muxing)晶体管相互分开。也就是说，位线通过传感器放大器分开，以使在一个存储器模块中的相同的位线中的支路与另一个存储器模块中的相同的位线的另一个支路相分开。如果在启动的字线和位线支路之间存在一个短路，此位线支路保持几乎与字线相同高的电势。如果此位线支路然后通过一个在位线支路的熔丝和传感器放大器之间的晶体管被降到一个相应低的电势，那么此位线的熔丝启动，并且此位线支路与传感器放大器相分开。
以此短路的位线支路不再干扰相同的位线或者不同的位线的另一个支路的运行，以使此另一个支路不再需要一个冗余的位线进行替换。如果只有位线的一个错误支路在一个存储器模块中通过冗余的位线进行替换也是足够的。
并不需要在熔丝和传感器放大器之间含有晶体管。可能的情况是能够使用一般的写入段：对此在写周期中在传感器放大器中施加一个低(零)电压和/或同时在字线上施加一个高电压。通过以此短路的字线所达到的电压差异分开检测运行中的相应熔丝。
图2示出了一个存储器单元装置，其具有字线WL1、WL2、WL3…，位线BL1、BL2和BL1、BL2和冗余的位线RBL、RBL。在位线BL1、BL2以及BL1、BL2上能够分别存在相同位线的两个支路或者两个不同的位线。在位线BL1、BL2以及BL1、BL2与字线WL1、WL2、WL3…的交叉处是由晶体管T和电容C组成的存储器单元。在此由结构和位置出发只存在具有此存储器单元的字线和位线的每一个第二个交叉。远离晶体管T的电容C的电极被施加例如0.9V的恒定电压。
位线BL1、BL2以及BL1、BL2如图2所示通过传感器或者读放大器SA分别分配在两个支路(“1”以及“2”)中。在此传感器放大器SA中含有预加载和多路晶体管。该多路晶体管分别接通位线BL1、BL2以及BL1、BL2的“左侧的”或者“右侧的”支路。
当位线BL1、BL2被读出时，位线BL1、BL2作为具有用于传感器放大器SA的0.9V的参考电压的参考位线。相反的，当位线BL1、BL2被读出时，位线BL1、BL2作为具有用于传感器放大器SA的0.9V的参考电压的参考位线。
如上所解释的位线，冗余的位线RBL、RBL以同样的方式构成。
如果在电路装置中在例如位线BL1、BL2和字线WL1之间出现短路，那么不仅传感器放大器SA“左侧的”位线BL1、BL2的位线支路(BL1)，而且此传感器放大器SA的右侧的支路(BL2)如上所解释的受到干扰，以致干扰的位线通过冗余的位线RBL(以及RBL)必需被替换。
本发明在此提供了一个简单方式的帮助，其中-如上所解释的-在各个位线中含有熔丝。
下面借助实施例详细解释本发明。图为：
图1示出了解释本发明的位线和字线的电路图，
图2示出了一个电路装置。
在图1中如图2一样相应的部分使用相同的符号。
图1示出了一个字线WL，其在交叉点1存在与位线BL1、BL2的短路。字线WL也相应于例如图2中的字线BL2，而位线BL1、BL2也相应于图2的位线BL1、BL2。如果出现此短路，那么不仅传感器放大器SA的“左侧的”位线BL1、BL2的支路(BL1)，而且“右侧的”位线BL1、BL2的支路(BL2)受到干扰。也就是说，两个存储器模块的位线受到干扰。还应注意到，位线BL1、BL2能够是同一个位线或者两个不同的位线的两个支路。
现在避免了在传感器放大器SA的“右侧的”位线BL2的支路必需通过冗余的位线进行替换，在交叉点1和传感器放大器SA之间含有一个熔丝FE，其在超过一个确定的界限电压值时“断开”并且中断电连接。此熔丝含有在所有通到传感器放大器SA中的位线BL1、BL2(和BL1、BL2)中。
在检测模式中，字线WL被相继地启动，并且位线BL1、BL2通过断开传感器放大器SA中的预加载和多路晶体管被相互分开。也就是说，在图1和2中在断开预加载和多路晶体管之后，位线BL1、BL2的“左侧的”和“右侧的”支路被相互分开。如果在启动的字线WL和位线BL1之间存在短路，那么此位线BL1因为短路达到了几乎字线WL的高电势。如果在此状态下，位线BL1通过一个熔丝FE和传感器放大器SA之间的支路的晶体管T1被降到相应低的电势，此熔丝FE启动，以使相应的位线BL1支路与传感器放大器SA分开。为了能够实现此分开。此晶体管T1在其栅极上通过一个相应的信号TMWLBL导通，以使此低电势通过晶体管T1的源极-漏极-段传导到熔丝FE和传感器放大器SA之间的节点。
可能的情况下，晶体管T1也能够被省去。在此情况下，一个低的“特定电压”施加在写周期中的传感器放大器SA上，而一个相应的高电压传导到字线WL。如果此特定电压和此高电压之间的电压差异足够大，在字线WL和位线BL1之间存在短路时，此熔丝FE断开。
本发明也能够提供一电路装置以及一方法，以此在相继的检测模式中该字线被相继地启动，并且该位线通过断开预加载和多路晶体管被相互分开。在启动的字线和位线之间存在短路时，此短路点在检测模式中存在与字线同样高的电势。一个在此位线中的熔丝在此情况下启动，以使短路的位线以及其支路与传感器放大器相分开。
以此预先设定的冗余的位线的数量被明显地减少。替换的是也能够利用如此“节省的”冗余的位线以确定其他的错误，以此总收益上升了。

Claims (6)

1．用于自动识别和确定含有传感器放大器(SA)的以及具有位线(BL1、BL2)和冗余的位线(RBL)的存储器单元装置的字线-位线-短路的电路装置，其中，传感器放大器(SA)在存储器模块中被分成存储器单元装置，其特征在于，在位线(BL1、BL2)中在传感器放大器(SA)之前在每一个存储器模块中含有一个熔丝(FE)。
2．如权利要求1的电路装置，其特征在于，在熔丝(FE)和传感器放大器(SA)之间含有一个晶体管(T1)以启动该熔丝(FE)。
3．如权利要求1的电路装置，其特征在于，通过施加一个特定电压在传感器放大器(SA)上和/或一个过高电压在字线(WL)上，该熔丝(FE)是能够启动的。
4．用于自动识别和确定含有传感器放大器(SA)的以及具有位线(BL1、BL2)和冗余的位线(RBL)的存储器单元装置的字线-位线-短路的电路装置，其中，传感器放大器(SA)的存储器模块中被分成存储器单元装置，其特征在于，在检测模式中，具有与字线(WL)短路的的位线(BL1、BL2)通过启动熔丝(FE)进行分开。
5．如权利要求4的方法，其特征在于，熔丝(FE)的启动通过在熔丝和传感器放大器(SA)之间导入电压进行启动。
6．如权利要求4的方法，其特征在于，熔丝(FE)的启动通过在字线(WL)和位线(BL1、BL2)之间导入具有相应电压差异的电压进行实现。
CN99104424A 1998-03-26 1999-03-26 自动识别和确定字线和位线短路的电路装置和方法 Expired - Fee Related CN1132192C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813504A DE19813504A1 (de) 1998-03-26 1998-03-26 Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen
DE19813504.1 1998-03-26

Publications (2)

Publication Number Publication Date
CN1233840A true CN1233840A (zh) 1999-11-03
CN1132192C CN1132192C (zh) 2003-12-24

Family

ID=7862509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99104424A Expired - Fee Related CN1132192C (zh) 1998-03-26 1999-03-26 自动识别和确定字线和位线短路的电路装置和方法

Country Status (7)

Country Link
US (1) US6125066A (zh)
EP (1) EP0965995B1 (zh)
JP (1) JPH11312395A (zh)
KR (1) KR100319134B1 (zh)
CN (1) CN1132192C (zh)
DE (2) DE19813504A1 (zh)
TW (1) TW448448B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350226B (zh) * 2007-07-20 2011-09-07 中芯国际集成电路制造(上海)有限公司 验证检测设备检测结果是否正确的方法
CN109979521A (zh) * 2017-12-28 2019-07-05 长鑫存储技术有限公司 检测电路及应用其的存储器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032274A1 (de) * 2000-07-03 2002-01-24 Infineon Technologies Ag Integrierte Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
US6795326B2 (en) * 2001-12-12 2004-09-21 Micron Technology, Inc. Flash array implementation with local and global bit lines
US7310282B2 (en) * 2005-12-30 2007-12-18 Lexmark International, Inc. Distributed programmed memory cell overwrite protection
JP5119795B2 (ja) 2007-08-08 2013-01-16 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリのテスト方法およびシステム
US8363450B2 (en) 2009-07-13 2013-01-29 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
US8098507B2 (en) * 2009-07-13 2012-01-17 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485459A (en) * 1982-09-20 1984-11-27 Fairchild Camera & Instrument Corp. Redundant columns for byte wide memories
US4701695A (en) * 1983-12-22 1987-10-20 Monolithic Memories, Inc. Short detector for PROMS
US4685086A (en) * 1985-11-14 1987-08-04 Thomson Components-Mostek Corp. Memory cell leakage detection circuit
US5134584A (en) * 1988-07-22 1992-07-28 Vtc Incorporated Reconfigurable memory
JP2983875B2 (ja) * 1994-04-15 1999-11-29 松下電器産業株式会社 半導体記憶装置
JPH07320498A (ja) * 1994-05-20 1995-12-08 Mitsubishi Electric Corp 半導体記憶装置及び半導体記憶装置のショート検出方法
JP2785717B2 (ja) * 1994-09-30 1998-08-13 日本電気株式会社 半導体記憶装置
US5768206A (en) * 1995-06-07 1998-06-16 Sgs-Thomson Microelectronics, Inc. Circuit and method for biasing bit lines
JPH0969300A (ja) * 1995-06-23 1997-03-11 Mitsubishi Electric Corp 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350226B (zh) * 2007-07-20 2011-09-07 中芯国际集成电路制造(上海)有限公司 验证检测设备检测结果是否正确的方法
CN109979521A (zh) * 2017-12-28 2019-07-05 长鑫存储技术有限公司 检测电路及应用其的存储器
CN109979521B (zh) * 2017-12-28 2021-03-02 长鑫存储技术有限公司 检测电路及应用其的存储器

Also Published As

Publication number Publication date
KR100319134B1 (ko) 2002-01-04
CN1132192C (zh) 2003-12-24
EP0965995B1 (de) 2005-02-16
KR19990078061A (ko) 1999-10-25
EP0965995A2 (de) 1999-12-22
TW448448B (en) 2001-08-01
US6125066A (en) 2000-09-26
DE59911631D1 (de) 2005-03-24
JPH11312395A (ja) 1999-11-09
DE19813504A1 (de) 1999-09-30
EP0965995A3 (de) 2000-07-19

Similar Documents

Publication Publication Date Title
CN1199190C (zh) 带有字线电压控制的存储器及其测试方法
KR970005431B1 (ko) 간섭잡음 제거회로를 갖춘 반도체기억장치
CN1132192C (zh) 自动识别和确定字线和位线短路的电路装置和方法
EP0052481A2 (en) Semiconductor device having a device state identifying circuit
KR100284716B1 (ko) 반도체 기억 장치
KR870010552A (ko) 반도체 메모리장치
JP3690827B2 (ja) メモリ装置付電子回路
CN1121247A (zh) 存储电路的备份方法
KR20000053542A (ko) 용장 셀을 갖는 메모리 디바이스
JP4088143B2 (ja) 不揮発性半導体記憶装置及び行線短絡不良検出方法
CN101499323A (zh) 存储模块
CN1201333C (zh) 存储单元具有磁阻存储效应的集成存储器及其工作方法
CN1199185C (zh) 存储单元具有磁阻存储效应的集成存储器
JP2609211B2 (ja) メモリセルの検査回路装置および方法
US7715259B2 (en) Word line driving circuit and method of testing a word line using the word line driving circuit
CN1337714A (zh) 存储单元具有磁阻存储效应的集成存储器
CN1161788C (zh) 具有双晶体管/双电容型存储单元的集成存储器
CN1150558C (zh) 具有存储单元和参考单元的集成存储器及其相应的运行方法
CN1331819A (zh) 具有冗余度的集成存储器
US20030012068A1 (en) Semiconductor storage device
KR100399450B1 (ko) 반도체메모리장치의검사방법
CN1214394C (zh) 存储单元数据内容计值的电路装置
CN114333941B (zh) 三维堆叠的存储芯片、数据读写方法以及电子设备
KR20010053482A (ko) 직렬 접속된 메모리 셀(ｃｆｒａｍ)을 갖는 강유전성판독/기록 메모리
KR0185635B1 (ko) 병렬 비트 테스트회로 및 그 테스트방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224