CN1337714A - 存储单元具有磁阻存储效应的集成存储器 - Google Patents

存储单元具有磁阻存储效应的集成存储器 Download PDF

Info

Publication number
CN1337714A
CN1337714A CN01121928A CN01121928A CN1337714A CN 1337714 A CN1337714 A CN 1337714A CN 01121928 A CN01121928 A CN 01121928A CN 01121928 A CN01121928 A CN 01121928A CN 1337714 A CN1337714 A CN 1337714A
Authority
CN
China
Prior art keywords
storage unit
line
integrated memory
alignment
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01121928A
Other languages
English (en)
Other versions
CN1145167C (zh
Inventor
U·哈特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1337714A publication Critical patent/CN1337714A/zh
Application granted granted Critical
Publication of CN1145167C publication Critical patent/CN1145167C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种集成存储器,包含有具备磁阻存储效应的存储单元(MC)、行线(WL0～WLm)和列线(BL0～BLn)。所述的存储单元(MC)分别被连接在列线(BL0～BLn)中的一个与行线(WL0～WLm)中的一个之间。如此地实施该存储单元(MC),使得可以借助流经该相应存储单元(MC)的电流(IB)来把该存储单元从相应的列线(BL0～BLn)和/或行线(WL0～WLm)分开。由此,在存储单元(MC12)有故障的情况下,可以使该存储器实现较低的修理费用。

Description

存储单元具有磁阻存储效应的集成存储器
本发明涉及一种其存储单元具有磁阻存储效应的集成存储器，所述的存储单元分别被连接在多个列线中的一个与多个行线中的一个之间。
为了存储数据信号，具有磁阻存储效应的存储单元通常都具有状态可变的铁磁层。该存储效应通常以所谓的GMR(巨磁阻)效应或TMR(隧道磁阻)效应而为大家所公知。在此，这类存储单元的电阻取决于所述铁磁层中的磁化。
具有这类存储单元的存储器也被称为所谓的MRAM存储器，其构造经常类似于譬如DRAM型集成存储器。这类存储器通常为如下存储单元布置，即该布置具有基本相互平行的行线和列线，其中所述的行线通常与列线垂直。
从WO99/14760中可以得知该类MRAM存储器。在此，存储单元分别被连接在行线中的一个与列线中的一个之间，并且与相应的列线和行线作电连接。在此，具有磁阻存储效应的存储单元比所述行线和列线的电阻要高。为了读出存储单元中的一个内的数据信号，所述列线被连接在一个读放大器上。为了读出，对所述列线上可以检测的电流进行测量。
在这类MRAM存储器中，没有诸如DRAM存储器中的二极管或晶体管，该二极管或晶体管为了读出数据信号而根据寻址把存储单元与相应的列线连接起来。由此，在所述存储单元的几何布置中可以获得特殊的优点。尤其是可以通过存储单元的堆放式布置来在所述存储单元的布置中实现位置节省。
由于受制造条件的影响(譬如工艺的波动)或因老化的原因，各个存储单元可能具有一个不理想的较低电阻，并由此出现故障。相应连接的列线和行线主要是通过这类故障存储单元而发生短路。该短路还会影响沿着该列线或行线的其它存储单元。另外在功能测试中，由于一个存储单元发生短路，将导致不能测试沿着相关线路的其它存储单元。在修理带有被损存储单元的存储器时，该问题不能通过替代掉单个相关的行线或列线来克服，这是因为该短路依旧会妨害其它相关线路的存储单元的功能。因此在该情形下，需要代替故障存储单元的两个相关的线路。
本发明的任务在于，提供前文所述类型的集成存储器，以便在存储单元出现故障、而该故障存储单元又导致行线和列线之间短路的情况下降低修理该存储器的费用。
该任务由一种其存储单元具有磁阻存储效应的集成存储器来实现，所述的存储单元分别被连接在多个列线中的一个与多个行线中的一个之间，并与相应的列线和行线作电连接，其中，如此地实施该存储单元，使得可以借助流经该相应存储单元的电流来把该存储单元从相应的列线和/或行线分开，以便断开相应的电气连接。
在本发明的集成存储器中，当存储单元出现故障、而该故障存储单元又导致相应连接的行线和列线之间短路时，如此来分开所述的行线和列线，使得相应的电气连接被断开。由此便中断了相关行线和列线之间的短路。为此，与故障存储单元相连的列线和行线、以及与之相连的存储单元不再会遭受短路。所述与故障存储单元相连的列线和行线可以譬如继续被用于集成存储器的正常工作或测试工作。同时，分开存储单元的费用相当低。原则上不必替代掉线路。
所述集成电路优选地具有冗余的存储单元，以用于修理出故障的存储单元，该冗余存储单元被包括在至少一个冗余行线和/或冗余列线中，而该冗余行线和/或列线可以按地址替代具有被损存储单元的常规线路。在此，譬如利用一种外部的检验装置来检验该集成存储器，并接着借助所谓的冗余分析来对冗余元件进行编程。于是，一个冗余电路具有一些譬如为可编程熔丝形式的可编程元件，以用来存储需代替线路的地址。
为了在存储单元有故障的情况下对所述集成存储器进行修理，只要用冗余线路替代掉所述相关的线路就可以了。由于故障存储单元中的短路被断开，所以其它相关的线路可以继续工作。由此有利地降低了修理费用。
如果所述集成存储器具有多个冗余的行线和字线，那么，倘若事先把有故障的存储单元同相关的行线隔开，便可以在存储单元有故障的情况下继续为其余的、譬如沿着相连行线的存储单元进行功能测试。利用这种方法，即使在其间出现故障存储单元，也可以对集成存储器的所有存储单元进行测试。这有个优点，就是可以借助接下来的冗余分析有目的地对所述冗余线路进行最佳编程。由于冗余线路通常是有限的，所以利用该方式可以提高需制作的集成存储器的产量。
在本发明存储器的一种实施方案中，与用于从所述存储单元之一读出数据信号或向所述存储单元之一写入数据信号的电流相比，所述用于断开所述存储单元之一的电流要大。所述用于断开故障存储单元的电流譬如由从外部接入的电流源产生。同时，优选地定义一个高压限制，以便在馈入所述的大电流时不超过预定的电压。
在本发明集成存储器的一种优选的实施方案中，在存储单元和相应连接的列线之间，以及/或者在存储单元和相应连接的行线之间，均设置了一种电气印刷线路。该印刷线路具有一种理论断裂部位，可利用所述的电流断开该理论断裂部位，以便隔开所述有故障的存储单元。所述理论断裂部位譬如通过缩小相应印刷线路的宽度来实现。在此，如此来构造该缩小，使得由所述的电流断开所述相应的印刷线路，以便隔开有故障的存储单元。
在本发明集成存储器的另一实施方案中，所述存储单元具有一种可电气断开的材料，该材料被连接在所述存储单元和所述相应的列线和/或行线之间。在此，如此来构造该材料，使得通过用于断开故障存储单元的电流来断开所述存储单元同两个相连线路之一或同两个线路之间的电气连接。为此，所述可断开的材料优选地以层状的形式被敷设在所述存储单元上。
其它优选扩展和改进方案的特征由从属权利要求给出。
下面借助附图示出的实施例来详细阐述本发明。
图1示出了具有磁阻存储单元的本发明集成存储器的实施方案，
图2示出了具有相连行线和列线的存储单元的实施方案，
图3示出了具有相连行线和列线的存储单元的另一实施方案。
图1示出了其存储单元MC具有磁阻存储效应的本发明存储器的实施例。只要其阻值高于列线(此处被标为位线BL0～BLn)和行线(此处被标为字线WL0～WLm)，则所有已知的GMR/TMR元件都适合作为该存储单元。在此，存储器具有示例数目的字线和位线。布置在矩阵形存储单元区1内的存储单元MC分别被连接在所述位线BL0～BLn中的一个与所述字线WL0～WLm中的一个之间。
为了从所述存储单元MC内的一个中读出数据信号，譬如把相应的位线接到一个图1未示出的读放大器上。为了读出存储于存储单元中的信息，对相关的字线进行控制。为此，对该字线施加一个预定的电位，使得一个电流流经所述需读出的存储单元。所有其它的字线被置为譬如参考电位。为了读出数据信号，所述与需读出的存储单元相连的位线被连在相应的读放大器上，由其检测该电流。
图1所示的存储单元MC12被连接在字线WL1和位线BL2上。假定该存储单元MC12出现了故障。位线BL2和字线WL1便通过该存储单元MC12短路，在图1中是通过短路弧线KS来表示的。譬如，如果在存储器的正常工作期间存在该短路，那么在选择沿着字线WL1或位线BL2的存储单元时，可以不执行按规定的读出过程或写过程。在该情形下，用于读出或写入数据信号的电流被叠加了由所述存储单元MC12中的短路所引起的电流。
根据本发明，如此来实施存储单元MC12，使得借助电流IB使其同位线BL2和/或字线WL1分开。在此，电流IB是由外部的电流源提供的，并高于读出或写入数据信号的电流。利用这种方式，所述位线BL2和字线WL1之间的短路电气连接被断开。同时以合适的方式通过开关SB和SW对存储单元MC12进行寻址。用于生成电流IB的电流源和字线WL1均被连接在存储器的参考电位GND上。
譬如在功能测试中，对存储单元区1的存储单元MC的性能进行检验。在此，如果确定存储单元MC存在故障，则可以以上述方式把该存储单元断开。由此可以完全地测试存储单元区1，而不会产生不理想的短路。当存储单元MC出现故障时，可以用冗余的字线RWL或冗余的位线RBL来代替相关的字线WL0～WLm或相关的位线BL0～BLn。通过完全地测试所述存储区1，可以实现完整的冗余分析，借助该冗余分析可以有目的地对冗余字线RWL或冗余位线RBL实行最佳编程。
原则上也可以不用冗余线路进行代替而继续运行该存储器。但相关的存储单元是损坏的，这可能会妨害工作。在利用冗余线路进行修理时，只需替代掉相关的字线或位线(图1所示的WL1或BL2)就可以了。
图2示出了存储单元MC12的实施方案，该存储单元被连接在字线WL1和位线BL2上。在所述存储单元MC12和字线WL1之间设有电气印刷线路LB1。在所述存储单元MC12和位线BL2之间设有印刷线路LB2。在此，两个印刷线路LB1和LB2均具有一个理论断裂部位，其形式为缩小处VJ1和VJ2。所述印刷线路LB1或LB2在相应缩小处的宽度或外径被减小。如此来限定所述印刷线路LB1和LB2的宽度，使得其能够利用较大的电流IB断开存储单元MC12。存储单元MC12由三层构成。它具有硬磁层HM、隧道势垒TB和软磁层WM。
图3示出了存储单元MC12的另一种实施方案。在该实施例中，在存储单元MC12和字线WL1之间布置了一种层状材料SM，该材料是可电气断开或断裂的。可替换或附加地把该层状材料SM布置在所述存储单元MC12和位线BL2之间。如图2所示，此处也可以利用通过存储单元MC12的电流IB并借助该层SM来隔开所述的存储单元MC12，以便断开存储单元MC12和字线WL1之间的电气连接。

Claims (7)

1.一种其存储单元(MC)具有磁阻存储效应的集成存储器，所述的存储单元分别被连接在多个列线(BL0～BLn)中的一个与多个行线(WL0～WLm)中的一个之间，而且与相应的列线(BL0～BLn)和行线(WL0～WLm)相连，
其特征在于：
如此地实施该存储单元(MC)，使得可以借助流经该相应存储单元(MC)的电流(IB)来把该存储单元从相应的列线(BL0～BLn)和/或行线(WL0～WLm)分开，以便断开相应的电气连接。
2.如权利要求1所述的集成存储器，其特征在于：
与用于从所述存储单元(MC)之一读出数据信号或向所述存储单元(MC)之一写入数据信号的电流相比，所述用于断开所述存储单元(MC)之一的电流(IB)要大。
3.如权利要求1或2所述的集成存储器，其特征在于：
在相应的存储单元(MC12)和相应的列线(BL2)之间，以及/或者在相应的存储单元(MC12)和相应的行线(WL1)之间，设置了具有一种理论断裂部位(VJ1，VJ2)的电气印刷线路(LB1，LB2)，可利用所述的电流(IB)断开该理论断裂部位，以便隔开所述的存储单元(MC12)。
4.如权利要求3所述的集成存储器，其特征在于：
所述印刷线路(LB1，LB2)在理论断裂部位(VJ1，VJ2)处的宽度被缩小。
5.如权利要求1或2之一所述的集成存储器，其特征在于：
所述相应的存储单元(MC12)具有一种可电气断开的材料(SM)，该材料被连接在所述存储单元(MC12)和所述相应的列线(BL2)和/或行线(WL1)之间。
6.如权利要求5所述的集成存储器，其特征在于：
所述可断开的材料(SM)以层状的形式被敷设在所述相应的存储单元(MC12)上。
7.如权利要求1～6之一所述的集成存储器，其特征在于：
所述的集成存储器至少具有一个冗余行线(RWL)和/或冗余列线(RBL)，用以替换行线(WL0～WLm)之一或列线(BL0～BLn)之一。
CNB011219289A 2000-06-20 2001-06-20 存储单元具有磁阻存储效应的集成存储器 Expired - Fee Related CN1145167C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10030234.3 2000-06-20
DE10030234A DE10030234C2 (de) 2000-06-20 2000-06-20 Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt

Publications (2)

Publication Number Publication Date
CN1337714A true CN1337714A (zh) 2002-02-27
CN1145167C CN1145167C (zh) 2004-04-07

Family

ID=7646298

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011219289A Expired - Fee Related CN1145167C (zh) 2000-06-20 2001-06-20 存储单元具有磁阻存储效应的集成存储器

Country Status (7)

Country Link
US (1) US6442063B2 (zh)
EP (1) EP1176605A3 (zh)
JP (1) JP3626116B2 (zh)
KR (1) KR100435094B1 (zh)
CN (1) CN1145167C (zh)
DE (1) DE10030234C2 (zh)
TW (1) TW511081B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920072B2 (en) * 2003-02-28 2005-07-19 Union Semiconductor Technology Corporation Apparatus and method for testing redundant memory elements
US7897384B2 (en) * 2003-09-08 2011-03-01 Ethicon, Inc. Chondrocyte therapeutic delivery system
US8257963B2 (en) 2007-06-01 2012-09-04 Depuy Mitek, Inc. Chondrocyte container and method of use
US7927599B2 (en) * 2003-09-08 2011-04-19 Ethicon, Inc. Chondrocyte therapeutic delivery system
US7193881B2 (en) * 2004-07-01 2007-03-20 Thin Film Electronics Asa Cross-point ferroelectric memory that reduces the effects of bit line to word line shorts
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
US7260004B2 (en) * 2006-01-12 2007-08-21 International Busniess Machines Corporation Method and apparatus for increasing yield in a memory circuit
US8161480B2 (en) * 2007-05-29 2012-04-17 International Business Machines Corporation Performing an allreduce operation using shared memory
KR101757983B1 (ko) 2015-10-01 2017-07-13 한양로보틱스 주식회사 너트 인서트장치
US9947380B2 (en) 2016-03-11 2018-04-17 Toshiba Memory Corporation Adjustable read reference voltage to reduce errors in memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US4283774A (en) * 1979-06-13 1981-08-11 Burroughs Corporation On-chip method of balancing memory detectors and balanced detectors formed thereby
JPS5763854A (en) * 1980-10-07 1982-04-17 Toshiba Corp Semiconductor device
JPH06260310A (ja) * 1993-03-02 1994-09-16 Toyota Autom Loom Works Ltd 磁気抵抗素子のトリミング回路
US5638237A (en) * 1995-08-25 1997-06-10 International Business Machines Corporation Fusible-link removable shorting of magnetoresistive heads for electrostatic discharge protection
US5912579A (en) * 1997-02-06 1999-06-15 Zagar; Paul S. Circuit for cancelling and replacing redundant elements
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
DE19914488C1 (de) * 1999-03-30 2000-05-31 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher

Also Published As

Publication number Publication date
KR20020000123A (ko) 2002-01-04
US6442063B2 (en) 2002-08-27
KR100435094B1 (ko) 2004-06-09
DE10030234C2 (de) 2003-03-27
CN1145167C (zh) 2004-04-07
EP1176605A3 (de) 2002-02-06
JP3626116B2 (ja) 2005-03-02
US20020003727A1 (en) 2002-01-10
JP2002083500A (ja) 2002-03-22
EP1176605A2 (de) 2002-01-30
TW511081B (en) 2002-11-21
DE10030234A1 (de) 2002-01-17

Similar Documents

Publication Publication Date Title
US7110288B2 (en) Thin film magnetic memory device having redundant configuration
US7126845B2 (en) Memory device capable of performing high speed reading while realizing redundancy replacement
US20070109840A1 (en) Memory write circuit
US6477077B2 (en) Non-volatile memory device
CN1145167C (zh) 存储单元具有磁阻存储效应的集成存储器
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
EP1509922B1 (en) Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
CN1199185C (zh) 存储单元具有磁阻存储效应的集成存储器
CN1521760B (zh) 设有程序元件的薄膜磁性体存储装置
CN1201333C (zh) 存储单元具有磁阻存储效应的集成存储器及其工作方法
US6778432B2 (en) Thin film magnetic memory device capable of stably writing/reading data and method of fabricating the same
JP4168438B2 (ja) 半導体記憶装置とその使用方法
CN1335625A (zh) 存储单元具有磁阻存储效应的集成存储器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130703

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160114

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040407

Termination date: 20160620

CF01 Termination of patent right due to non-payment of annual fee