KR20020000123A - 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 - Google Patents

자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 Download PDF

Info

Publication number
KR20020000123A
KR20020000123A KR1020010034953A KR20010034953A KR20020000123A KR 20020000123 A KR20020000123 A KR 20020000123A KR 1020010034953 A KR1020010034953 A KR 1020010034953A KR 20010034953 A KR20010034953 A KR 20010034953A KR 20020000123 A KR20020000123 A KR 20020000123A
Authority
KR
South Korea
Prior art keywords
memory
lines
memory cell
individual
line
Prior art date
Application number
KR1020010034953A
Other languages
English (en)
Other versions
KR100435094B1 (ko
Inventor
우도 하르트만
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20020000123A publication Critical patent/KR20020000123A/ko
Application granted granted Critical
Publication of KR100435094B1 publication Critical patent/KR100435094B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은, 자기 저항성 메모리 효과를 갖는 메모리 셀(MC) 그리고 열 라인(BL0 내지 BLn) 및 행 라인(WL0 내지 WLm)을 포함하는 집적 메모리에 관한 것이다. 메모리 셀(MC)은 각각 다수의 열 라인(BL0 내지 BLn) 중에서 하나의 열 라인과 다수의 행 라인(WL0 내지 WLm) 중에서 하나의 행 라인 사이에 접속된다. 상기 메모리 셀은, 상기 셀이 개별 메모리 셀(MC)을 통해 흐르는 전류(IB)에 의해서 열 라인(BL0 내지 BLn) 및/또는 행 라인(WL0 내지 WLm)으로부터 분리될 수 있도록 구현된다. 따라서, 메모리 셀(MC12)이 에러인 경우에 메모리의 복구 비용이 비교적 적어질 수 있다.

Description

자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 {INTEGRATED MEMORY WITH MEMORY CELLS WITH MAGNETORESISTIVE MEMORY EFFECT}
본 발명은, 다수의 열 라인 중에서 하나의 열 라인과 다수의 행 라인 중에서 하나의 행 라인 사이에 각각 접속된, 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리에 관한 것이다.
자기 저항성 메모리 효과를 갖는 메모리 셀은 데이터 신호를 메모리하기 위해서 일반적으로 상태를 변동시킬 수 있는 강자성 층을 포함한다. 상기 메모리 효과는 일반적으로 소위 GMR-효과(giant magnetoresistive) 또는 TMR-효과(tunneling magnetoresistive)로 공지되어 있다. 이 경우 상기 방식 메모리 셀의 전기 저항은 강자성 층내에서의 자화에 의존한다.
소위 MRAM-메모리로도 표기되는, 상기 방식의 메모리 셀을 포함하는 집적 메모리는 종종 예를 들어 DRAM 타입의 집적 메모리와 유사하게 구성된다. 상기 방식의 메모리는 일반적으로, 대체로 서로 평행하게 뻗는 행 라인 및 열 라인을 갖는 메모리 셀 장치를 포함하며, 상기 행 라인은 통상적으로 열 라인에 대해 가로로 뻗는다.
상기 방식의 MRAM-메모리는 WO99/14760호에 공지되어 있다. 상기 간행물에서 메모리 셀은 각각 다수의 행 라인 중에서 하나의 행 라인과 다수의 열 라인 중에서 하나의 열 라인 사이에 접속되고, 개별 열 라인 및 행 라인과 전기적으로 결합된다. 자기 저항성 메모리 효과를 갖는 메모리 셀은 행 라인 및 열 라인보다 고임피이던스이다. 열 라인은 하나의 메모리 셀의 데이터 신호를 판독 출력하기 위해서 판독 증폭기와 결합된다. 판독 출력을 위해, 열 라인상에서 검출될 수 있는전류가 측정된다.
상기 방식의 MRAM-메모리에서는, DRAM-메모리에서와 같이 데이터 신호를 판독 출력하기 위해 메모리 셀을 어드레싱에 따라 개별 열 라인과 결합시키는 다이오드 또는 트랜지스터가 존재하지 않는다. 그럼으로써, 메모리 셀을 구조적으로 배열할 때 특이한 장점들이 얻어진다. 특히 메모리 셀을 스택 방식으로 배열함으로써, 메모리 셀의 배열시에 장소 절감이 이루어진다.
예를 들어 프로세스 변동과 같은 제조와 관련된 영향들 또는 노화로 인해, 개별 메모리 셀은 원치 않는 비교적 낮은 저항을 갖게 되고 그에 따라 결함을 갖게 된다. 상기와 같은 결함 메모리 셀에 의해서는, 서로 연결된 개별 열 라인 및 행 라인이 실제로 단락된다. 이와 같은 단락에 의해서는, 추가 메모리 셀도 또한 상기 열 라인 및 행 라인을 따라 만나게 된다. 또한 하나의 메모리 셀의 단락으로 인해, 기능 테스트시 관련 라인을 따라 배치된 다른 메모리 셀은 더이상 테스트될 수 없게 된다. 결함 메모리 셀을 포함하는 메모리를 복구할 때에는, 관련된 개별 행 라인 및 열 라인을 대체하는 것으로 상기와 같은 문제들이 제거될 수 없는데, 그 이유는 관련된 다른 라인의 메모리 셀의 기능이 단락에 의해서 계속적으로 악영향을 받기 때문이다. 따라서, 이 경우에는 하나의 결함 메모리 셀의 2개의 관련 라인을 모두 대체시켜야 한다.
본 발명의 목적은, 하나의 행 라인과 하나의 열 라인 사이에서 단락을 야기하는 결함 메모리 셀이 존재하는 경우에, 메모리의 복구 비용이 감소될 수 있는 서문에 언급한 방식의 집적 메모리를 제공하는 것이다.
도 1은 자기 저항성 메모리 셀을 포함하는 본 발명에 따른 집적 메모리의 실시예.
도 2는 행 라인 및 열 라인이 연결된 상태에서의 메모리 셀의 실시예.
도 3은 행 라인 및 열 라인이 연결된 상태에서의 메모리 셀의 추가 실시예.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 메모리 셀 필드
BL0 - BLn : 비트라인 GND : 기준 전위
HM : 경자성 층 IB : 전류
KS : 단락 원호 LB1,2 : 스트립 도체
MC12 : 메모리 셀 RBL : 용장 비트라인
RWL : 용장 워드라인 SB, SW : 스위치
VJ1,2 : 협착부 WL0 - WLm : 워드라인
WM : 연자성 층
상기 목적은, 다수의 열 라인 중에서 하나의 열 라인과 다수의 행 라인 중에서 하나의 행 라인 사이에 각각 접속되고, 개별 열 라인 및 행 라인과 전기적으로 결합된, 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리에 의해서 달성되며, 상기 방식의 집적 메모리에서 메모리 셀은, 상기 메모리 셀이 개별 메모리 셀을 통해 흐르는 전류에 의해서 개별 열 라인 및/또는 행 라인으로부터 분리될 수 있도록 구현됨으로써, 개별 전기적 결합이 중단된다.
본 발명에 따른 집적 메모리에서는, 서로 연결된 개별 행 라인과 열 라인 사이에서 단락을 야기하는 결함 메모리 셀이 발생되는 경우에, 개별 전기 결합이 중단되도록 상기 결함 메모리 셀을 분리시킬 수 있다. 따라서, 관련 행 라인과 열 라인 사이에서 단락이 중단된다. 그럼으로써, 결함 메모리 셀에 연결된 열 라인 및 행 라인 그리고 상기 라인들에 연결된 메모리 셀은 더이상 단락과 무관해진다. 에러 메모리 셀에 연결된 열 라인 및 행 라인은 예를 들어 집적 메모리의 정상 동작 또는 테스트 동작을 위해서 계속적으로 사용될 수 있다. 이 경우 메모리 셀을 분리시키기 위한 비용은 상당히 적다. 원칙적으로는 라인을 대체할 필요가 전혀 없다.
집적 메모리는 바람직하게 결함 메모리 셀을 복구하기 위해서, 적어도 하나의 용장 행 라인 및/또는 용장 열 라인으로 통합되는 다수의 용장 메모리 셀을 포함하며, 상기 용장 라인들은 결함 메모리 셀을 포함하는 정규 라인을 어드레스에따라 대체할 수 있다. 이 경우 집적 메모리는 예를 들어 외부 테스트 장치에 의해서 테스트되고, 그 다음에 소위 용장 분석을 참조하여 용장 소자의 프로그래밍이 실행된다. 하나의 용장 회로는 대체될 라인의 어드레스를 메모리하기 위해 이용되는 프로그래밍 가능한 소자를 예를 들어 프로그래밍 가능한 퓨즈의 형태로 포함한다.
결함 메모리 셀이 존재하는 경우에 집적 메모리를 복구하기 위해서는, 다수의 관련 라인들 중에서 단 하나의 라인만을 용장 라인으로 대체시키면 된다. 결함 메모리 셀내에서 단락이 중단되기 때문에, 다른 관련 라인들은 계속 작동될 수 있다. 따라서 복구 비용이 바람직하게 감소될 수 있다.
집적 메모리가 다수의 용장 행 라인 및 열 라인을 포함하면, 결함 메모리 셀이 존재하는 경우에 상기 결함 메모리 셀이 이미 관련 행 라인으로부터 분리되었다면, 나머지 메모리 셀을 위한 기능 테스트는 예를 들어 서로 연결된 행 라인을 따라서 계속 실행될 수 있다. 이와 같은 방식에 의해서는, 중간에서 결함 메모리 셀이 발생되는 경우에도 집적 메모리의 모든 메모리 셀이 전체적으로 테스트될 수 있다. 이와 같은 방식에서는, 나중에 이루어지는 용장 분석을 참조하여 용장 라인의 목표한 최적 프로그래밍이 실행될 수 있다는 장점이 있다. 용장 라인의 개수가 대체로 제한되기 때문에, 이와 같은 방식에 의해서는 제조될 집적 메모리의 수율이 상승될 수 있다.
본 발명에 따른 메모리의 일 실시예에서는, 다수의 메모리 셀 중에서 하나의 메모리 셀로부터 데이터 신호를 판독 출력하기 위한 또는 다수의 메모리 셀 중에서하나의 메모리 셀 내부로 데이터 신호를 기록 입력하기 위한 전류에 비해, 결함 메모리 셀을 분리시키기 위한 전류가 더 높다. 결함 메모리 셀을 분리시키기 위한 전류 흐름은 예를 들어 외부로부터 연결되는 전원에 의해서 발생된다. 이 경우에는 바람직하게 최대 전압 한계가 설정되기 때문에, 상승된 전류의 공급시에 예정된 전압을 초과하지 않게 된다.
본 발명에 따른 집적 메모리의 바람직한 일 실시예에서는, 서로 연결된 개별 열 라인과 메모리 셀 사이에 및/또는 서로 연결된 개별 행 라인과 메모리 셀 사이에 각각 전기 스트립 도체가 제공된다. 스트립 도체는, 결함 메모리 셀을 분리시키기 위한 전류 흐름에 의해서 양단될 수 있는 목표 파괴 지점을 갖는다. 상기 목표 파괴 지점은 예를 들어 개별 스트립 도체의 폭을 좁힘으로써 얻어진다. 이 경우 상기 협착부는, 결함 메모리 셀을 분리시키기 위한 전류 흐름에 의해서 개별 스트립 도체가 분리되도록 형성된다.
본 발명에 따른 집적 메모리의 다른 일 실시예에서 메모리 셀은, 메모리 셀과 개별 열 라인 및/또는 행 라인 사이에 접속된, 전기적으로 분리 가능한 재료를 포함한다. 상기 재료는, 결함 메모리 셀을 분리시키기 위한 전류 흐름에 의해서, 서로 연결된 2개 라인 중에서 하나의 라인과 메모리 셀 사이의 전기 결합 또는 상기 2개 라인과 메모리 셀 사이의 전기 결합이 중단되도록 형성된다. 이 목적을 위해서, 분리 가능한 상기 재료는 바람직하게 메모리 셀상에 층 형태로 제공된다.
바람직한 추가 실시예 및 개선예는 종속항의 특징이다.
본 발명은 실시예를 보여주는 도시된 도면을 참조하여 하기에서 자세히 설명된다.
도 1은 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 본 발명에 따른 메모리의 일 실시예를 보여준다. 도면에서 비트라인(BL0 내지 BLn)으로 표기된 열 라인 및 도면에서 워드라인(WL0 내지 WLm)으로 표기된 행 라인보다 고 임피이던스라면 공지된 모든 GMR-/TMR-소자가 메모리 셀로서 적합하다. 본 발명에 따른 메모리는 예를 들어 다수의 워드라인 및 비트라인을 포함한다. 매트릭스 형태의 하나의 메모리 셀 필드(1)내에 배치된 메모리 셀(MC)은 각각 다수의 비트라인(BL0 내지 BLn) 중에서 하나의 비트라인과 다수의 워드라인(WL0 내지 WLm) 중에서 하나의 워드라인 사이에 접속된다.
데이터 신호를 하나의 메모리 셀(MC)로부터 판독 출력하기 위해서, 대응 비트라인은 예를 들어 도 1에 도시되지 않은 판독 증폭기와 연결된다. 메모리 셀 내부에 저장된 정보를 판독 출력하기 위해서 관련 워드라인이 트리거링된다. 이 목적을 위해 상기 워드라인에 예정된 전위가 제공됨으로써, 판독 출력될 메모리 셀을 통해 흐르는 전류가 발생된다. 다른 모든 워드라인에는 예를 들어 기준 전위가 인가된다. 판독 출력될 메모리 셀에 연결된 비트라인은 데이터 신호를 판독 출력하기 위해서, 상기 전류 흐름을 검출하는 상응하는 판독 증폭기와 연결된다.
도 1에 도시된 메모리 셀(MC12)은 워드라인(WL1) 및 비트라인(BL2)에 연결된다. 상기 메모리 셀(MC12)은 결함이 있는 것으로 가정된다. 메모리 셀(MC12)을 통해 비트라인(BL2) 및 워드라인(WL1)이 단락되며, 이와 같은 단락 상태는 도 1에서 단락 원호(KS)로 개략적으로 도시된다. 상기 단락 상태가 예를 들어 메모리의정상 작동 동안 계속 유지되면, 메모리 셀을 선택할 때 상기 워드라인(WL1) 및 비트라인(BL2)을 따라서는 순서에 따른 판독 출력 과정 또는 기록 과정이 이루어질 수 없게 된다. 이 경우, 데이터 신호를 판독 출력 또는 기록 입력하기 위한 전류 흐름은 메모리 셀(MC12)내에서의 단락에 의해 야기되는 전류 흐름에 중첩된다.
메모리 셀(MC12)은 본 발명에 따라, 상기 셀이 전류(IB)에 의해서 비트라인(BL2) 및/또는 워드라인(WL1)으로부터 분리될 수 있도록 구현된다. 상기 전류(IB)는 외부 전원으로부터 공급되고, 데이터 신호를 판독 출력 또는 기록 입력하기 위한 전류에 비해 높다. 이와 같은 방식에 의해, 비트라인(BL2)과 워드라인(WL1) 사이의 단락된 전기 결합이 중단될 수 있다. 이 때 메모리 셀(MC12)은 스위치(SB 및 SW)에 의해서 적합한 방식으로 어드레싱된다. 전류(IB)를 발생시키기 위한 전원 및 워드라인(WL1)은 각각 메모리의 기준 전위(GND)와 연결된다.
메모리 셀 필드(1)의 메모리 셀(MC)은 예를 들어 기능 테스트에서 상기 셀의 효율을 고려하여 테스트된다. 테스트시에 메모리 셀(MC)이 결함이 있는 것으로 검출되면, 상기 메모리 셀은 기술된 방식으로 분리될 수 있다. 그럼으로써 메모리 셀 필드(1)는, 원치 않는 단락을 발생시키지 않으면서 완전하게 테스트될 수 있다. 결함 메모리 셀(MC)이 나타나는 경우에는 관련 워드라인(WL0 내지 WLm) 내지 관련 비트라인(BL0 내지 BLn)이 용장 워드라인(RWL) 또는 용장 비트라인(RBL)으로 대체될 수 있다. 메모리 셀 필드(1)의 완전한 테스트에 의해서 완전한 용장 분석이 실행될 수 있으며, 상기 용장 분석을 참조하여 용장 워드라인(RWL) 내지 용장 비트라인(RBL)의 의도한 최적 프로그래밍이 이루어질 수 있다.
원칙적으로는, 용장 라인으로 대체하지 않고 메모리를 계속 구동시킬 수도 있다. 물론 관련 메모리 셀은 결함이 있고, 이것은 작동에 악영향을 줄 수 있다. 용장 라인으로 복구하는 경우에는 다만 관련 워드라인 또는 비트라인(도 1의 WL1 또는 BL2)만 대체되면 된다.
도 2는 워드라인(WL1) 및 비트라인(BL2)에 연결된 메모리 셀(MC12)의 일 실시예를 보여준다. 메모리 셀(MC12)과 워드라인(WL1) 사이에는 전기 스트립 도체(LB1)가 제공된다. 메모리 셀(MC12)과 비트라인(Bl2) 사이에는 스트립 도체(LB2)가 제공된다. 본 실시예에서 2개의 스트립 도체(LB1 및 LB2)는 바람직하게 각각 하나의 목표 파괴 지점을 협착부(VJ1 및 VJ2)의 형태로 포함한다. 개별 협착부에서는 스트립 도체(LB1 및 LB2)의 폭 및 직경이 감소된다. 스트립 도체(LB1 및 LB2)의 폭은, 상기 스트립 도체가 메모리 셀(MC12)을 분리시키기 위한 상승된 전류(IB)에 의해서 양단될 수 있도록 측정된다. 메모리 셀(MC12)은 3개의 층으로 구성된다. 상기 메모리 셀은 경자성 층(HM), 터널 배리어(TB) 및 연자성 층(WM)을 포함한다.
도 3은 메모리 셀(MC12)의 추가 일 실시예를 보여준다. 상기 실시예에서 메모리 셀(MC12)과 워드라인(WL1) 사이에는 층 형태의 재료(SM)가 배치되고, 상기 재료는 전기적으로 분리 또는 양단 가능하다. 상기 층 형태의 재료(SM)는 추가로 또는 대안적으로는 메모리 셀(MC12)과 비트라인(BL2) 사이에 배치될 수도 있다. 도 2에서와 마찬가지로 도 3에서도 메모리 셀(MC12)을 통해 흐르는 전류(IB)에 의해상기 메모리 셀이 층(SM)에 의해서 분리됨으로써, 메모리 셀(MC12)과 워드라인(WL1) 사이의 전기적 결합은 중단된다.
본 발명에 따른 집적 메모리에서는, 하나의 행 라인과 하나의 열 라인 사이에서 단락을 야기하는 결함 메모리 셀이 존재하는 경우에 메모리의 복구 비용이 감소될 수 있다.

Claims (7)

  1. 다수의 열 라인(BL0 내지 BLn) 중에서 하나의 열 라인과 다수의 행 라인(WL0 내지 WLm) 중에서 하나의 행 라인 사이에 각각 접속되고, 개별 열 라인(BL0 내지 BLn) 및 행 라인(WL0 내지 WLm)과 전기적으로 결합된, 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 집적 메모리에 있어서,
    상기 메모리 셀(MC)은, 상기 메모리 셀이 개별 메모리 셀(MC)을 통해 흐르는 전류(IB)에 의해서 개별 열 라인(BL0 내지 BLn) 및/또는 행 라인(WL0 내지 WLm)으로부터 분리될 수 있도록 구현됨으로써, 개별 전기적 결합이 중단되는 것을 특징으로 하는 집적 메모리.
  2. 제 1 항에 있어서,
    다수의 메모리 셀(MC) 중에서 하나의 메모리 셀로부터 데이터 신호를 판독 출력하기 위한 또는 다수의 메모리 셀(MC) 중에서 하나의 메모리 셀 내부로 데이터 신호를 기록 입력하기 위한 전류에 비해, 다수의 메모리 셀(MC) 중에서 하나의 메모리 셀을 분리시키기 위한 전류(IB)가 더 높은 것을 특징으로 하는 집적 메모리.
  3. 제 1 항 또는 제 2 항에 있어서,
    개별 메모리 셀(MC12)과 개별 열 라인(BL2) 사이에 및/또는 개별 메모리 셀(MC12)과 개별 행 라인(WL1) 사이에 전기 스트립 도체(LB1, LB2)가 제공되며, 상기 스트립 도체는 메모리 셀(MC12)을 분리시키기 위한 전류(IB)에 의해서 양단될 수 있는 목표 파괴 지점(VJ1, VJ2)을 갖는 것을 특징으로 하는 집적 메모리.
  4. 제 3 항에 있어서,
    상기 스트립 도체(LB1, LB2)의 폭이 상기 목표 파괴 지점(VJ1, VJ2)에서 좁아지는 것을 특징으로 하는 집적 메모리.
  5. 제 1 항 또는 제 2 항에 있어서,
    개별 메모리 셀(MC12)이 전기적으로 분리 가능한 재료(SM)를 포함하며, 상기 재료는 메모리 셀(MC12)과 개별 열 라인(BL2) 및/또는 행 라인(WL1) 사이에 접속되는 것을 특징으로 하는 집적 메모리.
  6. 제 5 항에 있어서,
    상기 분리 가능한 재료(SM)가 개별 메모리 셀(MC12)상에 층 형태로 제공되는 것을 특징으로 하는 집적 메모리.
  7. 제 1 항 또는 제 2 항에 있어서,
    다수의 행 라인 중에서 하나의 행 라인(WL0 내지 WLm) 및 다수의 열 라인 중에서 하나의 열 라인(BL0 내지 BLn)을 대체하기 위해서 적어도 하나의 용장 행 라인(RWL) 및/또는 용장 열 라인(RBL)을 포함하는 것을 특징으로 하는 집적 메모리.
KR10-2001-0034953A 2000-06-20 2001-06-20 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 KR100435094B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10030234A DE10030234C2 (de) 2000-06-20 2000-06-20 Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
DE10030234.3 2000-06-20

Publications (2)

Publication Number Publication Date
KR20020000123A true KR20020000123A (ko) 2002-01-04
KR100435094B1 KR100435094B1 (ko) 2004-06-09

Family

ID=7646298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0034953A KR100435094B1 (ko) 2000-06-20 2001-06-20 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리

Country Status (7)

Country Link
US (1) US6442063B2 (ko)
EP (1) EP1176605A3 (ko)
JP (1) JP3626116B2 (ko)
KR (1) KR100435094B1 (ko)
CN (1) CN1145167C (ko)
DE (1) DE10030234C2 (ko)
TW (1) TW511081B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920072B2 (en) * 2003-02-28 2005-07-19 Union Semiconductor Technology Corporation Apparatus and method for testing redundant memory elements
US7927599B2 (en) 2003-09-08 2011-04-19 Ethicon, Inc. Chondrocyte therapeutic delivery system
US7897384B2 (en) * 2003-09-08 2011-03-01 Ethicon, Inc. Chondrocyte therapeutic delivery system
US8257963B2 (en) 2007-06-01 2012-09-04 Depuy Mitek, Inc. Chondrocyte container and method of use
US7193881B2 (en) * 2004-07-01 2007-03-20 Thin Film Electronics Asa Cross-point ferroelectric memory that reduces the effects of bit line to word line shorts
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
US7260004B2 (en) * 2006-01-12 2007-08-21 International Busniess Machines Corporation Method and apparatus for increasing yield in a memory circuit
US8161480B2 (en) * 2007-05-29 2012-04-17 International Business Machines Corporation Performing an allreduce operation using shared memory
KR101757983B1 (ko) 2015-10-01 2017-07-13 한양로보틱스 주식회사 너트 인서트장치
US9947380B2 (en) 2016-03-11 2018-04-17 Toshiba Memory Corporation Adjustable read reference voltage to reduce errors in memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US4283774A (en) * 1979-06-13 1981-08-11 Burroughs Corporation On-chip method of balancing memory detectors and balanced detectors formed thereby
JPS5763854A (en) * 1980-10-07 1982-04-17 Toshiba Corp Semiconductor device
JPH06260310A (ja) * 1993-03-02 1994-09-16 Toyota Autom Loom Works Ltd 磁気抵抗素子のトリミング回路
US5638237A (en) * 1995-08-25 1997-06-10 International Business Machines Corporation Fusible-link removable shorting of magnetoresistive heads for electrostatic discharge protection
US5912579A (en) * 1997-02-06 1999-06-15 Zagar; Paul S. Circuit for cancelling and replacing redundant elements
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
DE19914488C1 (de) * 1999-03-30 2000-05-31 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher

Also Published As

Publication number Publication date
TW511081B (en) 2002-11-21
US6442063B2 (en) 2002-08-27
CN1145167C (zh) 2004-04-07
JP3626116B2 (ja) 2005-03-02
US20020003727A1 (en) 2002-01-10
EP1176605A3 (de) 2002-02-06
KR100435094B1 (ko) 2004-06-09
CN1337714A (zh) 2002-02-27
DE10030234A1 (de) 2002-01-17
DE10030234C2 (de) 2003-03-27
EP1176605A2 (de) 2002-01-30
JP2002083500A (ja) 2002-03-22

Similar Documents

Publication Publication Date Title
US7110288B2 (en) Thin film magnetic memory device having redundant configuration
US6809976B2 (en) Non-volatile semiconductor memory device conducting read operation using a reference cell
KR100613535B1 (ko) 반도체 메모리 장치
US6898113B2 (en) Magnetic memory device with reference cell for data reading
US7110290B2 (en) Thin film magnetic memory device storing program information efficiently and stably
US20050169067A1 (en) Memory device capable of performing high speed reading while realizing redundancy replacement
KR20020021614A (ko) 데이터 저장 장치
US20070253246A1 (en) Thin film magnetic memory device provided with program element
KR100435094B1 (ko) 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리
JP3626120B2 (ja) 集積メモリ
US6778432B2 (en) Thin film magnetic memory device capable of stably writing/reading data and method of fabricating the same
JP4168438B2 (ja) 半導体記憶装置とその使用方法
EP1662510B1 (en) Arrangement of write lines in an MRAM device
US20230410870A1 (en) Magnetoresistive random access memory (mram) with end of life margin sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150521

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee