CN1346493A

CN1346493A - 具有存储单元和参考单元的集成存储器及其相应的运行方法

Info

Publication number: CN1346493A
Application number: CN00805421A
Authority: CN
Inventors: T·贝姆; G·布劳恩; Z·曼约基; T·雷尔; 海恩兹·霍尼格施密德
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-03-23
Filing date: 2000-03-10
Publication date: 2002-04-24
Anticipated expiration: 2020-03-10
Also published as: WO2000057424A1; DE19913109A1; EP1163677B1; DE50000970D1; EP1163677A1; US20020071317A1; KR100442183B1; DE19913109C2; KR20020011968A; CN1150558C; US6459626B1; JP2002540544A

Abstract

集成存储器具有两只第一开关元件(S1),这两只开关元件各自把第一位线对的一条位线(BL0,bBL0)与第二位线对的一条位线(BL1,bBL1)相连。此外,集成存储器具有两只第二开关元件(S2),这两只开关元件各自把一个位线对(BL0,bBL0)的参考单元(RC’)之一与另一位线对的那条位线(BL1,bBL1)相连,该位线未经相应的第一开关元件(S1)与分配给该参考单元(RC’)的位线连接。经读放大器(SAi)把信息重写入参考单元(RC,RC’)。

Description

具有存储单元和参考单元的集成存储器及其相应的运行方法

本发明涉及具有存储单元和参考单元的集成存储器以及这种存储器的运行方法。

这类存储器例如在US-A 5,572,459和US-A 5,844,832内已描述。在那里描述的存储器具有FRAM类型。这是铁电存储器，类似DRAM(动态随机存取存储器)构造，然而其存储电容器具有铁电介质。给每一对位线分配一只差分读放大器。读存取同时对两个位线对的各一只存储单元进行。在每一位线对的各另一位线上产生一参考电位，该参考电位处于存储器的两供电电位之间。每只读放大器放大处在其接头上的差分信号，并借此放大由存储单元读出的数据。

按照以下方式产生参考电位：首先，在每一位线对的那一条不与正要读出的存储单元连接的位线上，读出参考单元的内容。这时，在一位线对的参考单元储存较高的逻辑电平，而在另一位线对的参考单元储存较低的逻辑电平。接着在其上读出参考单元内容的两位线彼此短路。按照这方式在这两位线上调整参考电位，该参考电位大体相当于事先在其上产生的两电位的平均值。

因此，为了产生参考电位，事先在两参考单元内各自储存不同的电位是重要的。为此目的，两美国专利说明书提出专用装置来实现把不同电位写入参考单元里。

本发明的任务是提供上述类型的集成存储器，其中，在利用现有的部件情况下，在两个位线对的参考单元内产生两个不同的电位。

本任务用根据权利要求1的集成存储器解决。权利要求5涉及这类存储器一种有利的运行方法。

本发明的存储器具有字线，至少四条参考字线和两对位线。此外，它具有在每条字线与每个位线对的各一条位线的交叉点上安排的存储单元。此外，它具有在每条参考字线与位线之一的交叉点上安排的参考单元。两差分读出放大器与位线对的每一对连接。存储器具有两只第一开关元件，它们各自使第一对位线的一条位线与第二对位线的一条位线连接，以及具有两只第二开关元件，它们各自使一位线对的参考单元之一，与未经相应的第一开关元件与分配给该参考单元的位线连接的另一位线对的那条位线相连。

第一开关元件用于与其连接的位线的短路，以便按照US-A 5,572,495和US-A 5,844,832上述类型产生为通过读放大器评估差分信号必须的参考电位。第二开关元件用于在通过读放大器实现的评估之后，或者在处于其上的差分信号放大之后，重新把合适的电位写入参考单元。第二开关元件可以借助本来存在的读放大器实现这种重写。

因此，本发明主要适合于在具有参考单元的集成存储器内使用，这些存储单元的内容在读出时受到破坏，并且因此在读出后必须重新建立。这类存储器例如是DRAM和FRAM。借助第二开关元件可以在这重新写入时把两只事先读出的参考单元与同一类读出放大器连接。因为每只已启动的读放大器在其连接端上产生彼此补偿的电位，所以由此保证彼此补偿的电位写入两参考单元内。

假设可能不存在第二开关人们通过读放大器提供电位重新写入参考单元，则该电位可能与事先从读放大器读出的标准存储单元的数据有关。因此，在两参考单元内写入相同的电位是可能的，为此二参考单元提供第一开关元件形式的公共短路元件。然而这是不允许的，因为为了产生所希望的参考电位，如以前所述，必须把不同的电位写入到这两参考单元。

以根据存在第二开关元件可以应用读放大器写入信息到参考单元的方式，两不同电位(逻辑“1”和“0”)以与相应需写入的数据输入到标准的存储单元的相同方式输入到参考单元。因为在两种情况下，应写入的信息由读放大器提供，所以以与标准存储单元写入过程匹配的方式，实现所述的参考电位的产生。

根据本发明的运行方法，在读存取时，在每对位线上同时读出每一只标准存储单元。接着经第二开关元件之一实现以前被读出的两参考单元与相同读放大器连接。随后同时把由该读放大器放大的差分信号重写入到被读出的存储单元之一以及两个与其相连接的被读出的参考单元，并且把由另外的读出放大器放大的参考信号重写入到另外的被读出存储单元。基于同时性重写入存储单元和参考单元可以有利方式相当快地进行。

本发明依靠示出本发明实施例的附图详述如下。即：

图1示出根据本发明的集成存储器的第一实施例，

图2示出第二实施例，以及

图3示出图1和2展示的存储器的存储单元或参考单元的实施例。

图1以FRAM形式示出本发明的集成存储器。它具有位线BLi，bBLi，字线WLi和参考字线RWLi。此外，它具有安排在位线与字线WLi的交叉点上的存储单元MC。它也具有安排在位线和参考字线RWLi的交叉点上的参考单元RC。从存储器的许多条位线BLi，bBLi中图1仅示出两对位线。给每一位线对分配一只读放大器SAi，该读放大器用于放大加在有关位线对上的差分信号，并且把该放大的信号传送到数据线LDQi，bLDQi。每条位线经一只晶体管Ti与一固定电位相连，该电位用于在对存储单元之一要进行的读存取时的位线预充电。晶体管T1的控制端与预充电线PRE相连。

在图1和2，存储单元MC和参考单元RC中的两只仅象征地用圆圈表示，而另两只参考单元RC’在图内完全示出。仅象征地示出的存储单元MC和参考单元RC各具有图3内所示结构。它涉及各具有一只选择晶体管T和包含铁电介质的一只存储电容器C的1晶体管-1电容器型的存储单元。选择晶体管T将存储电容器C的一个电极和位线BLi之一连接，而选择晶体管T的控制端与字线WLi或参考字线RWLi之一连接。存储电容器的第二电极与极板电位Vp相连。

在图1上部区域内清楚地描绘的两参考单元RC’与存储单元MC和另外的参考单元RC完全一样地构成。因此，它们也具有根据图3刚才说明的类型的一只选择晶体管T和一只存储电容器C。然而，通过与有关选择晶体管T连接的存储电容器C的电极，经各一只第二开关元件S2与有关另一位线对的位线之一相连接的方式，参考单元RC’与其它单元MC，RC彼此不同。

在图1左边的第二开关元件S2的控制端与第一控制线10连接，而右边的第二开关元件S2的控制端与第二控制线11连接。

此外，图1描绘的存储器具有两只第一开关元件S1，经该元件S1两位线对的各一条位线彼此连接。如以下还要说明的那样，第一开关元件用于与其连接的位线的短路，以便产生参考电位。

图1左边的第一开关元件S1在其控制端上与第一短路线SHT连接，而右边的第一开关元件S1与第二短路线bSHT相连。

在图1-从左向右数-第一位线BL0与第三位线BL1相连，而第二位线bBL0经第一开关元件S1的每次一只与第四位线bBL1相连。分配给第一位线BL0的参考单元RC’，经其第二开关元件S2与第四位线bBL1相连。经其选择晶体管T与第四位线bBL1相连的参考单元RC’，经其第二开关元件S2与第一位线BL0相连。因此，第二开关元件S2各自把分配给其的参考单元RC’与各其它位线对的那条位线相连，即：分配给该参考单元RC’的位线并不同时也经第一开关元件S1之一连接的那条位线。

在这里考虑的实施例中，第一和第二开关元件S1，S2以及晶体管T1以及选择晶体管T是n沟道晶体管。

虽然在这里说明的实施例中位线对按照“折叠的位线方案”安排，它使第二开关元件S2特别简单的安排成为可能，但其中位线对按照“开放式位线方案”安排的其它实施例也是可能的。

对图1示出的存储器读存取说明如下：首先，借助预充电线PRE短时间导通晶体管T1，使四个位线预充电到固定电位。接着，经一只(未示出)字线解码器使字线WLi之一达到高电平，而其余的字线仍保持在低电平。例如，激励字线WL0。由此两只与该字线WL0相连的存储单元MC的选择晶体管T被开启，并因此将所属的存储电容器C与有关的位线BL0，BL1导通连接。同时，经第二参考字线RWL2和第四参考字线RWL4，各自选择与两条其它位线bBL0，bBL1之一连接的那只参考单元RC，RC’。由此，从该两只参考单元读出其内储存的信息到两位线bBL0和bBL1上。这里，假设在这两只应读出的参考单元内储存相反的逻辑状态(逻辑“0”和“1”)。该信息，或者在存储器触发时或者在已经事先对存储单元MC进行的读存取终止时，以在下面还要详述的方式经读放大器SAi写入参考单元。

与应读出的参考单元RC，RC’连接的，在读出后具有不同电位的两条位线bBLi，通过第二短路线bSHT短暂地取高电平的方式，现在经安排其间的第一开关元件S1短路。第一短路线SHT在对与位线BL0和BL1连接的储存单元MC存取时，继续维持低电平。经右边第一开关元件S1短路的两条位线bBLi，通过电荷平衡取大体相当于它们事先具有的两电位的算术平均值的电位。该平均值是为读出放大器按规定的功能所必需的参考电位。现在第一开关元件S1经第二短路线bSTH重新阻塞。接着，触发两放大器SAi，随即对处在与其相连的位线对上的差分信号进行放大，并传送到数据线LDQi，bLDQi。其中，在触发读放大器前，事先产生的参考电位处在读放大器各自的输入端上。读放大器SAi放大加上的差分信号到整个供电电平。

因为在FRAM涉及在读存取时存储单元内容受到破坏的存储器，所以从存储单元MC读出的信息必须重新写入其内。此外，由参考单元RC，RC’读出的信息也必须又重新建立。为此目的，在对与字线WL0连接的两存储单元MC读存取结束时，第二参考字线RWL2保持在高电位，而第四参考字线RWL4达到低电位。同时，第二控制线11达到高电位(第一参考字线RWL1，第三参考字线RWL3和第一控制线10在该读存取时继续保持低电平)。按照这种方式，将在图1右边示出的参考单元RC’与第四位线bBL1电学上分离，并且与第一位线BL0电学上连接。

因为字线WL0也还仍然具有高电平，所以第一读放大器SA0的左侧连接端现在同时电学上与刚才被读出的存储单元MC和右边的参考单元RC’相连接。读放大器SA0的右侧连接端与连接第二参考字线RWL2的参考单元RC导电连接。第二读放大器SA1的左侧连接端与刚才被读出的另外的存储单元MC导电连接，而第二读放大器SA1的右侧连接端既不与存储单元MC也不与参考单元RC、RC’导电连接。因此，刚由存储单元MC读出并通过读放大器SAi放大的信息或差分信号，被同时重写入在该读存取期间读出的两存储单元MC和读出的两参考单元RC，RC’。这时，第一读放大器SA0把信息同时写入三单元，即：在第一位线BL0上的左边的存储单元MC和两参考单元RC，RC’，把参考字线RWL2和RWL4分配给此二参考单元。第二读放大器SA1只向重写入与第三位线BL1相连的，事先被读出的存储单元MC重写入由其读出并放大的信息。

按照所述方式，保证在读存取结束后总是把相反的电位储存入经公共的第一开关元件S1连接的参考单元RC，RC’。因此，在随后的再次读存取时可以按照已述的方式重新产生参考电位。

当与第二位线bBL0和第四位线bBL1相连的存储单元MC应当读出时，在图1左边示出的第一开关元件S1和第一控制线10以及与其相连的第二开关元件S2，按照等效的方式，用于产生参考电位和用于把信息重写入另外两参考单元RC，RC’，第一参考字线RWL1和第三参考字线RWL3是分配给这两个参考单元的。

与图1不同，第一开关元件S1不安排在位线BLi，bBLi面向读放大器SAi的端上，而是安排在其上也安排了参考单元RC，RC’的其对置端上。第一开关元件S1可以并不如图1所示直接安排在相应的位线之间，而代之以，尤其是也把与有关选择晶体管T相连的存储电容器C的电极和与相应的位线连接的参考单元RC，RC’彼此连接。

图2示出图1描绘的实施例的另一方案。它在结构和功能上与其很大程度上一致，因此以下只详述在图2和图1之间的区别。其区别主要在于：两只第二开关元件S2在其控制端上与公共的控制线12相连，使它只可以同时导通连接或阻塞。

在图2所示的存储器读存取的第一部分与图1的那部分完全一样。其差别只在于读存取的第二部分，即在把信息重写入参考单元时。在根据图2的存储器中与在哪只存储单元MC上事先存取无关，信息同时重写入所有4只参考单元RC，RC’。此外，在重写入期间，除了有关的字线WLi之外，第二参考字线RWL2，第三参考字线RWL3和控制线12总是同时处在高电平，而第一参考字线RWL1和第四参考字线RWL4则具有低电平。其结果是：第一读放大器SA0的两连接端与分配给第四参考字线RWL4的参考单元RC’和与分配给第二参考字线RWL2的参考单元RC相连，第二读放大器SA1的连接端与分配给第三参考字线RWL3的参考单元RC和与分配给第一参考字线RWL1的参考单元RC’相连。

因此，被每只读放大器放大的信息同时写入刚才被读出的存储单元MC和各一对参考单元RC，RC’。这时，各补偿的信息或电平写入这些参考单元对每对的两单元内。因此，在读存取结束时彼此补偿的电平储存到参考单元RC，RC’内，这些参考单元的位线经第一开关元件S1之一彼此连接。

与图1相反，在图2描绘的实施例具有优点：只有一条控制线12，而不需要两条控制线10和11，重写入参考单元RC，RC’与各被读出的存储单元MC的位置无关，总是以同一方式实现。为此，在重写时必须对所有四只参考单元存取，虽然其中只是每次两只对真正的读出是必需的。

Claims

1.集成存储器，

—具有字线(WLi)，四条参考字线(RWLi)，两对位线(BLi，bBLi)，

—具有存储单元(MC)，它们安排在每条字线(WLi)与每个位线对的各一条位线(BLi，bBLi)的交叉点上，

—具有参考单元(RC，RC’)，它们安排在每条参考字线(RWLi)与位线(BLi，bBLi)之一的交叉点上，

—具有与位线对的各一对相连的两差分读放大器(SAi)，

—具有两只第一开关元件(S1)，它们各自把第一位线对的一条位线(BL0，bBL0)与第二位线对的一条位线(BL1，bBL1)相连，以及

—具有两只第二开关元件(S2)，它们各自把一位线对(BL0，bBL0)的参考单元(RC’)之一与另一位线对的那条位线(BL1，bBL1)相连，该位线未经相应的第一开关元件(S1)与分配给该参考单元(RC’)的位线相连。

2.根据权利要求1所述的集成存储器，

—其参考单元(RC，RC’)具有选择开关元件(T)，其控制端与相应的参考字线(RWLi)相连，其可控制的线路段的第一端与相应的位线(BLi，bBLi)相连，

—其中，在经第二开关元件(S2)与另一对的一条位线相连的那两只参考单元(RC’)，其选择开关元件(T)的可控制线段的第二端与相应的第二开关元件(S2)相连。

3.根据权利要求1所述的集成存储器，

与各不同的控制线(10，11)相连的控制端具有其第二开关元件(S2)，

4.根据权利要求1所述的集成存储器，

与公共的控制线(12)相连的控制端具有其第二开关元件。

5.具有与每一只差分读放大器(SAi)以及存储单元(MC)和参考单元(RC，RC’)连接的两对位线(BLi，bBLi)的集成存储器的运行方法，具有以下步骤：

—在每对位线(BL0，BL1)之一的位线读出参考单元(RC，RC’)的每一单元，

—对该两条位线(BL0，BL1)短路，

—在另外两条位线(bBL0，bBL1)读出每一存储单元(MC)，

—通过读放大器(SAi)对在位线上出现的差分信号进行放大，

—两读出参考单元(RC’)之一对与其位线连接的读放大器(SAi)去耦合，

—该去耦合参考单元(RC’)与事先未对分配给该参考单元的位线短路的另一对的那条位线相连，

—以及同时重写

—把由放大器(SAi)放大的差分信号重写入被读出的存储单元(MC)之一和两只被读出的参考单元(RC)之中，

—以及由另外的读放大器放大的差分信号重写入另外被读出的存储单元中。