CN1231763A - 半导体只读存储器及其制造方法 - Google Patents

半导体只读存储器及其制造方法 Download PDF

Info

Publication number
CN1231763A
CN1231763A CN97198366A CN97198366A CN1231763A CN 1231763 A CN1231763 A CN 1231763A CN 97198366 A CN97198366 A CN 97198366A CN 97198366 A CN97198366 A CN 97198366A CN 1231763 A CN1231763 A CN 1231763A
Authority
CN
China
Prior art keywords
groove
rom
channel region
insulant
semiconductor rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97198366A
Other languages
English (en)
Other versions
CN1154175C (zh
Inventor
U·齐默尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1231763A publication Critical patent/CN1231763A/zh
Application granted granted Critical
Publication of CN1154175C publication Critical patent/CN1154175C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Abstract

在一个具有垂直晶体管的半导体只读存储器(ROM)中,在制造过程中,沟槽(2)被填充以绝缘材料(12),与沟槽(2)同宽的孔被刻蚀在绝缘物(12)的这样一些位置上,即以后在沟槽(2)上方的这些位置上将布置字线和译码线。在随后的用于通过适当掺杂改变沟道区域的电导率特性的掩膜方法中,沟道区域是根据程序化需要选择的,借助于通常在沟槽(2)中保留的绝缘物(12)可避免掩膜方法影响绝缘材料(12)下方区域。

Description

半导体只读存储器及其制造方法
本发明涉及一种根据权利要求1前序部分所述的半导体只读存储器(ROM)以及制造该存储器的方法；在这种半导体只读存储器中，程序化是在制造过程中通过适当处理存储晶体管实现的。
这样的ROM通常包括许多平行位线和许多平行字线，位线经由存储晶体管的源极引线和漏极引线布置，字线垂直于位线布置并且在所有情况下都与一行存储晶体管的栅极引线相互连接。对这种排列的小型化存在着某些固有的限制。每个晶体管的栅必须有一特定的最小长度以确保存储晶体管转换到阻塞状态时源和漏之间的电流被可靠地夹断。此外栅电极间的最小距离也由制造过程来决定。
通常的ROM的各种改型已被提出以获得增加的封装密度。
DE-4214923A1公开了一种“与非”结构的掩膜ROM装置及其制造方法，许多相互平行延伸的沟槽形成在一硅衬底表面的一存储晶体管区域内。为此，这些MOS存储晶体管使用沟槽侧壁作为沟道区域。为此目的，一层薄的栅氧化物被覆盖在侧壁上并再在其上覆盖一栅电极。位线垂直于沟槽的方向，交替地布置在顶部和底部。字线与其成直角排列。
采用适当的掩膜离子注入通过掺杂所选择的存储晶体管的沟道实现ROM的程序化。其结果，通过恰当地选择掺杂材料和掺杂浓度，这些存储晶体管的起始电压可以提高到高于工作电压的数值。因此在ROM的读过程中，被掺杂的存储晶体管在加上工作电压时阻塞，而非掺杂晶体管在加上工作电压时接通。
另一种程序化过程在于，用一种绝缘物填充沟槽，并在沟槽侧壁的一些位置上将绝缘物刻蚀一个孔，在这些位置上应该制造接通晶体管。然后，在进一步的制造步骤中，在孔壁上形成栅氧化物。然后在栅氧化物上覆上多晶硅以形成栅电极。没有被形成栅的沟槽侧壁的区域形成某些单元，这些单元在加上工作电压时阻塞。
虽然所述两种程序化方法提供了可用的结果，但它们本身有一些特殊难题。
由DE-4214923A1已知的程序化方法中，掺杂离子注入，以及由此接通电压的调整是在相对于沟槽侧壁的入射角为斜角的情况下进行的，这对本发明是有特殊意义的。用于选择性离子注入的掩膜采用光刻技术成形的方法制造，并在离子注入步骤完成后再除掉。因此，此后不再可能分辨离子注入的位置。其结果是，也不再可能把栅氧化物和栅电极层直接与注入的位置对准，这些层在随后的制造步骤中是必须要应用的。因此存在失准的风险，使得栅没有精确地布置在沟道已离子注入的区域上。其结果是，即使加上工作电压时通常应该阻塞的存储晶体管的部分沟道可能有非常好的电导性。不希望的漏泄电流则会流过，该漏泄电流增加ROM的功率要求，乃至搞错程序。此外，有可能不易于将这种程序化方式与采用浅槽隔离(STI)所制造的存储器集成起来。这些沟槽必须在STI方法结束之后采用单独的光刻和刻蚀步骤制作。随后多晶硅布置在这种形貌上使得栅平面的光刻技术和结构化更加困难。
在提到的第二种程序化方法方面也出现很多问题。程序化是借助光刻技术形成的光刻胶掩膜实现的，掩膜在绝缘物上将被刻蚀为孔的那些位置留有窗口。在此同样的，由于程序化掩膜对准出现一些问题，该掩膜通常不能被精确固定。如果用光刻方法沟槽可达到的最小宽度为F，程序化掩膜在字线方向上的失准导致这样一种情况，即沟槽和开口之间的重叠变得小于孔的实际横截面，尤其可能变得大大小于F/2。但另一方面，在一些位置具有沟槽全部宽度(≥F)的孔就必须被刻蚀，而在这些位置两个晶体管应在沟槽中处于彼此相对的位置。在随后的刻蚀过程中，因而有必要刻蚀具有完全不同横截面的孔。由于通常的氧化物刻蚀工艺开小孔要比开大孔慢很多，大孔中的下层位线已受到严重影响而小孔还没有被正确地刻蚀出来。上层位线也不可避免地被过度刻蚀，除非可以将其用附加的覆盖层保护起来。受到影响的位线的电阻大大增加。这一技术上的限制导致最小可达到的单元面积的增加以及由此导致费用的增加。
本发明的任务在于提供一种具有自对准程序化的垂直晶体管的ROM，并提供制造这种ROM的方法。
通过将权利要求1和7的特征部分的特征用于通用型ROM，本发明的任务得以实现。由从属权利要求得到一些有利的实施方案。
本发明以一种意想不到的有利方式将上述两种程序化方法的特定特征结合起来。
一种自对准程序化的ROM是借助这样一个ROM获得的，该ROM具有平行沟槽，具有沿沟槽的长度方向在沟槽底部和沟槽顶部布置的位线，具有与其垂直布置的字线以及具有在沟槽侧壁中垂直布置的晶体管，借助用绝缘物填充这些沟槽，在含有一个位于一个沟槽侧壁上的晶体管，和一些含有位于两个沟槽侧壁上的晶体管的沟槽区域内，绝缘物被从整个沟槽横截面中除掉。由于绝缘物从相应的沟槽区域内的整个沟槽横截面上都被除掉，所以在采用刻蚀方法制造无绝缘物区域的过程中就不会出现由于无绝缘物区域横截面的极端偏差产生的那些困难。在刻蚀过程中得到均匀的无绝缘物区，并且对位线的侵蚀被减小到最低程度。
在根据本发明的一个ROM中，所有的沟槽均有利地具有相等的宽度，并且沟槽中所有无绝缘物区域均具有相等的尺寸。其结果是，这些区域可以采用刻蚀的方法非常精确地制造，并可以基本上避免对位线可能的损害。
按照一个有利的实施例，根据程序化需要所选择的晶体管沟道区域的电导率由一倾斜掺杂注入来改变。掺杂离子则由上方倾斜地撞击到待注入沟槽侧壁上的预定区域中，而预定不用于离子注入的区域用一掩膜屏蔽上。
如果光刻胶掩膜用于屏蔽沟槽侧壁以避免离子注入则可获得好的结果。
沟槽的无绝缘物区域适当地用一栅结构填充。因为这些区域的沟槽侧壁被用作含有程序化信息的沟道，所以按照本实施例，晶体管可以被定位在无绝缘物沟槽区域内。
栅叠层可以有利地被加入到根据本发明结构类型的ROM的具有高精度均匀制造的无绝缘物区域中。
按照本发明，为了制造这样一种ROM，即具有平行沟槽，位线沿沟槽的长度方向在沟槽底部和沟槽顶部布置，字线横向于此布置，晶体管在沟槽侧壁中垂直布置，应用了一种具有下列工艺步骤的方法：-沟槽被填充有绝缘物；-在字线和译码线以后在沟槽上要经过的那些位置处，在绝缘物中被刻蚀出孔，这些孔同沟槽一样宽；-按照程序化要求所选择的晶体管的沟道区域的电导率特性采用一种掩膜的方法被改变；-栅结构被加到沟道区域。
根据本发明的制造方法确保位线基本上不受损害，并且程序化是自对准的。因为将被刻蚀在绝缘物中的具有相互差别很大的横截面的孔的问题不再出现，所以无绝缘物区域可以容易地制成。因而采用刻蚀的方法无绝缘物区域可非常一致地被形成。这就避免了这样一种情形，即将被刻蚀的相对大的区域已出现过度刻蚀，以及周边区域，例如位线，或已被侵蚀，而将被刻蚀的相对小的区域还没有完全刻蚀。通过在无绝缘物沟槽区域的制造完成以后，绝缘物填料保留在沟槽中的结果是，位于这些绝缘物填料下方的沟槽区域被有效地保护以防止其后掩膜方法产生的影响。这些沟槽侧壁区域的电导率特性的改变得以避免。
下面，参照附图详细说明本发明，其中：
图1示出根据本发明，在制造过程中，在沟槽中的无绝缘物区域
已刻蚀完之后，并在应用覆盖掩膜方法之前的ROM的一个局
部透视图；图2示出表示沟槽侧壁倾斜掺杂离子注入的原理简图。
一个半导体只读存储器(ROM)构造在一硅衬底1上。许多直线形沟槽2沿一个方向相互平行布置。沟槽2具有一近似矩形的横截面。底部3的宽度可以，例如，近似地与侧壁4的高度相同。但是，当然，其它尺寸也是可以的。沟槽2之间的脊5也具有一个矩形横截面。这里，顶部6的宽度近似等于沟槽2的宽度。位线8和9沿沟槽方向7布置。下层位线8布置在沟槽底部3上并占据沟槽2的整个宽度。上层位线9布置在顶部6上，并同样占据顶部6的整个宽度。位线8和9，例如，采用扩散的方法形成。它们可以达到，例如，近似沟槽侧壁4的高度的四分之一的高度。但是，其它的几何尺寸也是可以的。
图中没有示出的字线沿横向方向10布置。在已完成的ROM中，字线位于上层位线9的上方。在字线区域11中它们越过沟槽2和脊5。在沟槽2中有绝缘物填料12。在图1所示的ROM制造阶段之前的一制造阶段中，沟槽2中直到上层位线9的上部边缘的部分曾是完全被绝缘物填料12填满的。然后，为了获得图1所示的ROM状态，采用刻蚀工艺将字线与沟槽2重叠区域中的绝缘物填料12除掉。该刻蚀工艺在ROM的表面内提供了一些直角平行六面体形状的孔，这些孔向下延伸到下层位线8，并与沟槽2同宽。因而这些孔以下层位线8为底，以沟槽侧壁4为相互对置的两侧面，并以绝缘物填料12的两个侧壁为另外两相互对置的侧面。
图2所示为继图1所示中间制造状态之后的制造步骤。图2所示为所选择的沟槽侧壁4的程序化离子注入。这是一种掩膜的方法，其中单独的沟槽侧壁4被覆在它们上面的光刻胶掩膜13屏蔽起来以防止离子注入。光刻胶掩膜13用一种通常的光化学工艺制造。从倾斜的上方沿离子注入方向14，用掺杂离子实现对沟槽侧壁4的离子注入。掺杂离子改变晶体管的特性曲线，晶体管的沟道布置在受到注入的沟槽侧壁4中。晶体管的源和漏由下层位线8和上层位线9构成。图2中没有示出栅绝缘。它是在离子注入工艺之后的制造步骤中被覆到沟槽侧壁4上的。首先覆上栅氧化物，然后覆上栅电极和栅叠层。因此晶体管是沿垂直方向布置的。在制造栅之前，光刻胶掩膜被再次除掉。依据形成相应晶体管沟道的沟槽侧壁4是否受到离子注入，可以得到具有不同特性曲线的晶体管。由于不同的特性曲线在给定的工作电压下晶体管可能有不同的开关状态，从而构成了ROM的程序化信息。
栅制造完成之后，它们与位于上层位线9之上的沿横向方向10布置的字线被电气连接。

Claims (7)

1．具有平行沟槽的半导体只读存储器(ROM)，具有沿沟槽的长度方向在沟槽底部和沟槽顶部布置的位线，具有横向于此布置的字线，并且具有在沟槽侧壁中垂直布置的晶体管，其特征在于，沟槽(2)含有绝缘物填料(12)，其中在一个沟槽侧壁(4)上只有一个晶体管，以及在两个对置排列的沟槽侧壁上各有一个晶体管的沟槽区域内的绝缘物填料(12)被从沟槽的整个横截面上除掉。
2．根据权利要求1所述的半导体只读存储器，其特征在于，所有沟槽(2)具有相等的宽度，并且沟槽(2)中所有无绝缘物区域大小相同。
3．根据权利要求1或2所述的半导体只读存储器，其特征在于，根据程序化要求所选择的沟道区域的掺杂被改变，其结果是该沟道区域的电导率特性被改变。
4．根据权利要求3所述的半导体只读存储器，其特征在于，所选择的沟道区域有一附加掺杂。
5．根据上述权利要求之一所述的半导体只读存储器，其特征在于，无绝缘物区域填充以栅结构。
6．根据权利要求5所述的半导体只读存储器，其特征在于，栅结构包括栅氧化物和栅叠层。
7．制造一种根据上述权利要求之一所述的半导体只读存储器的方法，其特征在于以下步骤：
-沟槽中被填充有绝缘物；
-在沟槽上以后将布置字线和译码线的那些位置，与沟槽同宽的孔被刻蚀在绝缘物中；
-按照程序化要求所选择的晶体管的沟道区域的电导率特性，采用掩膜的方法通过掺杂来改变；
-栅结构被覆于该沟道区域。
根据权利要求7所述的制造半导体只读存储器的方法，其特征在于，通过倾斜掺杂离子注入改变沟道区域的电导率特性。
根据权利要求7或8所述的制造半导体只读存储器的方法，其特征在于，掩膜方法是借助光刻胶掩膜实现的。
CNB971983666A 1996-09-30 1997-08-29 半导体只读存储器及其制造方法 Expired - Lifetime CN1154175C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19640235A DE19640235C2 (de) 1996-09-30 1996-09-30 Halbleiter-Festwertspeicher mit in Grabenseitenwänden vertikal verlaufenden Transistoren und Verfahren zu seiner Herstellung
DE19640235.2 1996-09-30

Publications (2)

Publication Number Publication Date
CN1231763A true CN1231763A (zh) 1999-10-13
CN1154175C CN1154175C (zh) 2004-06-16

Family

ID=7807395

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971983666A Expired - Lifetime CN1154175C (zh) 1996-09-30 1997-08-29 半导体只读存储器及其制造方法

Country Status (8)

Country Link
US (1) US6429494B1 (zh)
EP (1) EP0931340B1 (zh)
JP (1) JP2001501371A (zh)
KR (1) KR20000048722A (zh)
CN (1) CN1154175C (zh)
DE (2) DE19640235C2 (zh)
TW (1) TW367619B (zh)
WO (1) WO1998015001A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365768C (zh) * 2001-02-09 2008-01-30 微米技术有限公司 带有超薄垂直体晶体管的快速存储器
CN1345091B (zh) * 2000-09-28 2010-12-22 株式会社东芝 利用隧道磁阻效应的半导体存储器及其制造方法
CN101223629B (zh) * 2005-07-19 2011-04-06 日产自动车株式会社 半导体装置制造方法
CN101154662B (zh) * 2006-09-29 2011-05-04 海力士半导体有限公司 晶体管及其制造方法
CN102332300A (zh) * 2010-05-26 2012-01-25 夏普株式会社 半导体存储装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
DE10134101B4 (de) * 2001-07-13 2006-03-23 Infineon Technologies Ag Integrierter Halbleiterspeicher und Herstellungsverfahren
KR100401004B1 (ko) * 2001-08-27 2003-10-10 동부전자 주식회사 마스크롬 구조 및 그의 제조방법
US7623367B2 (en) * 2006-10-13 2009-11-24 Agere Systems Inc. Read-only memory device and related method of design
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JPH04354159A (ja) * 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5705415A (en) * 1994-10-04 1998-01-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
DE4437581C2 (de) * 1994-10-20 1996-08-08 Siemens Ag Verfahren zur Herstellung einer Festwertspeicherzellenanordnung mit vertikalen MOS-Transistoren
DE19510042C2 (de) 1995-03-20 1997-01-23 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19514834C1 (de) 1995-04-21 1997-01-09 Siemens Ag Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung
DE19600423C2 (de) * 1996-01-08 2001-07-05 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1345091B (zh) * 2000-09-28 2010-12-22 株式会社东芝 利用隧道磁阻效应的半导体存储器及其制造方法
CN100365768C (zh) * 2001-02-09 2008-01-30 微米技术有限公司 带有超薄垂直体晶体管的快速存储器
CN101223629B (zh) * 2005-07-19 2011-04-06 日产自动车株式会社 半导体装置制造方法
CN101154662B (zh) * 2006-09-29 2011-05-04 海力士半导体有限公司 晶体管及其制造方法
CN102332300A (zh) * 2010-05-26 2012-01-25 夏普株式会社 半导体存储装置
CN102332300B (zh) * 2010-05-26 2014-10-29 夏普株式会社 半导体存储装置

Also Published As

Publication number Publication date
DE59709112D1 (de) 2003-02-13
EP0931340B1 (de) 2003-01-08
TW367619B (en) 1999-08-21
KR20000048722A (ko) 2000-07-25
EP0931340A1 (de) 1999-07-28
DE19640235A1 (de) 1998-04-09
CN1154175C (zh) 2004-06-16
WO1998015001A1 (de) 1998-04-09
US6429494B1 (en) 2002-08-06
JP2001501371A (ja) 2001-01-30
DE19640235C2 (de) 2001-10-25

Similar Documents

Publication Publication Date Title
US7081651B2 (en) Non-volatile memory device with protruding charge storage layer and method of fabricating the same
US20080296667A1 (en) Semiconductor device and manufacturing method thereof
KR20040011656A (ko) 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
KR20030012642A (ko) 이이피롬 메모리 셀 및 형성 방법
CN1154175C (zh) 半导体只读存储器及其制造方法
KR100673018B1 (ko) 이이피롬 및 그 제조 방법
KR100500456B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
CN116669417A (zh) 存储器结构及其形成方法
KR100308591B1 (ko) 무접점불휘발성반도체메모리장치및그제조방법
US7465631B2 (en) Method of fabricating a non-volatile memory device
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
KR100520693B1 (ko) 반도체 메모리 어레이 및 그 제조 방법
KR20140046526A (ko) 반도체 소자 및 그 제조 방법
CN1139114C (zh) 劈栅闪速存储单元的制造方法
US20100102375A1 (en) Semiconductor device and manufacturing method thereof
KR100463203B1 (ko) 활성 영역을 구비하는 반도체 소자
KR100885790B1 (ko) 플래쉬 메모리 소자 및 그 제조 방법
KR100538066B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100604180B1 (ko) 메모리 셀 장치 및 그의 제조 방법
US6294431B1 (en) Process of manufacture of a non-volatile memory with electric continuity of the common source lines
KR100187679B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100261176B1 (ko) 플래쉬 메모리 제조방법
KR100524914B1 (ko) 비휘발성 반도체 메모리소자 및 그 제조방법
KR100255159B1 (ko) 플래쉬 이이피롬 셀 어레이의 소오스 라인 세그먼트 트랜지스터 제조 방법
KR20030049781A (ko) 플래시 메모리 셀 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AG

Effective date: 20120223

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120223

Address after: Federal Republic of Germany City, Laura Ibiza Berger

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

CX01 Expiry of patent term

Granted publication date: 20040616

CX01 Expiry of patent term