CN1209632C - 印刷电路板测试设备与方法 - Google Patents

Abstract

本发明涉及一种电路板测试设备，它包括多个电路板测试点。该测试设备有一个电子分析器，它包括多个测试连接部，受测电路板的每个电路板测试点藉由一电连接部接触一测试连接部。电连接部中至少两个互相电连接，从而受测电路板的至少两个电路板测试点连接单个测试连接部。

Description

印刷电路板测试设备与方法

技术领域

本发明涉及测试印刷电路板的设备与方法。

背景技术

印刷电路板包括多个电路，随着电子元件持续小化，这些电路在电路板上的密度一直增加。

已知的电路板测试装置或设备基本上可分为两类。属于第一类的是具有适配器的装置，在其中由适配器同时接触全部电路板测试点。第二类包括所谓指形测试器，这些设备用两支或更多支指形探针(finger probes)依序扫描各别的电路板测试点。

适配器型测试装置例如由DE4237591A1、DE4406538A1、DE4323276A、EP215146B1及DE3838413A1揭示。

此类适配器基本上使受测电路板的许多电路板测试点的不规则构造与电气测试装置的给定的格栅图形(grid pattern)相适应。在受测现代电路板的例子中，这些测试点不再被安排为规则的格栅图形，这就是为什么产生接触格栅图形及电路板测试点间的连接的接触钉被安排成倾斜的或在适配器里弯折的原因，或用所谓转换器把规则的接触格栅图形转换成电路板测试点的不规则结构。

依据所涉及的设备的型式，对各别的电路作电路中的开路测试或对其他电路的短路测试。短路测试可以涉及检测低阻及高阻短路。

已知各种进行开路及短路的测试方法，对每一电路作短路测试或对一电路的每一分支作开路测试，从而有多个电路的现代电路板需要执行相应的大数量的各别测试程序。

已经有使各别测试最佳化并使其数量最小的种种企图，为此目的已提议及实施了许多不同的方法。

发明内容

本发明的目的是提供构造简单的电路板测试设备，用它可测试具有电路板测试点密度和/或电路板测试点间的间距极小的电路板。

可用测试包括多个电路板测试点的印刷电路板的测试设备达成此目的，它包括一电子分析器，该电子分析器包括多个测试连接部，每个电路板测试点藉由一电连接部而接触该电子分析器的一测试连接部，其中，电连接部中至少两个互相电连接，从而受测电路板的至少两个电路板测试点连接至单个测试连接部；所述电子分析器的所述测试连接部电连接至一格栅图形，一适配器和/或转换器设在该格栅图形上，将受测的电路板放在所述适配器和/或转换器上，所述适配器和/或转换器产生从在所述电路板上的所述电路板测试点到所述格栅图形的触点的电接触，并且所述格栅图形的至少两个触点彼此电连接；所述格栅图形被做在一格栅座的表面上，所述格栅图形的至少两个触点在所述格栅座中彼此电连接；所述格栅座被做成多层电路板；馈通接触从所述触点垂直向下延伸穿过所述格栅座的各层，所述馈通接触和触点被安排成规则的格栅图形；所述馈通接触和所述触点被安排成数行，并且扫描通道被设在所述馈通接触的所述数行之间，每个所述馈通接触电连至单个扫描通道；一行触点中每个第x个触点与同一扫描通道电连接，其中x是整数。

依据本发明，把电子分析器的每个测试连接部连到数个电路板测试点和/或连到测试设备的一格栅图形的数个触点，结果，较之于作比较的测试设备，可观地减少电子分析器的单元的数量，且显著地简化测试设备的总体结构。

此外，本发明的目的是提供一种测试电路板的方法，本发明的方法比可比较的已知方法更简单且快速，此方法藉由上述的测试设备实施，所述测试设备包括一个适配器，所述方法包括：藉助于至少一个相邻性标准，判断受测的未组装电路板的两个电路是否实际上不能形成短路；如果满足至少一个相邻性标准，则不必在此所述两个电路间进行短路测试。

本发明的方法允许可观地减少各别的测试程序的数量。这些方法可与本发明的设备合用而获得的特别的优点。

附图说明

图1是基部格栅图形简化的俯视图；

图2是通过两条扫描通道间部分的格栅座的剖面图；

图3是导体路径图形的俯视图，以说明相邻性(adjacency)标准；

图4是包括连接屏蔽(mask)的适配器的剖面图；

图5是通过两级适配器的剖面图；

图6是另一格栅图形的简化的俯视图；

图7是转换器的导体路径的简化的俯视图；

图8是通过另一测试设备的部分的剖面图。

具体实施方式

测试设备包括一电子分析器，它电连接至一格栅图形。适配器设在格栅图形上。将受测电路板放在适配器上，后者在电路板上的测试点与格栅图形的触点或接触区(pad field)之间产生电连接。可把转换器板插入适配器，可用转换器板把电连接从一触点转换至与前者分开的电路板测试点。

本发明的设备包括格栅图形阵列1，它具有设在格栅座3上的多个触点2，格栅图形阵列1的至少两个触点2在格栅座3内电连接。

格栅座3最好做成多层电路板。如图2所示的实施例包括上及下界定层4及5及十三个中间层6。

垂直馈通接触垂直向上穿过最上层4及全部中间层6。通常把馈通接触7做成一个孔而在孔壁上有导电的金属化的镀层。举例而言，把馈通接触安排成规则的方形格栅图形，在两个馈通7间的间距a例如是500微米。在陶瓷格栅座3的情形中，中心间距a可降至100微米。其他型式的规则的格栅图形是可能的，例如，长方形或六边形格栅图形或把相邻行的馈通接触元件7安排成交错的。因此，把馈通接触7及相应的触点2安排成若干行(R1、R2、…)及若干列(S1、S2、…)(图1)。在两行馈通接触7间，导体路径(以下称为扫描通道)被埋在格栅座3里。在图1所示的实施例中，在两行馈通接触7之间有十二条扫描通道10，在图2所示的实施例中有二十四条扫描通道，它们成对地被安排在两中间层6间的中间涂层(intercoating)里。靠近一行馈通接触7的十二对扫描通道10被派给此行，亦即把某行的每个馈通接触7，因而每个触点2，经分支线11电连接至指派给此行的若干扫描通道10之一。

在图2中，用K1至K36表示三十六条扫描通道，由此在图1中，与前三行触点2电连接的扫描通道的号码被标示在前三行触点2里。在根据1所示的实施例，在一行中每隔十二个触点2电连接至相同的扫描通道10。换言之，一行每隔十二个触点2经扫描通道10而电连接。这样，在每种情形中，由单个扫描通道10提供对多个触点2的扫描，结果，显著简化在格栅座3里的导体路径结构，从而可比传统的格栅座更紧密地安排馈通接触7，因此，可显著增加触点2的格栅图形密度。

把扫描通道10在格栅座3的边缘连到电连接部，例如可与扫描或电子分析器电路连接的连接器。尽管在格栅图形阵列1上有许多触点2，但电子分析器的测试连接部的数量相当低，因为对于每条扫描通道10仅需提供一个测试连接部。在已知的测试设备中，对于每一触点2提供至电子分析器的分开的测试连接。较之于传统的测试设备，分析器的电子电路，由触点在扫描通道处被归并在一起的程序及测试连接的减少而可观地减少。

取代连接器，任何适当的可拆卸的及不可拆卸的电连接可在格栅座3及电子分析器间的界面间提供。举例而言，可把测试连接部焊接至扫描通道10。在电子分析器与格栅座3一体化或被固定在格栅座3的底面时，此一不可拆卸的电连接，尤其适合。

此外，本发明的设备的机械结构非常简单，因为把电连接安排在格栅座3的侧面上，从而可把电子电路安排得实际上脱离格栅座3。因此，可把压力元件9(例如压力板)正好安排在格栅座3下，压力元件把格栅座3及适配器和/或转换器压在受测电路板上。

因为触点的电连接，把受测电路板各别的电路电连接，从而传统的开路或短路测试对所谓并行测试器(＝测试设备及适配器)是不可能的。

为在电路间避免不要的电连接，一种可能方式是应用在指形测试基指形测试器里已知的相邻性程序，它确定在受测电路板的哪些电路之间实际上无任何电连接发生在受测电路板里，从而满足该相邻性标准的两个此类电路的电连接不会对藉由格栅图形的触点所进行的测试产生负面影响。

图3简单示意地呈现五条导体路径42a至42e。这些导体路径中的每一条彼此平行，且每条导体路径在其端点处有接触环43。在图3中，只有安排在左边的导体路径段42a被连到另一导体路径44，导体路径44向下且平行于其余导体路径42b至42e段的接触环43所排成的行。导体中径段44在它的一端包括一接触区(contact pad)45。

用以下的相邻性标准，可判断两条特定的导体路径间有无发生电连接。

1.若还有一条导体路径存在于两条特定的导体路径之间，则短路不可能直接发生在该两条特定的导体路径之间。导体路径段42c在导体路径段42b及42d之间通过，导体路径段42d在导体路径段42c及42e之间通过，从而若直接相邻的导体路径段之间不发生短路，则在导体路径段42b及42d之间或导体段42c及42e之间不可能发生短路。因此，仅测试直接相邻的导体路径，即足以测试出短路。不直接相邻的导体路径因此满足相邻性标准且可彼此电连接以进行短路测试，如图3里的虚线46所示。

2.若两条导体路径的间距没有一处小于预定的相邻性间距，则大体上可排除在两条导体路径间的短路。构成导体路径段42a及44的导体路径序列(train)离各别导体路径有不同距离A1至A3。将这些距离A1至A3与相邻性间距作比较，当与各别的导体路径42b至42e的距离A1至A3大于相邻性间距时，对应的导体路径满足相邻性标准。相邻性间距大体上依赖用以制造电路板的方法，且通常在0.5毫米至5毫米的范围里，最好在1毫米至3毫米的范围里。

3.若导体路径被安排在电路板中的其他层里，则它们不能形成短路，且满足另一相邻性标准。

在判断短路可否在两条导体路径之间发生时，可采用上述相邻性标准之一或多项，把它们逻辑地连到一“或”门，从而满足一条标准即足以排除在导体路径间的短路。若在制造电路板时采用特殊方法(举例而言，当把挡板(stopper)铺在电路板的某些部分之间，从而无短路可发生在这些部分的导体路径之间)，则可用这些特定标准补充上述相邻性标准。

满足相邻性标准的导体路径或电路对可经由扫描通道10而电连接。

这些“所要的”短路或电连接不仅无害于测试，甚至可加速并简化测试，因为在每个情形中可在单个测试中同时测试两个或多个电路。

可把连接屏蔽50插在格栅座及适配器之间而人工地产生此类所要的电连接(图4)。图4示意地呈现一个适配器32，它有顶、底界定层51、52，以预定图形在它们里面钻出孔，钉形或针形测试探针54穿过这些孔，这些探针54把格栅图形阵列1的触点2连接至受测电路板的测试点。

本发明不限于上述适配器3。本发明可应用到弯曲型(kink-type)测试探针适配器或一个用弯钉测试探针或导电橡胶按钮取代钉形探针54的适配器。

连接屏蔽50被安排在格栅图形阵列1上并包括多个孔55，适配器32的探针孔54穿过这些孔55而接触格栅图形1的触点2。把导体路径57设在连接屏蔽50的面向适配器32的一面上，每条导体路径至少与不接触格栅图形阵列1的触点2的适配器32的两支探针54电连接。藉由这些导体路径57及适配器32的相应的探针54，在受测电路板的各别的电路之间产生电连接，结果，一次可对相连的若干电路如同单个电路那样进行短路测试，因此，加速了测试。图4呈现在连接屏蔽50的表面上的导体路径57。在本发明的范围内，这些导体路径57也可被做在连接屏蔽50里，它们在该表面上仅被引至小的导体路径触点且在必要时直接连到在底面的触点2。与连接功能结合或无连接功能，此一屏蔽可提供极密的导体路径触点的格栅图形，其中一些分布在连接屏蔽50的表面上的导体路径触点藉由一条导体路径57，或藉由一支探针54、一电路及另一支探针54，连接至该格栅图形的单个触点2。导体路径触点最好做得比触点2小很多，并且，举例而言，为具有100微米至800微米边长的方形。藉助于此适配器屏蔽，只要通过架设有较紧且较密的导体路径触点阵列的屏蔽，就能提高格栅图形的触点2的密度。

理想上，藉由在受测电路板的各别电路间的连接屏蔽50的电连接，电路可被电连接至总共只有两个电路阵列，从而藉由只在两个阵列间的单个测试，即可达成对在电路板上的短路测试。

可用此连接板50进行开路测试，藉此，受测电路板的各别电路的末端通过连接板50串联，从而产生长导体序列，可在单个测试中对该长导体序列进行开路测试。

此连接板可与上述测试设备(其中，数个触点藉由一条扫描通道10而彼此连接)一起使用以获得很大的好处。在此安排中，连接板50使该电路板的数个互连的电路连接至单个触点2。

在图4中，连接屏蔽50是颇厚的，且与格栅图形阵列1隔开，从而停在适配器32的上层51上的导体路径57上的探针54比其余插入孔55的探针54伸出得更显著。这些连接屏蔽50是50微米厚，从而连接屏蔽50所造成的探针的高度差是在一般的公差内。然而，还可用较厚且较强的连接屏蔽，于是需缩小停在导体路径57上的探针54b的长度以补偿尺寸。

图5所示是类似的适配器32及连接板50。此适配器的基本结构与图4所示者相同，唯一差异是探针的长度，亦即插入连接板50的孔55的探针54a的长度大于停在连接板50的导体路径57上的探针54b的长度。

以此适配器32，在第一种测试中，仅使较长的探针54a接触电路板测试点而可对受测电路板的电路进行短路测试，且在第二种测试中，把受测电路板更用力压向适配器，而使较短的探针54b接触电路板测试点。

在第一种测试中(其时仅较长的探针54a接触电路板测试点)，进行短路测试。在此安排中，每个电路接触一探针54b。

在第二种测试中(其时较长的探针54a及较短的探针54b都接触电路板测试点)，进行开路测试，藉此，因为与较短的探针54b接触，各别子电路(sub-circuit)串联。

理想上，不应用相邻性标准时，仅需一条扫描通道10供受测电路板的每个电路使用，因为在短路测试中，每个电路须接触一次，而开路测试中，各别的电路或它们的部分仅需彼此连接。应用相邻性标准时，基本上可以进一步减少所需的扫描通道的数量。

如在指形测器中已知，可用电容测试来检测开路和/或短路。在此安排中，用单个测试可同时扫描数个电路。

计及相邻性标准亦可进行电容测试，结果，提高测试的准确度。

可单独使用或合用上述避免不要的电连接的可能性。

图6呈现本发明的格栅图形阵列的另一实施例。此格栅图形阵列被分为20个水平行(R1-R20)及24个垂直列(S1-S24)。在实际应用中，行及列的数量要大许多。每相邻四行(R1-R4；R5-R8；R9-R12；等等)形成一区段(SE1、SE2、SE3、等等)。在这些区段中，每一行每隔四个触点被连至一条扫描通道。在这些区段中，各别行的触点2被连到相同扫描通道，连接一条扫描通道的相邻两行触点最好在格座上沿对角线安排。在图5所示的实施例中，每一区段设有四条扫描通道。在第一区段中，触点1连接至第一条扫描通道，触点2连接至第二条扫描通道，触点3连接至第三条扫描通道，触点4连接至第四条扫描通道。扫描通道包括至数行触点的电连接，连接至一条扫描通道的相邻行或列的触点2最好交错安排。由于扫描通道连接至数行的触点，因此扫描通道的数量进一步被减少。

在格栅座3里的各别层6间的扫描通道10可沿不同的方向安排(俯视之)，更特别地说，把它们安排得彼此垂直，结果，可获得区域选择性。

依据本发明，藉由在受测电路板的电路板测试点及电子分析器的测试连接部间的电连接或短路，以获得高电路板测试点密度的原理，亦可由在转换器板30里的电连接而获得(图7)。为此目的，把转换器板30安排在两个适配器之间，一个是安排在格栅图形及转换器板30之间的全格栅匣(full grid cartridge)或全格栅适配器(full grid adapter)，另一个是安排在转换器板30及受测电路板之间的插脚转换器适配器32。在转换器板30中，插脚转换器适配器的数支插脚藉由一条导体路径40而彼此电连接，每条导体路径40仅接触全格栅适配器的单个探针或格栅图形阵列的单个触点2。这些导体路径10因此使两个或更多个上接触区41o连接至单个下接触区41u。此“通过转换器板所做的电连接”使插脚转换器的插脚的数量大于全格栅适配器的探针的数量或大于格栅图形阵列的触点2的数量。此实施例可用现有的测试设备以高度成本效益获得，并提升有效电路板测试点密度。上述避免不要的电连接的方法亦可同样应用。

以下将参考图8描述用于测试电路板101的本发明的另一设备。此测试设备包括一个安排在受测电路板101及全格栅匣103之间的适配器32。全格栅匣103被放在测试设备的格栅座3上，格栅座3通常可包括规则排列的触点或接触区2。接触区2最好以矩形的金薄片做成，每一接触区2经由一条导体路径106连接至电子分析器的测试连接部。也可把导体路径106做成扫描通道。

适配器32包括例如三块水平排列的导板107，在导板里钻出馈通孔108。探针54几近垂直地穿过馈通孔108。探针54用作测试接触。可把这些测试接触做成弹簧接触或导电橡按钮等。例如，EP0369112B1揭示可用作测试接触的导电橡胶按钮。

数片垂直侧壁110设在适配器32上，它们使导板107维持预定间距，且在侧则转闭由导板107所界定的空间。

探针54是简单的刚性探针，它们从在最上方的导板107伸出，在每种情形中，用其外端111接触在电路板101上的一个电路板测试点。

探针54的每个下端112位于最下方的导板107的钻孔108中。适配器32在最下方的导板107之下包括一基座113，在基座113里有垂直馈通接触114。馈通接触114与最下方的导板107的钻孔108对齐，圆柱形轴套115可移动地放在每个馈通接触114之中，并被固定在钻孔114里以防止掉落。

全格栅匣103有数层，在每层中有孔116，把全格栅插脚117放在每个孔116中。每支全格栅插脚由上、下插脚段118及119组成，这些插脚段藉由螺旋弹簧120而彼此弹性地且电气地连接。弹簧120的直径大于插脚段118及119的直径，且钻孔116被做成阶梯形，从而把全格栅插脚117保持在全格栅匣中。上插脚段118的自由段被做成尖端121，而下插脚段119的自由端包括圆头的接触垫122。

全格栅插脚117藉由圆头的接触垫122而接触触点2，因此迫使全格栅插脚117向上抵住轴套115，并以向上的压力使探针54弹性地抵住电路板101的测试点。触点2被安排成规则图形并因此形成格栅图形阵列。相对于该格栅图形阵列的规则格栅图形，探针54被弯折，所以，探针54把格栅图形阵列的规则格栅图形转换成电路板测试点的不规则构造。

本发明与传统的测试设备的一个显著的差异是把两支或更多支全格栅插脚117或探针54派给触点2。通常此指派可变化，亦即一些触点2不接触或仅接触一支探针54，且一些触点接触两支或更多支探针54。触点2与探针54的特别的接触安排依赖于受测电路板的型式。

由于触点2可被探针54多重接触，因此，可增加有用的测试点的数量。

上述多种避免不要的电连接的方法可同时使用。

Claims (34)

1.一种用于测试印刷电路板的开路和短路的测试设备，该电路板包括多个电路板测试点，所述测试设备包括一电子分析器，所述电子分析器包括多个测试连接部，每个所述电路板测试点经由一电连接部接触所述电子分析器的一测试连接部，其特征在于，

至少两个所述电连接部彼此电连接，使得所述受测电路板的至少两个电路板测试点与单个测试连接部连接；

所述电子分析器的所述测试连接部电连接至一格栅图形，一适配器和/或转换器设在该格栅图形上，将受测的电路板放在所述适配器和/或转换器上，所述适配器和/或转换器产生从在所述电路板上的所述电路板测试点到所述格栅图形的触点的电接触，并且所述格栅图形的至少两个触点彼此电连接，

所述格栅图形被做在一格栅座的表面上，所述格栅图形的至少两个触点在所述格栅座中彼此电连接，

所述格栅座被做成多层电路板，

馈通接触从所述触点垂直向下延伸穿过所述格栅座的各层，所述馈通接触和触点被安排成规则的格栅图形，

所述馈通接触和所述触点被安排成数行，并且扫描通道被设在所述馈通接触的所述数行之间，每个所述馈通接触电连至单个扫描通道，

一行触点中每隔x个触点电连至同一扫描通道，其中x是整数。

2.如权利要求1所述的测试设备，其特征在于，所述测试设备包括一由若干触点所组成的格栅图形，从至少一触点发出两个测试接触，每个所述测试接触可接触所述电路板的一个所述电路板测试点。

3.如权利要求2所述的测试设备，其特征在于，把一适配器安排在一全格栅匣上，把所述全格栅匣设在所述测试设备的格栅图形上，所述测试设备包括规则排列的用作为触点的接触区，每个接触区经由一条导体路径连接至所述电子分析器。

4.如权利要求1所述的测试设备，其特征在于，所述测试接触是探针，更特别说是刚性探针。

5.如权利要求1所述的测试设备，其特征在于，所述受测电路板的许多电路的多个电路板测试点只有满足一个相邻性标准时，它们才电连接。

6.如权利要求5所述的测试设备，其特征在于，所述受测电路板的两个特定的电路，在另一电路被安排在所述两电路之间时，满足一个相邻性标准。

7.如权利要求5所述的测试设备，其特征在于，所述受测电路板的两个特定的电路，当在所述两电路间的间距不小于一个预定的相邻性间距时，满足一个相邻性标准。

8.如权利要求6所述的测试设备，其特征在于，所述受测电路板的两个特定的电路，当在所述两个电路间的间距不小于一个预定的相邻性间距时，满足一个相邻性标准。

9.如权利要求5所述的测试设备，其特征在于，所述受测电路板的两个特定的电路，在所述两个电路被安排在受测电路板的不同层时，满足一个相邻性标准。

10.如权利要求8所述的测试设备，其特征在于，所述受测电路板的两个特定的电路，在所述两个电路被安排在受测电路板的不同层时，满足一个相邻性标准。

11.如权利要求1所述的测试设备，其特征在于，所述该触点有100微米到1毫米的中心间距，最好是300微米到800微米。

12.如权利要求1所述的测试设备，其特征在于，每行所述触点每隔x个触点连至相同的所述扫描通道，其中x是一个在3及100间的整数，且最好在10及30之间。

13.如权利要求12所述的测试设备，其特征在于，把一电的界面安排在所述格栅座的侧面以接触所述电子分析器。

14.如权利要求13所述的测试设备，其特征在于，把所述电的界面做成连接器。

15.如权利要求1所述的测试设备，其特征在于，所述适配器包括探针，每支所述探针的每一端形成触点，至少一支所述探针对一条垂直于所述格栅图形的直线而言是斜的。

16.如权利要求12所述的测试设备，其特征在于，所述适配器包括探针，每支所述探针的每一端形成触点，至少一支所述探针对一条垂直于所述格栅图的直线而言是斜的。

17.如权利要求1所述的测试设备，其特征在于，所述转换器板包括导体路径，使电路板测试点电连至所述触点，如此构造所述导体路径，从而使所述受测电路板的电路无一多重连接至一条所述扫描通道。

18.如权利要求12所述的测试设备，其特征在于，所述转换器板包括导体路径，使所述电路板测试点电连至所述触点，如此构造所述导体路径，从而使所述受测电路板的电路无一多重连接至一条所述扫描通道。

19.如权利要求1所述的测试设备，其特征在于，所述转换器板包括导体路径，使所述电路板测试点电连至所述触点，如此构造所述导体路径，从而使所述扫描通道无一多重连接至所述电路板测试点。

20.如权利要求12所述的测试设备，其特征在于，所述转换器板包括导体路径，使所述电路板测试点电连至所述触点，如此构造所述导体路径，从而使所述扫描通道无一多重连接至所述电路板测试点。

21.如权利要求1所述的测试设备，其特征在于，在所述测试连接部及所述电路板测试点之间电连接所述电连接部，提供一连接屏蔽，把所述连接屏蔽设在所述适配器和所述格栅图形之间，所述连接屏蔽包括导体路径，电连至所述两个连接元件，例如所述适配器的探针和/或使至少两个连接元件连接至所述格栅图形的一个触点。

22.如权利要求20所述的测试设备，其特征在于，在所述测试连接部及所述电路板测试点之间电连接所述电连接部，提供一连接屏蔽，把所述连接屏蔽设在所述适配器和所述格栅图形之间，所述连接屏蔽包括导体路径，电连至所述两个连接元件，例如所述适配器的探针和/或使至少两个连接元件连接至所述格栅图形的一个触点。

23.如权利要求21所述的测试设备，其特征在于，所述连接屏蔽包括若干孔，所述适配器的所述探针的一部分穿过所述孔以接触所述格栅图的所述触点。

24.如权利要求22所述的测试设备，其特征在于，所述连接屏蔽包括若干孔，所述适配器的所述探针的一部分穿过所述孔以接触所述格栅图的所述触点。

25.如权利要求21所述的测试设备，其特征在于，停在所述连接屏蔽上的探针比穿过所述孔的探针短，在第一测试程序中，仅较长的所述探针接触所述电路板测试点，而在第二测试程序中，全部所述探针接触所述电路板测试点，因为例如更用力压所受测电路板。

26.如权利要求24所述的测试设备，其特征在于，停在该连接屏蔽上的探针比穿过该等孔的探针短，在第一测试程序中，仅较长的探测器接触该等电路板测板点，且在第二测试程序中，全部探针接触所述电路板测试点，因为更用力压受测电路板。

27.如权利要求1所述的测试设备，其特征在于，提供一片转换器板，在其表面上包括许多接触区，每个所述接触区被派给一个电路板测试点，且在相对面上包括许多接触区，每个所述接触区被派给一个测试连接部，派给所述电路板检测点的两个所述接触区一起连接一个派给所述测试连接部的接触区。

28.如权利要求26所述的测试设备，其特征在于，提供一片转换器板，在其表面上包括许多接触区，每个所述接触区被派给一个电路板测试点，且在相对面上包括许多接触区，每个所述接触区被派给一个测试连接部，派给所述电路板检测点的两个所述接触区一起连接一个派给所述测试连接部的接触区。

29.一种电路板检测方法，此方法藉由如权利要求1所述的测试设备实施，所述测试设备包括一个适配器，其特征在于，所述方法包括：

藉助于至少一个相邻性标准，判断受测的未组装电路板的两个电路是否实际上不能形成短路；

如果满足至少一个相邻性标准，则不必在此所述两个电路间进行短路测试。

30.如权利要求29所述的电路板测试方法，其特征在于，至少两个满足一个相邻性标准的电路彼此电连接，且相对于互相连接的另一电路阵列的至少另一个电路一起接受短路测试。

31.如权利要求29或30所述电路板测试方法，其特征在于，至少两个电路彼此串联，且一起接受开路和/或短路测试，电流仅被送到一串联连接的端部，以判断所述串联的电路是否有开路。

32.如权利要求29所述的方法，其特征在于，为电连接所述两个电路，使用一连接屏蔽，把它安排在一个所述适配器和一个格栅图形之间，所述连接屏蔽包括导体路径，它们电连至至少两个连接元件，例如所述适配器的探针。

33.如权利要求30所述的方法，其特征在于，为电连接所述两个电路，使用一连接屏蔽，把它安排在一个所述适配器和一个格栅图形之间，所述连接屏蔽包括导体路径，它们电连至至少两个连接元件，例如所述适配器的探针。

34.如权利要求31所述的方法，其特征在于，为电连接所述两个电路，使用一连接屏蔽，把它安排在一个所述适配器和一个格栅图形之间，所述连接屏蔽包括导体路径，它们电连至至少两个连接元件，例如所述适配器的探针。

Images