CN1205133A - 滤波协处理器 - Google Patents

Abstract

数字信号处理器(DSP)中的滤波协处理器(图1)利用均衡处理期间调制信号的正交特性。因为,在接收后,仅仅接收信号的某些实数值/虚数值对于解调是有用的,滤波协处理器(图1)仅处理这些值以估计发送的信号。通过处理仅对解调有用的值,滤波协处理器能在给定的时间内处理更多的信息,当和现有技术相比时其具有更大的处理能力。

Description

滤波协处理器

本发明一般地涉及协处理器，并且更具体地涉及数字信号处理器中设置的滤波协处理器。

当前的无线通信系统，例如数字蜂窝系统。为进行信道均衡、信道编码／译码和语音编码需要大量的数字信号处理。一种这样的数字蜂窝系统是Groupe专用移动(GSM)数字蜂窝系统。在典型的GSM数字蜂窝系统配置中，每个独立的数字信号处理器(DSP)专用于一个时隙，从而为均衡单个射频(RF)载波需要八个DSP。但是，为进行信道译码必须把均衡器的每个输出输入到另一个独立的DSP中。为了均衡／译码单个RF载波总共需要16个DSP。

当考虑到诸如GSM的蜂窝系统中所部署的大量RF载波时，接收机内使用的DSP的数量变成是昂贵的。除了成本之外，大量的DSP占据了接收机内宝贵空间的大量部分。另外，大量的DSP相应地散逸出必须从接收机中除去的热量。总之，如上面所述的一个接收机中设置的大量DSP带来许多不利。从而，需要一种在现有技术中不需要大量专用DSP就可接收单个载波中存在的相同数量的信号的方法。

图1以方块图的形式概略地描述根据本发明的滤波协处理器的硬件结构。

图2描述图1的滤波协处理器所使用的数据、系数和输出的总结构。

图3至图12描述如图2中所示的通用的数据结构，表示正如施加到图1的硬件结构的方式0和1上的各种抽选的相关值和卷积值。

图13概略地描述了能从根据本发明的滤波协处理器中受益的均衡器。

图14至图19描述如图2中所示的通用的数据结构，表示正如施加到图1的硬件结构的方式2和3的各种抽选的相关值和匹配滤波值。

图20概略地描述有益地设置在无线通信系统的接收机中的图1的滤波协处理器。

概括地说，数字信号处理器(DSP)中的滤波协处理器利用均衡化处理期间调制信号的正交特性。因为在接收后仅仅接收信号的某些实值／虚值对于解调是有用的，滤波协处理器只处理这些值来估计发射信号。通过仅处理对解调有用的值，滤波协处理器能在给定的时间内处理更多的信息，与现有技术相比它可带来增大的处理能力。

在最佳实施方式中，滤波协处理器包括用于存储数据信息的第一存储器和用于存储系数的第二存储器。滤波协处理器还包括一个控制器，用于控制按多种运行方式执行乘法／累加操作的乘法器／累加器，并用于协调对数据信息和系数的检索。

在最佳实施方式中，一种运行方式还包括复数据序列和中序(mid-amble)序列之间的相关，其中中序系列由交变的纯实数／纯虚数的复数值组成。此外，另一种运行方式包括对相关输出的一个抽选。在和相关处理有关的实施方式中，另一种运行方式还包括2X过采样复数数据序列和中序序列之间的相关，其中中序序列由1X交变的纯实数／纯虚数的复数值组成。

在最佳实施方式中，一种运行方式还包括匹配滤波，其中输入数据是复数，和匹配滤波有关的系数是复数，输出是交变的纯实数数据／纯虚数数据的实序列。另一种运行方式包括对匹配滤波的输出的一个抽选。

上面描述的滤波协处理器产生由最大似然序列估计(MLSE)算法使用的输出。滤波协处理器的系数包括信道响应系数和匹配滤波系数。为了使中央处理器的介入为最小，滤波协处理器在一种运行方式下运行，其中使用一个直接存储访问设备以便把输入数据从存储器中移入滤波协处理器并把滤波协处理器的输出移入存储器。

滤波协处理器应用于一个均衡器中，此均衡器用在与无线通信系统相兼容的接收器中。在该实施方式中，该均衡器包括一个相关块和一个匹配滤波块，相关块用于相关复数据序列和中序序列，该中序序列由交变的纯实数／纯虚数复数值组成，匹配滤波块用于利用复系数匹配滤波复输入并输出一个交变的纯实数数据／纯虚数数据的实数序列。最大似然序列估计(MLSE)块基于匹配滤波块的输出估计无线通信系统中发射的信号。

在该实施方式中，利用第一和第二存储器及一个控制器设置相关块和匹配滤波块，该控制器用于在与相关有关的第一方式下和与匹配滤波有关的第二方式下控制乘法器／累加器以进行乘法／累加操作。和相关有关的第一方式以及和匹配滤波有关的第二方式是在数字信号处理器中的滤波协处理器上执行的。

图1概略地描述根据本发明的滤波协处理器的硬件结构。在最佳实施方式中，滤波协处理器是一个有限脉冲响应(FIR)协处理器。如图1中所示，该系统包括与乘法器／累加器(MAC)109连接的数据存储单元103和系数存储单元106。存储单元的尺寸委托给硬件设计者，但应足够大以容纳GSM电信标准。图1中还示出二个专用的直接存储器访问(DMA)信道112和113，第一信道112用于把数据传送到数据存储单元，第二信道113用于把FIR结果传回到中央处理单元CPU的数据传送。在这种配置下，CPU的介入量为最小，仅仅在初始化时介入。四字的输入缓冲器115和单字的输出缓冲器118在DMA传送处理和FIR数据采集处理之间接合。滤波计数器121负责控制FIR滤波长度。地址发生器124负责根据选定的方式生成指向存储单元103和106的地址指针。控制器127控制FIR的运行并和CPU接合。

如图1中所示，每个时钟周期只执行一次乘法／累加(MAC)运算。这种体系结构对支持各种各样的FIR滤波应用提供最大的灵活性，同时对每种应用保持最小的计算步骤。这促使在面积上和总计算时间上提供低成本的解决办法。

如上面所述，图1中所示的滤波协处理器的体系结构能支持多种方式。在最佳实施方式中，支持四种运行方式(由2个方式位设置)：

1．方式0-实数FIR滤波器。

2．方式1-复数FIR滤波器。

3．方式2-交变产生纯实数／纯虚数输出的复数FIR滤波器。

4．方式3-在完整的复数数据序列和由交变的纯实数数据元素／纯虚数数据元素组成的复数序列之间的复数相关。

还限定一个附加的非抽选的／每二个中取一个的方式位以支持T间距(T-spaced)和T／2间距的通信系统。从而，三个可编程的位使得能有效地实施大范围的FIR滤波应用，下面列举并简单说明其中的一部分应用：

·实卷积FIR滤波器(图3)；

·按输出中每二个取一个的实卷积FIR滤波器(图4)；

·实相关FIR滤波器(图5)；

·按输出中每二个取一个的实相关FIR滤波器(图6)；

·复卷积FIR滤波器(图7)；

·按输出中每二个取一个的复卷积FIR滤波器(图8)；

·只产生实数输出的复卷积FIR滤波器(图9)；

·只产生虚数输出的复卷积FIR滤波器(图10)；

·复相关FIR滤波器(图11)；

·按输出中每二个取一个的复相关FIR滤波器(图12)；

·交变产生纯实数／纯虚数输出的复数FIR滤波器(图14)；

·按输出中每二个取一个产生交变的纯实数／纯虚数输出的复数FIR滤波器(图15)；

·在完整的复数数据序列和由交变的纯实数数据元素／纯虚数数据元素组成的复数序列之间的复相关(图16和图17)；

·按2倍过采样的完整的复数数据序列和由交变的纯实数数据元素／纯虚数数据元素组成的复数序列之间的复相关(图18和图19)；

根据本发明的滤波协处理器的硬件体系结构和GSM电信标准兼容。在GSM中，具有包含着8个时隙的4．615毫秒帧结构使用时分多址联接(TDMA)。每个时隙由156．25个比特组成。对于常规的脉冲数据，存在二组各58个的密码数据比特、26个排成序列的序列比特、6个尾部比特和8．25个保护比特。对脉冲数据的一次访问，存在36个密码数据比特、41个排成序列的序列比特、8个扩充的尾部比特、3个尾部比特和68．25个扩充的保护比特。调制模式是均匀编码的高斯滤波MSK(GMSK)。

图3至图12描述如图2中所示的通用的数据结构，表示正如施加到图1的硬件结构上的方式0和1的各种抽选的相关值和卷积值。每张图中以简报形式提供了初始化数据以及处理数据的各个步骤，并且还给出用于执行数据处理的适用公式。

·实卷积FIR滤波器(图3)；

公式： $F\left(n\right)=\underset{i-0}{\overset{N-1}{\mathrm{\Σ}}}H\left(i\right)\·D(n-i)$

初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列。

核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序/DMA以传送4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。

·计算F(n)，存储结果，触发核心程序/DMA。

·使数据存储单元中得到新的数据字并且递增数据存储单元指针。

·按输出中二中取一的实卷积FIR滤波器(图4)；公式： $F\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}H\left(i\right)\·D(n-i)$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列。

核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序／DMA以传送4个新的数据字，

·数据存储单元中的初始数据按正向次序排列，核心程序／DMA执行滤波器记数号写入。

·计算F(n)，存储结果，触发核心程序／DMA。

·使数据存储单元中得到新的数据字并且递增数据存储单元指针。

·使数据存储单元中得到新的数据字并且递增数据存储单元指针。

·实相关FIR滤波器(图5)；公式： $F\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}H\left(i\right)\·D(n+i)$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按正向次序排列。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序/DMA以传送4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。

·计算F(n)，存储结果，触发核心程序／DMA。

·使数据存储单元中得到新的数据字并且递增数据存储单元指针。

·按每二个输出中取一个输出的实相关FIR滤波器(图6)；公式： $F\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}H\left(i\right)\·D(n+i)$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按正向次序排列。

·核心程序执行滤波器计数号写入。处理：

·若输入数据缓冲器是空的，触发核心程序/DMA传送4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序／DMA执行滤波器记数号写入。

·计算F(n)，存储结果，触发核心程序／DMA。

·使数据存储单元中得到新的数据字并且递增数据存储单元指针。

·使数据存储单元中得到新的数据字并且递增数据存储单元指针。

·复卷积FIR滤波器(图7)；公式： $\mathrm{FR}\left(n\right)-\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n-i))-(HI\left(i\right)\·DI(n-i))$ $F1\left(n\right)=\underset{i-0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·DI(n-i))+(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n-i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按正向次序排列。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序／DMA以传送2个或4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。

·计算FR(n)，存储结果，触发核心程序/DMA。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·按每二个输出中取一个输出的复卷积FIR滤波器(图8)；公式： $\mathrm{FR}\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n-i))-(HI\left(i\right)\·DI(n-i))$ $F1\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·DI(n-i))+(HI\left(i\right)\·\mathrm{DR}(n-i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按正向次序排列。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序／DMA执行滤波器计数号写入。

·计算FR(n)，存储结果，触发核心程序/DMA。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·只产生实数输出的复卷积FIR滤波器(图9)；公式： $\mathrm{FR}\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n-i))-(\mathrm{HI}\left(i\right)\·\mathrm{DI}(n-i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序／DMA以传送2个或4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。

·计算FR(n)，存储结果，触发核心程序／DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·只产生虚数输出的复卷积FIR滤波器(图10)；公式： $\mathrm{Fl}\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DI}(n-i))+(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n-i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·按虚部／实部对的形式组织数据。

系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序／DMA以传送2个或4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序／DMA执行滤波器计数号写入。

·计算FI(n)，存储结果，触发核心程序／DMA。

·得到新的数据字(DI)，递增数据存储单元指针。

·得到新的数据字(DR)，递增数据存储单元指针。

·复相关FIR滤波器(图11)；公式： $\mathrm{FR}\left(n\right)=\underset{i-0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n+i))+(\mathrm{HI}\left(i\right)\·\mathrm{DI}(n+i))$ $\mathrm{FI}\left(n\right)=\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DI}(n+i))-(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n+i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。

·计算FR(n)，存储结果，触发核心程序/DMA。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·按每二个输出中取一个输出的复相关FIR滤波器(图12)；公式： $\mathrm{FR}\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n+i))+\left(\mathrm{HI}(i\right)\·\mathrm{DI}(n+i))$ $F1\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·DI(n+i))-(HI\left(i\right)\·\mathrm{DR}(n+i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。

·核心程序执行滤波器计数号写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。

·数据存储单元中的初始数据按正向次序排列，核心程序／DMA执行滤波器计数号写入。

·计算FR(n)，存储结果，触发核心程序／DMA。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

在接收机的均衡器中使用图1所描述的硬件体系结构是特别有好处的。在图13中概略地描述这种均衡器，其中正交信号I和Q输入到相关块203中。重要的是请注意本发明利用I和Q之间的正交性，从而可以在正交调制系统中有益地实施图1的滤波协处理器。接着，相关块203把它的输出作为匹配滤波器206的输入。匹配滤波器206还把正交信号I和Q作为输入。匹配滤波器206的输出输入到维特比译码器209。如现有技术中所周知，均衡器大致是由相关块203、匹配滤波器206以及维特比译码器209组成的。维特比译码器209的输出输入到信道译码器(未示出)，后者对接收信号进行进一步的处理。

图14至图19描述如图2中所示的通用的数据结构，表示施加在图1的硬件结构上的各种抽选的相关值(方式3)以及匹配滤波值(方式2)。首先的分析是相关处理。在相关处理中，输入数据和中序形式下的同步字模式相关。由于GSM的GMSK调制模式的特性，同步字在纯实数值和纯虚数值之间交变。通常，一次完整的复数相乘需要四次乘法和累加运算。由于同步字的特性，因为实部或虚部中的一个为零(即正交)仅需要二次相乘。图1的滤波协处理器利用这种特性从而把计算时间减少一半。同样，每张图中以简报形式提供初始化数据以及处理数据的各个步骤，并且还给出用于执行数据处理的适用公式。

·完整的复数数据序列和由交变的纯实数／纯虚数数据元素组成的复数序列之间的复相关(图16和17)；

排列的序列(接收数据)为复数(每比特一对I和Q的采样)。中序序列(基准数据)组成交变的纯实数／纯虚数的复数值序列(每比特一个纯复数)，并组成图16中所示的表。公式：

·相关函数是： $\mathrm{FR}\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n+i))+(\mathrm{HI}\left(i\right)\·\mathrm{DI}(n+i))$ $\mathrm{FI}\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DI}(n+i))-(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n+i))$

·利用中序(mid-amble)序列的正交组元可得到： $\mathrm{FR}\left(n\right)=\underset{i=0}{\overset{N/2-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(2i\right)\·\mathrm{DR}(n+2i))+(\mathrm{HI}(2i+1)\·\mathrm{DI}(n+2i+1))$ $\mathrm{FI}\left(n\right)=\underset{i=0}{\overset{N/2-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(2i\right)\·\mathrm{DI}(n+2i))-(\mathrm{HI}(2i+1)\·\mathrm{DR}(n+2i+1))$

·从而，对每个复输入计算一个复相关输出需要一半的MAC运算。初始化：

·设定方式和滤波器计数(=系数值号)。

·系数存储单元中初始系数按正向次序排列。

·核心程序执行滤波器计数号写入。数据处理：

·一旦输入数据缓冲器是空的，触发核心程序／DMA以传送2个或4个新的数据采样。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行2×滤波器计数号写入。

·计算FR(n)，存储结果，触发核心程序／DMA。

·计算FI(n)，存储结果，触发核心程序／DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·二倍过采样的完整的复数数据序列和由交变的纯实数／纯虚数数据元素组成的序列之间的复相关(图18和19)。

排列的序列(接收数据)是二倍过采样的(每比特2×I和Q的采样)。中序序列(基准数据)由交变的纯实数／纯虚数的复数值组成(每比特一个纯复数)。在相关前，通过在纯复数值之间增添复数零对中序序列乘2插值，形成图18中所示的表。公式：

·相关函数为： $\mathrm{FR}\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n+i))+(\mathrm{HI}\left(i\right)\·\mathrm{DI}(n+i))$ $\mathrm{FI}\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DI}(n+i))-(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n+i))$

·利用插值后的中序(mid-amble)序列的正交组元可得到： $\mathrm{FR}\left(n\right)=\underset{i=0}{\overset{N/4-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(4I\right)\·\mathrm{DR}(n+4i))+(\mathrm{HI}(4i+2)\·\mathrm{DI}(n+4i+2))$ $\mathrm{FI}\left(n\right)=\underset{i=0}{\overset{N/4-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(4i\right)\·\mathrm{DI}(n+4I))-(\mathrm{HI}(4i+2)\·\mathrm{DR}(n+4i+2))$

·可以容易地看出，当n为“偶数”时，滤波器输出和“奇数”输入采样无关，而当n为“奇数”时，滤波器输出和“偶数”输入采样无关。从而，在需要一半的数据存储器尺寸下，可以分别计算偶数和奇数滤波器输出。初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按正向次序排列。

·核心程序执行滤波器计数写入。数据处理：

·一旦输入数据缓冲器是空的，触发核心程序／DMA以传送2个或4个新的数据采样。

·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行2x滤波器计数号写入，仅对偶数或者仅对奇数

·计算FR(n)，存储结果，触发核心程序／DMA。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

第二分析是匹配滤波处理。在匹配滤波处理中，使用GSM系统中采用的二个专用于均衡化处理的元件。首先，只计算交变的实数和虚数输出值。这又一次利用GMSK调制模式的正交特性。另外，从每二个输出数据中取一个输出数据，从而处理2X过采样数据并对每个比特输出提供单个采样。输出序列看作是由维特比滤波器209进一步处理的纯实数序列。滤波协处理器的匹配滤波模式再一次利用这些特性以便减小与执行完整的复数乘法运算有关的计算时间。同样，每张图中以简报形式提供初始化数据以及处理数据的各个步骤，并且还给出用于执行数据处理的适用公式。

·交变生成纯实数输出／纯虚数输出的复FIR滤波器(图14)；公式： $\mathrm{FR}\left({n\backslash }_{\mathrm{even}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n-i))-(\mathrm{HI}\left(i\right)\·\mathrm{DI}(n-i))$ $\mathrm{FI}\left({n\backslash }_{\mathrm{odd}}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DI}(n-i))+(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n-i))$ 初始化：

·设定方式和滤波器计数(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列。

·核心程序执行滤波器计数号的写入。数据处理：

·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。

·数据存储单元中初始数据按正向排列，核心程序/DMA执行滤波器计算号写入。

·计算FR(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·生成每二个中取一个的交变的纯实数输出／纯虚数输出的复FIR滤波器(图15)；公式： $\mathrm{FR}\left({n\backslash }_{\mathrm{0,4,8},c1c}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DR}(n-i))-(\mathrm{HI}\left(i\right)\·\mathrm{DI}(n-i))$ $\mathrm{FI}\left({N\backslash }_{\mathrm{2,6,10},C1C}\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}(\mathrm{HR}\left(i\right)\·\mathrm{DI}(n-i))+(\mathrm{HI}\left(i\right)\·\mathrm{DR}(n-i))$ 初始化：

·设定方式和滤波器计算(=系数值的号)。

·系数存储单元中的初始系数按反向次序排列。数据处理：

·若输入数据缓冲区是空的，触发核心程序/DMA以传送4个新的数据字(2个复数数据)。

·初始数据按正向次序排列(核心程序／DMA写入)。

·计算FR(n)，存储结果，触发核心程序／DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·得到新的数据字(DR)，递增数据存储单元指针。

·计算FI(n)，存储结果，触发核心程序/DMA。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

·得到新的数据字(DR)，递增数据存储单元指针。

·得到新的数据字(DI)，递增数据存储单元指针。

预先，已经利用在处理器核心程序上运行的微程序语言完成了上述任务。下面的表说明通过利用滤波协处理器得到的改进。

表1：常规猝发比较

过采样数据	滤波器方式	方式	数据长度	滤波器长度	输出数量	周期数量	宽度@80MHz
2X	匹配滤波器	2	61×2	9×2	61	1474	18．5us
2X	相关	3	26×2	26	52×2	3078	38．5us
2X	匹配滤波器	核心	61×2	9×2	61	4761	59us
2X	相关	核心	18×2	18	36×2	4201	52．5us

表2：接入猝发比较

过采样数据	滤波器方式	方式	数据长度	滤波器长度	输出数量	周期数量	宽度@80MHz
2X	匹配滤波器	2	36×2	9×2	36	924	11．6us
2X	相关	3	41×2	41	82×2	7038	91．5us
2X	匹配滤波器	核心	61×2	9×2	61	2786	34．8us
2X	相关	核心	41×2	41	82×2	16826	210．3us

图20概略地描述在无线通信系统中有益地设置图1的滤波协处理器。一般地说，接收机在接收机前端406中接收正交调制信号400。正交调制信号400由多个符号组成。在最佳实施方式中，在接收机前端406的第一和第二分支中接收这些符号并且按预定的时间间隔偏移第一分支和第二分支之间的符号接收。在设置着图1所描述的滤波协处理器硬件的信道均衡器212中，来自接收机的第一分支的偶数符号被独立译码并且来自接收机的第二分支的奇数符号被独立译码目的是为接收机的每个分支产生译码信息。然后由接收机的后端(未示出)组合和处理接收机各个分支的译码信息。

在最佳实施方式中，正交调制信号还包括偏置的正交相移链控(QPSK)调制信号，后者具体地是高斯最小频移键控(GMSK)调制信号。可以采用其它类型的调制，例如最小频移键控(MSK)。图20的接收机可和时分多址联接(TDMA)空中接口兼容，并且具体地是Groupe专用移动(GSM)TDMA空中接口。

独立地对来自接收机的第一分支的偶数符号进行译码并且独立地对来自接收机的第二分支的奇数符号进行译码以便为接收机的每个分支产生译码信息。为了进行这种独立的译码，在对带有接收数据的估计信道进行匹配滤波之前，I数据和Q数据和排列的序列相关以估计信道脉冲响应。如图16的表中所示，排列的序列(基准数据)由交变的纯实数／纯虚数复数值(每比特一个纯复数)组成。接着进行最大似然序列估计(MLSE)及符号间干扰消除以执行软件决策的数据序到估计。然后软件决策的数据通过信道译码器(接收机后端)进行进一步的处理。本文中所说明的及图1中所描述的滤波协处理器执行信道脉冲响应的相关处理以及利用该估计信道的接收数据的匹配滤波处理。通过利用GSM系统的GMSK调制模式，执行相关及匹配滤波处理的步骤数量明显减少，从而每个RF载波需要较少的DSP。

尽管参照特定的实施方式具体地显示和说明了本发明，应该理解熟练的技术人员可在不违背的精神和范围下对其形式和细节进行各种修改。

Claims (13)

1．一种滤波协处理器，包括：

第一存储器，用于存储数据信息；

第二存储器，用于存储系数；以及

一个控制器，用于在多种运行方式下控制乘法器／累加器执行乘法／加法操作并且用于协调对数据信息和系数的检索。

2．权利要求1的滤波协处理器，其中运行方式还包括复数数据序列和中序序列之间的相关，该中序序列由交变的纯实数／纯虚数复数值组成。

3．权利要求1的滤波协处理器，其中运行方式还包括2X过采样复数数据序列和中序序列之间的相关，该中序序列由1X交变的纯实数／纯虚数的复数值组成。

4．权利要求1的滤波协处理器，其中运行方式还包括匹配滤波，其中输入数据是复数，和匹配滤波有关的系数是复数，而输出是交变的纯实数／纯虚数数据的实数序列。

5．权利要求1的滤波协处理器，其中一种运行方式利用直接存储器访问装置把输入数据从存储器移入滤波协处理器和把输出从滤波协处理器移入存储器，从而无须中央处理器的介入。

6．一种在接收机中译码正交调制信号的方法，该正交调制信号包括多个符号，该方法包括步骤：

在该接收机的第一分支和第二分支中接收符号，其中按预定的时间周期偏移第一分支和第二分支间的符号接收；

独立地在接收机的第一分支中译码偶数符号及在接收机的第二分支中译码奇数符号以便为接收机的每个分支产生译码信息；

组合用于接收机的每个分支的译码信息；以及

在接收机中处理组合的译码信息。

7．权利要求6的方法，其中正交调制信号还包括偏置的正交相移键控(QPSK)调制信号。

8．权利要求7的方法，其中该偏置的QPSK调制信号还包括最小频移键控(MSK)调制信号或高斯最小频移键控(GMSK)调制信号。

9．权利要求6的方法，其中接收机和时分多址联接(TDMA)空中接口兼容。

10．权利要求6的方法，其中TDMA空中接口还包括和Groupe专用移动(GSM)TDMA空中接口兼容的TDMA空中接口。

11．一种用于和无线通信系统兼容的接收机中的均衡器，该均衡器包括：

一个相关块，用于相关复数数据序列和中序序列，该中序序列由交变的纯实数／纯虚数复数值组成；

一个匹配滤波块，用于利用复系数匹配滤波复输入并输出交变的纯实数／纯虚数数据的实序列；以及

一个最大似然序列估计块，用于根据该匹配滤波块的输出估计无线通信系统中发送的信号。

12．权利要求11的均衡器，其中相关块和匹配滤波块是利用第一存储器、第二存储器和一个控制器实现的，该控制器用于控制乘法器／累加器以在与相关有关的第一方式下和在与匹配滤波有关的第二方式下进行乘法／加法操作。

13．权利要求12的均衡器，其中与相关有关的第一方式和与匹配滤波有关的第二方式是在数字信号处理器中的滤波协处理器中进行的。

Images