CN2579091Y - 利用阵列处理进行数据检测的用户装置 - Google Patents

Abstract

一种用于恢复来自作为接收向量接收的多个数据信号的数据的用户设备。在一种实施例中，该用户设备通过确定一个NxN矩阵的乔里斯基因数来确定接收向量的数据。该用户设备包括一个处理组件阵列。该阵列的每个处理组件接收NxN矩阵的对角线组件，并确定相应的乔里斯基因数的对角线组件。在另一实施例中，该用户设备通过确定一个NxN矩阵的乔里斯基因数来确定接收向量的数据，并将确定的乔里斯基因数用于前向和后向替换来确定接收到的数据信号的数据，该用户设备包括一个具有最多N个标量处理组件的阵列。该阵列具有一个输入端，用于接收来自NxN矩阵和接收向量的组件。每个标量处理组件用于确定乔里斯基因数，并执行前向和后向替换。阵列输出接收向量的数据。在另一实施例中，该用户设备通过确定一个NxN矩阵的乔里斯基因数来确定接收向量的数据。该用户设备包括一个标量处理组件阵列。每个处理组件与NxN矩阵的一个组件相对应，并确定相应的乔里斯基因数的组件。

Description

利用阵列处理进行数据检测的用户装置

技术领域

本实用新型涉及解决线性系统，尤其涉及利用阵列处理的解决线性系统。

背景技术

线性系统解决方案用于解决许多工程问题。问题之一是使用码分多址(CDMA)技术的时分双工(TDD)通信系统中的多用户信号的联合用户检测。在这些系统中，多用户按同样的固定持续时间间隔(时隙)同时发送多通信突发。利用不同的扩频码传输多突发。在传输过程中，每个突发均获得一个信道响应。一种从传输的突发中恢复数据的方法是联合检测，其中同时接收所有用户数据。图1显示了一个这样的系统。在用户设备或基站中可使用联合检测接收器。

多突发90在获得信道响应之后，由天线92或天线阵作为组合接收信号接收。接收信号在基站可由解调器94进行减弱，并且由一个模数转换器或多个模数转换器按一个码片率或多个码片率进行取样，以产生接受向量 r。信道估测装置98利用通信突发的训练序列部分来估测突发90的信道响应。联合检测装置100利用估测的或已知的用户突发扩频码以及估测的或已知的信道响应来将所有用户的原始传输数据估测为数据向量 d。

联合检测问题的通常模式为公式1。

A d+ n＝ r                                    公式1

d为传输数据向量； r为接收常量； n为附加白高斯噪声(AWGN)；A为通过将信道响应与已知扩频码缠绕所形成的M×N矩阵。

解决公式1的两中方法是迫零准则(ZF)和最小均方误差(MMSE)方法。ZF解决方案按照公式2，其中n接近于零。

d＝(A^HA)^-1A^H r                              公式2

MMSE方法按照公式3和4。

d＝R^-1A^Hr                                     公式3

R＝A^HA+σ²I                                   公式4

σ²为噪声方差，n和I为单位矩阵。

借助扩频码，可估测或知道信道响应和平均噪声向量，接收向量为已知，唯一未知的变量是数据向量 d。对于两种方法的强力型解决方案，如：直接矩阵逆转极端复杂。一种降低复杂性的方法是乔里斯基分解。乔里斯基算法通过公式5将对称正定矩阵，如 或R化为下三角矩阵G和上三角矩阵G^H因数。 $\tilde{A}\mathrm{orR}={\mathrm{GG}}^H$ 公式5

可按照公式6将A与其共轭转置(赫米特)A^H相乘产生对称正定矩阵

$\tilde{A}=A^{H}A$ 公式6

为了简便，按照公式7定文

$\tilde{r}=A^H\underset{\‾}{r}$ 公式7

结果，公式1对于ZF写成公式8或对于MMSE写成公式9。 $\tilde{A}\underset{\‾}{d}=\tilde{r}$ 公式8 $R\underset{\‾}{d}=\tilde{r}$ 公式9

为了解决公式8或9，按照公式10使用乔里斯基因数。 ${\mathrm{GG}}^H\underset{\‾}{d}=\tilde{r}$ 公式10

按照公式11定义变量y。

G^Hd＝y                                          公式11

利用变量y，将公式10写成公式12。 $\mathrm{Gy}=\tilde{r}$ 公式12

获得数据向量的体积复杂性可按三个步骤进行。第一步，根据公式13从衍生的对称正定矩阵，如

或RR中生成G。 $G=\mathrm{CHOLESKY}\left(\tilde{A}\mathrm{orR}\right)$ 公式13

按照公式14，利用G，采用公式8中的G的前向替换解决y。 $y=\mathrm{FORWARDSUB}(G,\tilde{r})$ 公式14

按照公式15，利用G的共轭转置G^H采用公式11中的反向替换解决 d。

d＝BACKWARDSUB(G^H，y)                            公式15

按照公式13的一种决定乔里斯基因数G的方法为以下所显示的用于

或R的算法，但是一种类似算法可用于R。

fori＝1：N

 forj＝max(1，i-P)：i-1

   λ＝min(j+P，N) $a_{i:\mathrm{\λ},i}=a_{i:\mathrm{\λ},i}-a_{i,j}^{*}\·a_{i:\mathrm{\λ},j};$

 end for；

 λ＝min(i+P，N)

 a_i：λ，i＝a_i：λ，i/a_ii；

end for； $G=\tilde{A}\mathrm{orR};$

a_d，e表示矩阵

或R的d行、e列的组件。“：”表示“到”算子，如：“从j到N”，(·)^H表示共轭转置(赫米特)算子。

解决乔里斯基因数的另一方法使用N个基于平行向量的处理器。每个处理器映射到

或R矩阵的一列。每个处理器的列由变量μ定义，其中μ＝1：N。基于平行处理器的子程序可看作是以下μ＝1：N的子程序。

j＝1

whilej＜μ

   recv(g_j：N，left)

   ifμ＜N

      send(g_j：N，right)

   end $a_{\mathrm{\μ}:N,\mathrm{\μ}}=a_{\mathrm{\μ}:N,\mathrm{\μ}}-g_{\mathrm{\μ}}^{*}{g}_{\mathrm{\μ}:N}$

   j＝j+1

end $a_{\mathrm{\μ}:N,\mathrm{\μ}}=a_{\mathrm{\μ}:N,\mathrm{\μ}}/\sqrt{a_{\mathrm{\μ\μ}}}$

ifμ＜N

   send(a_μ：N，μ，right)

end

recv(·，left)是来自左处理器算子的接收值send(·，right)是来自右处理器算子的发送值；g_K，L是来自邻近处理器的值。

该子程序如图2a-2h所示。图2a是显示向量处理器和相应的联合检测装置的存储单元的框图。从50₁到50_N(50)的各处理器在矩阵的一列上运算。由于矩阵G为下三角矩阵，而

或R由下三角部分定义，因此仅使用下三角组件a_k，1。

图2b和2c显示处理器实施于其下面的单元的两种可能的函数。在图2b中，下指三角函数52在μ处理器50下面的单元(a_μμ到a_Nμ)上实施公式16和17。 $v\←a_{\mathrm{\μ}:N,\mathrm{\μ}}/\sqrt{a_{\mathrm{\μ\μ}}}$ 公式16

a_μ：N，μ：＝v                                    公式17

″←″表示并发赋值；“：＝”表示顺序附值；v是发送到右处理器的值。

在图2c中，右指三角函数52在μ处理器50下面的单元上实施公式18和19。

v←u                                               公式18

a_μ：N，μ：＝a_μ：N，μ-v_μvμ：N                 公式19

v_k表示与第k个处理器50的正确值相关的值。

图2d-2g表示实施于一个4×4G矩阵的数据流和函数。如图2d-2g所示，对于1到4的每个处理阶段，最左处理器50回动(drop out)，下指三角函数52从左移到右。为了实施图2d-2g，下指三角函数可物理替代右边的处理器或通过采取下指三角函数实质替代右边的处理器。

这些组件可以通过如图2h的第一阶段所示，在四处理器50₄的右边增加处理器50(数量为N-4)，并且通过为每个处理器50增加矩阵底对角(数量为N-4)来扩展成一个N×N矩阵和N个处理器50。该装置的处理过程可分成N个阶段。

利用向量处理器或直接分解进标量处理器来实施这样的乔里斯基分解效率低下，因为大量处理资源在每个处理阶段之后即闲置。

实用新型内容

一种从作为接收向量接收到的数据信号中恢复数据的用户设备。在一种实施例中，接收向量的数据利用一个N×N矩阵的乔里斯基因数确定。用户设备包括一个处理组件阵列。每个阵列处理组件接收N×N矩阵的对角线的组件，并且决定乔里斯基因数相应的对角线组件。在另一实施例中，利用N×N阵列的乔里斯基因数以及实施前向和后向替换来决定接受向量的数据。用户设备包括一个具有最多N个标量处理组件的阵列。阵列具有输入端，用于接收来自N×N阵列的组件，以及接收向量。利用每个标量处理组件来决定乔里斯基因数和实施前向和后向替换。阵列输出接收向量的数据。在另一实施例中，利用N×N阵列的乔里斯基因数决定接收向量的数据。用户设备具有一个标量处理组件阵列。每个处理组件与N×N矩阵的组件相关，并决定乔里斯基因数的相应组件的组件。

附图说明

图1为一个联合检测接收器的简化示意图。

图2a-2h说明利用向量处理器决定乔里斯基因数。

图3a和3b为执行乔里斯基分解的N标量处理器的较佳实施例。

图4a-4e说明利用三维图表进行乔里斯基分解的实施例。

图5a-5e说明将执行乔里斯基分解的向量处理器映射到标量处理器上的实施例。

图6a-6d说明对于非带状矩阵的标量阵列的处理流程，图6e-6j说明对于带状矩阵的标量阵列的处理流程。

图7为使图4a的投射沿着N×N矩阵的K轴延伸的示意图。

图8a-8d说明在二维标量阵列内的标量处理器之间使用延迟的处理流程。

图8e为延迟组件及其相应公式的示意图。

图9a说明将图8a-8d的标量处理器阵列投射到四标量处理器的一维阵列上。

图9b说明将每隔一个处理器之间存在延迟的标量处理阵列投射到四标量处理器的一维阵列上。

图9c-9n说明每隔一个处理器之间存在延迟的带状矩阵的乔里斯基分解的处理流程。

图9o-9z说明处理一个带状矩阵的线性阵列的存储器存取。

图10a和10b为延伸到N标量处理器的图9a和9b所示的投射阵列。

图11a和11b说明将除/平方根函数从图10a和10b所示的阵列中区分出来。

图12a说明将每个处理器之间存在延迟的前向替换阵列投射到四标量处理器上。

图12b说明将每隔一个处理器之间存在延迟的前向替换阵列投射到四标量处理器上。

图12c和12d显示由前向替换的星形和钻形函数执行的公式。

图12e说明在每隔一个处理器之间存在并发附值的带状矩阵的前向替换的处理流程。

图12f-12j说明每个处理器之间存在并发附值的带状矩阵的前向替换的处理流程。

图12k-12p说明处理带状矩阵的前向替换线性阵列的存储器存取。

图13a和13b为延伸到N标量处理器的图12a和12b所示的投射阵列。

图14a-14d说明图12b所示的投射阵列的处理流程。

图15a说明将每个处理器之间存在延迟的反向替换阵列投射到四标量处理器上。

图15b说明将每隔一个处理器之间存在延迟的反向替换阵列投射到四标量处理器上。

图15c和15d显示由前向替换的星钻函数执行的公式。

图15e说明在每隔一个处理器之间存在并发附值的带状矩阵的后向替换的处理流程。

图15f-15j说明每个处理器之间存在并发附值的带状矩阵的后向替换的处理流程。

图15k-15p说明处理带状矩阵的后向替换线性阵列的存储器存取。

图16a和16b为延伸到N标量处理器的图15a和15b所示的投射阵列。

图17a-17d说明图15b所示的投射阵列的处理流程。

图18a和18b为除法函数区分后的图13a、13b、16a和16b所示的阵列。

图19a和19b为一个用于决定G的前向和后向替换的可重构阵列。

图20a和20b说明使除和平方根函数从可重构阵列中脱离。

图21a说明双向折叠。

图21b说明单向折叠。

图22a为利用N处理器执行双向折叠。

图22b为利用N处理器执行单向折叠。

图23为一个简单的可重构处理组件的较佳部分。

具体实施方式

图3a和3b为执行乔里斯基分解以便获得G的N个标量处理器54₁到54_N(54)。为了简便，本文的说明和描述将以一个4×4G矩阵为例，但是该方法可延伸用于如图3a和3b所示的任何N×NG矩阵。

图4说明一个用于执行前述算法的三维计算依赖关系图。为了简便，图4a说明处理一个带宽为3的5×5矩阵。图4b-4e显示各节点所执行的函数。图4b的五角函数执行公式20和21。 $y\←\sqrt{a_{\mathrm{in}}}$ 公式20

a_out←y                                                      公式21

←表示并发附值，a_in为从较低层次到节点的输入，a_out为向更高层次的输出。图4c为执行公式22和23的平方函数。

y←z^*                                                        公式22

a_out←a_in-|z|²                                               公式23

图4d为执行公式24、25和26的八角函数。

y←w                                                         公式24

x←a_in/w                                                    公式25

a_out←x                                                 公式26

图4e为执行公式27、28和29的圆函数。

y←w                                                    公式27

x←z                                                    公式28

a_out←a_in-w*z                                           公式29

图5a显示将基于一个4×4G矩阵的乔里斯基分解的向量的第一阶段影射到一个基于二维标量的方法的第一阶段。如图5a所示，每个向量处理器52、54映射到至少一个标量处理器56、58、60、62上。每个标量处理器56、58、60、62相应于存储单元a_ij。图5b-5e显示由每个处理器56、58、60、62执行的函数。图5b显示的五角函数执行公式30和31。 $y=\sqrt{a_{\mathrm{ij}}}$ 公式30

a_ij：＝y                                                公式31

：＝表示顺序附值。y表示发送到下处理器的值。图5c说明的八角函数58执行公式32、33和34。

y←w                                                    公式32

x←a_ij/w                                               公式33

a_ij：＝x                                               公式34

w表示发送自上处理器的值。图5d说明的平方函数60执行公式35和36。

y←z^*                                                   公式35

a_ij：＝a_ij-|z|²                                       公式36

x表示发送到右处理器的值。图5e说明的圆函数62执行公式37、38和39。

y←w                                                    公式37

x←z                                                    公式38

a_ij：＝a_ij-w*z                                           公式39

图6a-6d说明在四个顺序的阶段(阶段1到4)内通过标量处理器56、58、60、62的数据流。如图6a-6d所示，处理器56、58的一列在每个阶段之后掉落。该过程通常需要4个处理圆或N。每个阶段用一个处理圆。如图5a所示，需要十(10)个标量处理器来决定一个4×4矩阵。对于一个N×N矩阵，其所需处理器数量按照公式40计算。 $\mathrm{No}.\mathrm{RequireScalarProcessors}=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}i=\frac{N(N+1)}{2}=\frac{N^2+N}{2}$ 公式40

图6e-6j说明一个带状5×5矩阵的处理流程。活动处理器未准备就绪。带状矩阵具有三个左下入口((a₄₁，a₅₁，a₅₂，图6e-6j未显示)为零。如图6e所示，六个上处理器在第一阶段运行。如图6f所示，第一阶段的六个活动处理器已经决定了g₁₁，g₂₁和g₃₁以三个中间结果a₂₂，a₃₂和a₃₃供第二阶段使用。

在第二阶段中，六个处理器(a₂₂，a₃₂，a₃₃，

)运行。如图6g(阶段3)所示，g₂₂，g₃₂和g₄₂的值，以及β₃₃，β₄₃，β₄₄的中间值已在阶段2中确定。在图6h(阶段4)中，g₃₃，g₄₃和g₅₃的值，以及rγ₄₄，γ₅₄andγ₅₅的中间值已经确定。在图6i(阶段5)中，g₄₄和g₅₄的值以及δ₅₅的中间值已经确定。在图6j(最后阶段)中可得到剩余的g₅₅值。如图所示，由于矩阵的带状性质，因此不必要采用无负载矩阵的左下处理器，附图中也没有显示。

图6a-6d的简化的说明可扩展为图7所示的N×N矩阵。如该图所示，最上处理器56执行一个五角函数。八角函数处理器58在第一列之下延伸，而双重用途的平方/五角处理器64沿着主对角线延伸，形成如图所示的两个组合形状。其他处理器66为双重用途的八角/圆处理器66，形成如图所示的两个组合形状。该配置决定仅使用标量处理器的N个处理循环内的N×N矩阵。

如果矩阵的带宽为固定宽度，如P，便可减少处理组件的数量。例如，如果P等于N-1，则a_N1的左下处理器可省去。如果P等于N-2，则又可省去两个处理器(a_N-11和a_N2)。

现结合图8a-8e和9a和9b进一步说明减少标量处理组件的数量。图8a-8e描绘如图6a-6d所示的四(4)个标量处理器执行的一维执行平面。一个图8e所示的延迟组件68插入图8a所示的并发连接。图8e所示的延迟组件68按照公式41延迟输入y，使其成为顺序输出x。

y：＝x                                                   公式41

对于每个开始于t₁的处理循环而言，如图所示，处理器根据显示执行平面的对角线顺序处理。例如，在时间t₁，仅有a₁₁的处理器56运行。在t₂仅有a₂₁的处理器58运行，在t₃，仅有a₃₁和a₂₂的处理器58，60运行，依次类推直至阶段4的t₁₆，此时仅a₄₄的处理器56运行。结果，整个处理过程需要N²个跨越N个阶段的时钟循环。

多个矩阵可通过二维标量处理阵列进行流水线操作。如图8a-8d所示，在特定的实施平面上，t₁到t₁₆为主动。对于特定阶段，可同时处理至多与实施平面数量相同的矩阵。例如，在阶段1，沿着对角线t₁处理第一矩阵。在下一时钟循环，第一矩阵传递到平面t₂，而平面t₁用于第二矩阵。流水线操作可延续到任意数量的矩阵。流水线操作的一个缺点是，流水线操作要求存储所有矩阵的数据，除非矩阵数据的可用性时间表不会导致失速(stall)。

当一组矩阵经过阶段1的流水线操作后，对该组进行阶段2的流水线操作，并依次类推直至阶段N。利用流水线操作，阵列的吞吐量以及处理器的利用率可显著改善。

由于在仅处理一个矩阵时，处理器56，58，60，62在每个时钟循环周期内均未使用，因此可通过跨越实施平面对其进行共享来减少处理组件56，58，60，62的数量。图9a和9b说明减少处理组件的两种较佳实施例。如图9a所示，第一列的每个处理组件56，58均具有一条与实施平面(沿着矩阵对角线)垂直的线。由于沿着每条垂直线的处理器56，58，60，62均在不同的处理循环内运行，因此其函数56，58，60，62可由投射在下面的单一处理器66，64来执行。处理函数56和60由新组合的函数64执行。处理函数58和62由新组合的函数66执行。同样投射延迟组件68和处理器之间的连接。尽管如图所示，最左处理组件使用双重函数组件66，但是如果为了便于非带状矩阵，该组件可简化为仅执行八角函数58。

图10a为图9a的扩展，用于容纳一个N×NG矩阵。如图10a所示，N个处理器66，64用来处理N×NG矩阵。如图3a所示，图10a的处理函数可由N个标量处理器54执行。同样数量的带宽为P的标量处理器可用来处理在带状情形下的G矩阵。

在图3a的实施中，每个处理器用于每隔一个时钟循环中。偶数处理器在一个循环中运行，奇数处理器在下一个循环中运行。例如，图9a的处理器2(右边第2个)在时间t₂，t₄和t₆运行，而处理器3在时间t₃和t₅运行。结果，通过将其间隔作为阵列的输入，处理阵列可同时决定两个G矩阵。该方法在图7所示的应用中可大大改善处理器的利用率。

为了减少单一阵列的处理时间，可使用图9b所示的实施方式。如图9b所示，将每隔一个处理器连接之间的延迟组件移去。在时间t₁，仅有a₁₁处理器56运行。然而，在时间t₂，a₂₁，a₂₂和a₃₁的处理器58，60全部运行。用样如图9a所示，将该阵列沿着垂直线(沿着原始矩阵的对角线)投射。如图所示，延迟组件68的数量减半。利用该阵列，处理一个N×NG矩阵的时间为单元(NP-(P²-P)/2)。因此，可大大减少处理一个单一G矩阵的时间，

图7、3a和3b所示的实施方式的另一优点为，每个处理阵列均可缩放为矩阵带宽。对低带宽(下对角线组件为零)矩阵而言，图7中这些组件的处理器58，66可省。对于图3a和3b，由于下对角线组件相应于图9a和9b的最左垂直线，因此可以省去通过这些垂直线投射的处理器。例如，利用图9a，矩阵带宽将a₄₁，a₃₁和a₄₂的处理组件58，62设为零。结果，到处理器66(最左边的两个)的投射不必处理。结果，这些实施方式可缩放为矩阵带宽。

图9c-9n为带宽为3，并在每个连接之间存在延迟的一个带状5×5矩阵的每个处理循环的时序图。在每个时间阶段，显示与每个处理器相关的值。活动处理器未准备就绪。如图所示，处理通过阵列从图9c中的阶段1，时间0 的左上处理器扩展到图9n中的阶段5(δ₅₅)的右下处理器。如图所示，由于矩阵的带状性质，非带状矩阵的左下处理器不必要进行处理，图中也没有显示。

图9o-9z显示一个线性阵列的每个处理循环的时序图和存储器存取，如按照图9b处理一个5×5带状矩阵。如图所示，由于5×5矩阵的带宽为3，因此仅需要三个处理器。附图说明了仅需要三个处理器来处理带状矩阵。同样如图所示，每个阶段均具有较高的处理器利用率，并随N/p的提高而提高。

为了降低处理组件的复杂性，除法和平方根函数不由这些组件执行(拉出)。除法和平方根函数在专用集成电路(ASIC)上执行的复杂程度要高于在加法器、减法器和乘法器上的执行。

仅有的两个执行除法或平方根的函数为五角和八角函数56，58。对于特定阶段，如图6a-6d所示，五角和八角函数56，58在一个阶段内均在单一列上执行。特别是，每一个这些列在顶部具有五角形56，底部具有八角形58。由于每个八角形58将其w输入值并发附值给其y输出值，因此五角形56的输出值沿整列流下，w值没有直接存储用于任何a_ij。八角形58也利用w输入值来产生x输出值，并反馈到a_ij。平方和圆函数60，62利用x输出值进行其a_ij计算。结果，仅需要确定每个八角形的x输出值。八角形的x输出值为每个八角形相同的八角形58除以w输入值的a_ij，以及五角形56的y输出值。因此，需要执行的唯一的除法/平方根函数是计算八角形58的x值。

利用公式34和30，每个八角形的x输出值是该八角形的a_ij除以五角形的a_ij的平方根。对于一个特定阶段，在每个八角形处理器内用乘法器代替除法器，仅需要确定五角形的a_ij的平方根的倒数来代替平方根，孤立除法函数，仅使用五角形处理器，并简化阵列的整体复杂性。然后将平方根倒数保存为与五角形相关的矩阵组件的a_ij来代替倒数。这也将方便后续的前向和后向替换，因为在这些算法中的除法函数成为该倒数值的倍数，于是进一步消除了对其他处理组件中的除法器，即：图12d和15d中的x输出值的需要。由于图9a和9b中所示的五角函数56由相同的处理器64执行，因此如图10a和10b所示，可利用具有来五角/平方处理器64的一个输入值和一个输出到该处理器64的输出值的单一倒数/平方根电路70来执行处理器66，64。平方根倒数的结果通过处理器66传递。图11a和11b相应于图10a和10b。分离倒数/平方根函数70简化了其他处理器66，64的复杂性。尽管可通过利用一个倒数和一个平方根电路执行除法/平方根电路70，但是，更适宜利用查阅表来实施，对于存储器成本效率高的现场可编程门阵列(FPGA)而言尤其如此。

在决定了乔里斯基因数G之后，利用如图12a和12b所示的前向替换确定y。前向替换的算法如下：

for j＝1：N $y_i=\frac{1}{g_{\mathrm{ij}}}(r_j-\underset{i=1}{\overset{j-1}{\mathrm{\Σ}}}{g}_{\mathrm{ji}}{y}_i)$

end

对于带状阵列，算法如下：

for j＝1：N

   for i＝j+1：min(j+p，N)

      r_i＝r_i-G_ijr_j；

   end for；

end for；

y＝r_j；

g_LK为乔里斯基矩阵G的L行，K列的相应组件。

图12a和12b为使用标量处理器的4×4G矩阵的前向替换的两个实施例。两个函数由处理器72，74以及图12c的星形函数72和图12d的钻形函数74执行。星形函数72执行公式42和43。

y←w                                                        公式42

x←z-w*g_ij                                                 公式43

钻形函数74执行公式44and45.

x←z/g_ij                                                   公式44

y←x                                                        公式45

如图12a所示，在处理组件的并发连接之间插入延迟元件，以及将阵列垂直线投射到实施平面(t₁到t₇)上允许阵列投射到一个线性阵列上，。将从

，r₁-r₄接收到的向量值装载入阵列和阵列的y₁-y₄输出值。由于钻形函数74仅沿着主对角线，因此四(4)处理组件阵列可利用根据图13a的N个处理组件扩展处理一个N×N矩阵。该矩阵的处理时间为2N循环。

由于每个处理组件仅用在每隔一个处理循环中，因此可如图12b所示移去半数的延迟组件。该投射线性阵列可如图13b所示扩展到任意N×N矩阵。该矩阵的处理时间为N循环。

图14a-14d说明根据图13b所示的投射阵列的处理组件循环的运行。在图14a所示的第一循环t₁中，将r₁装载进左处理器1(74)，并利用r₁和g₁₁来决定y₁。在图14b所示的第二循环t₂中，装载r₂和r₃，处理g₃₁，g₂₁和g₂₂，并决定y₂。在图14c所示的第三循环t₃中，装载r₄，装载g₄₁，g₄₂，g₃₂，g₃₃，并决定y₃。在图14d所示的第四循环t₄中，处理g4₃₁和g₄₄，并决定y₄。

图12e-12j说明一个带状5×5矩阵的每个处理循环的时序图。图12e显示带状性质的矩阵在左下角具有三个零入口(带宽为3)。

为了显示同样的处理组件可同时用于前向和乔里斯基分解，图12f从阶段6开始。阶段6是图9c-9n的最后阶段之后的阶段。

同样，图12k-12p说明图9o-9z的处理器的延伸也执行前向替换。这些图从阶段6，即乔里斯基分解后的5个阶段开始。对从阶段6，时间0(图12k)到最终结果(图12p)，阶段6之后，时间4(图12o)的每个处理循环执行处理。

当通过前向替换决定y变量后，可通过后向替换确定数据向量。后向替换按以下的子程序执行。

forj＝N：1 $d_j=\frac{1}{g_{\mathrm{ij}}}(y_j-\underset{i=j+1}{\overset{N}{\mathrm{\Σ}}}{g}_{\mathrm{ji}}^{*}{d}_i)$

end

对于带状矩阵，则使用以下的子程序。

for j＝N：1 $y_j=y_j/G_{\mathrm{JJ}}^{H}j;$

  for i＝min(1，j-P)：j-1 $y_i=y_i-G_{\mathrm{ij}}^H{y}_j$

  end for；

end for；

d＝y；

(·)^*表示一个复共轭函数。g_LK ^*表示为乔里斯基因数G而确定的相应组件的复共轭。Y_L为y的相应组件。如图15a和15b所示，对于4×4处理阵列，还可采用使用星形和钻形函数76，78的标量处理器来执行反向替换。然而，如图15a和15b所示，这些函数利用G矩阵值的复共轭来执行。因此，公式42-45分别成为了46-49。

y←w                                                     公式46 $x\←z-w^{*}{g}_{\mathrm{ij}}^{*}$ 公式47 $x\←z/g_{\mathrm{jj}}^{*}$ 公式48

y←x                                                     公式49

在处理器76，78之间的并发附值具有延迟68，图15a的阵列跨越实施平面投射到一个线性阵列。如图16a所示，该阵列可扩展处理一个N×N矩阵。将 y向量值装载进图16a的阵列，并且数据向量 d为输出值。该阵列用2N时钟循环来决定 d。由于在每隔一个时钟循环中每隔一个处理器运行，因此可同时确定两个 d。

由于16a中的每个处理器76，78在每隔一个时钟循环中运行，因此可如图15b所示移去每隔一个延迟。图15b的投射阵列可如图16b所示扩展处理一个N×N矩阵。该矩阵用N时钟循环决定 d。

图17a-17d说明根据图16b所示的投射阵列的处理组件76，78循环的运行。在图17a所示的第一循环t₁中，装载y₄，处理g^* ₄₄并决定d₄。在图17b所示的第二循环t₂中，装载y₂和y₃，处理g^* ₄₃和g^* ₃₃，并决定d₃。在图17c所示的第三循环t₃中，装载y₁，g^* ₄₁，处理g^* ₄₂，g^* ₃₂和g^* ₂₂，并决定d₂。在图17d所示的第四循环t₄中，处理g^* ₄₃和g^* ₄₄，并决定d₄。

图15e-15j说明图12e-12j的处理器的延伸执行一个带状矩阵上的反向替换。图15e显示带状性质的矩阵在左下角具有三个零入口5。

时序图从阶段7，即前向替换的6个阶段之后开始。开始于阶段7，时间0(图15f)的处理在阶段7，时间4(图15j)完成。

同样，图15k-15p说明图9o-9z的处理器的延伸也执行后向替换。这些图从阶段7，即前向替换后的6个阶段开始。对从阶段7，时间0(图15k)到最终结果(图15p)的每个处理循环执行处理。如图9c-9n，12e-12j和15e-15j所示，可减少一个二维阵列中的处理器数量来执行带状矩阵的乔里斯基分解，以及前向和后向替换。如图9o-9z，12k-12p所示，可从矩阵尺寸到带状矩阵的带宽减少线性阵列的处理器数量。

为了简化个别处理组件72，74，76，78以便于前向和后向替换，如图18a和18b所示，可从组件72，74，76，78中分离出除法函数80。图18a和18b分别对应图16a和16b。尽管与处理组件72，74，76，78对应，用于前向和后向替换的数据不同，但是组件72，74，76，78执行的函数相同。最右处理器74，78使用除法器80来执行处除法函数。除法器80可作为查阅表执行，以确定倒数值，供最右处理器74，78在乘法中使用。由于在前向和后向替换过程中，来自乔里斯基执行的倒数已经存在于存储器中，因此用于前向和后向替换的倒数乘法可使用已经保存在存储器中的倒数。

由于用于三种处理(确定G，前向和后向替换)的计算数据流相同，为N或带宽P，因此所有三个函数可在同一重构阵列上执行。如图19a和19b所示，重构阵列的每个处理组件84，82均能够运行函数来确定G和执行前向和后向替换。最右处理器82能够执行五角/平方和钻形函数66，72，76。当执行乔里斯基分解时，最右处理器82利用五角/平方函数64运行，其他处理器84利用圆/八角函数66运行。当执行前向和后向替换时，最右处理器82利用钻形函数74，78运行，其他处理器84利用星形函数72，76运行。处理器82，84最好可配置运行必需的函数。利用重构阵列，每个处理组件82，84执行两个用于前向和后向替换的算术函数和四个用于乔里斯基分解的函数，总共每个处理组件82，84六个函数。这些函数可以由一个算术逻辑单元(ALU)和适当的控制逻辑，或其他方法执行。

为了简化重构阵列中的个别处理组件82，84的复杂性，最好通过一个倒数和平方根装置86使除法和平方根函数86脱离阵列。如图20a和20b所示，倒数和平方根装置86最好在前向和后向替换中通过最右处理器82将倒数决定在一个乘法内，并且利用最右处理数据决定平方根的倒数用于乘法，并通过处理器84传递。决定倒数和倒数/平方根最好利用查阅表实施。另一选择为，除法和平方根函数块86可以是除法电路或平方根电路。

为了进一步减少处理器82，84的数量，可采用折叠。图21a和21b说明折叠。在折叠中，使用少量处理组件F代替用于线性系统解决方案的P处理组件82，84用于Q折叠。例如，如果P为九(9)处理器82，84，则三(3)处理器82，84在三(3)折叠上执行九(9)处理器的函数。折叠的一个缺点是，倍数Q增加了减少的阵列的处理时间。一个优点是，处理器利用率通常得以提高。对于三折叠而言，处理时间为三倍。因此，应根据最小的处理器数量和处理数据所允许的最长处理时间之间的折衷方案来选择折叠的数量。

图21a说明在11b的阵列的三折叠上执行十二个组件的函数的四个处理组件76₁，76₂，76₃，76₄/78的双向折叠。利用双端口存储器86₁，86₂，86₃，86₄(86)来代替处理组件76₁，76₂，76₃，76₄/78之间的延迟组件来保存每个折叠的数据。尽管延迟组件(双端口存储器86)可呈现于每个处理组件连接以实施图12a，但其也可用于其他任何连接以实施图12b。可以用两套单端口存储器来代替双端口存储器。

在第一折叠过程中，每个处理器的数据保存在其相应的双端口存储器86中，地址为折叠1。来自矩阵的数据也输入到处理器存储单元88₁-88₄(88)的处理器76₁-76₃，76₄/78。由于在折叠1处理器76₄/78和折叠3处理器76₁之间不存在数据交叠，因此在这些处理器之间不使用双端口存储器86。然而，由于在折叠1和折叠2处理器76₁之间，以及折叠2和折叠3处理器76₄/78之间不需要单一地址，因此双端口存储器86在图中显示为虚线。在第二折叠过程中，每个处理器的数据保存在折叠2的存储器地址中。来自矩阵的数据也输入到折叠2的处理器76₁-76₃，76₄/78中。折叠2处理器76₁的数据来自折叠1处理器76₁，两者为同样的物理处理器76₁，因此(尽管图中显示)该连接不必要。在第三折叠过程中，每个处理器的数据保存在其折叠3存储器地址中。来自矩阵的数据也输入到折叠2的处理器76₁-76₃，76₄/78中。折叠3处理器76₄/78的数据来自折叠2处理器76₄/78，因此该连接不必要。对于下一个处理阶段而言，重复折叠1的步骤。

图22a为图21a的双向折叠延伸到N个处理器76₁-76_N-1，76_N/78的实施例。处理器76₁-76_N-1，76_N/78用函数式布置到一个线性阵列中，存取双端口存储器86或两套单端口存储器。

图21b说明11b的阵列的单向折叠版本。在第一折叠过程中，每个处理器的数据保存在其相应的折叠1双端口存储器地址中。尽管折叠1处理器76₄/78和折叠3处理器76₁物理相连，但是在运行中，这些处理器之间没有数据传输。因此，存储器端口86₄之间保存有一个较小地址。折叠2处理器76₄/78通过处理器之间的环状连接与折叠1处理器76₁有效耦合。同样，折叠3处理器76₄/78与折叠2处理器76₁有效耦合。

图22b为图20b的单向折叠延伸到N个处理器的实施例。处理器76₁-76_N-1，76_N/78用函数式布置到一个围绕双存储器的环中。

为了在折叠处理器上实施乔里斯基分解，以及前向和后向替换，阵列中的处理器，如76₄/78处理器必须能够执行用于乔里斯基分解，前向和后向替换，以及每个折叠的函数。如图20a和20b所示的处理器76₄/78，根据本实施例，增加处理器能力可能会增加该实施例的复杂性。为了用算术逻辑单元执行折叠，一个处理器(如76₄/78处理器)执行十二个算术函数(四个用于前向和后向替换，八个用于乔里斯基分解)，而其他处理器仅执行六个函数。

图23说明一种能够用于执行在乔里斯基分解，以及前向和后向替换中规定的全部六个函数的较佳的简单重构处理组件(PE)的部分。用于除法之后的该处理组件独立于处理组件之一(下文中称PE1)。最好使用两个部分，一个部分用于生成真实的x和y部件，另一部分用于生成其想象部件。注脚i和r分别表示真实和想象部件。

信号w，x，y，和z事先在PE函数定义中规定的信号相同。信号a^q和a^d分别代表在特定的处理循环中，PE的存储器位置被读和/或写的当前状态和随后状态。括弧中的名称表示用于第二部分的信号。

该较佳处理组件可用于任何PE，但是最好能够优化独立于其他PE执行除法函数的PE1。每个输入到乘法器94₁到94₈的输入值均标有“0”，表示其仅用于PE1，“-”表示其用于除PE1以外的每个PE，或“+”表示其用于所有PE。该输入值连接到零，但是在PE1的真实部分，其连接到生成a^q _r输入值的平方根的倒数的函数输出值。该函数可作为一个具有只读存储器的逻辑单元表执行于一个合理的固定点字长。

如图23所示，乘法器96₁将乘法器94₁和94₂的输出值相乘。乘法器96₂将乘法器94₃和94₄的输出值相乘。加法/减法电路98将乘法器94₁和94₂的输出值组合。减法器99将加法/减法电路98与乘法器94₃的输出值组合。减法器99的输出值为乘法器94₈的输入值。

Claims (21)

1.一种用于恢复来自作为接收向量接收的多个数据信号的数据的用户设备，该用户设备通过确定一个N×N矩阵的乔里斯基因数来确定接收向量的数据，其特征在于该用户设备包括：

一个处理组件阵列，该阵列的每个处理组件接收N×N矩阵的对角线组件，并确定相应的乔里斯基因数的对角线组件。

2.根据权利要求1所述的用户设备，其特征在于所述处理组件为标量处理组件。

3.根据权利要求1所述的用户设备，其特征在于所述N×N矩阵的带宽为P，并具有数量为P的处理组件，P小于N。

4.一种用于恢复来自作为接收向量接收的多个数据信号的数据的用户设备，该用户设备通过确定一个N×N矩阵的乔里斯基因数来确定接收向量的数据，并将确定的乔里斯基因数用于前向和后向替换来确定接收到的数据信号的数据，其特征在于该用户设备包括：

一个具有最多N个标量处理组件的阵列，该阵列具有一个输入端，用于接收来自N×N矩阵和接收向量的组件，每个标量处理组件用于确定乔里斯基因数，并执行前向和后向替换，阵列输出接收向量的数据。

5.根据权利要求4所述的用户设备，其特征在于所述每个标量处理器处理被阵列处理的矩阵的对角线，以确定乔里斯基因数，并执行前向和后向替换。

6.根据权利要求4所述的用户设备，其特征在于所述N×N矩阵的带宽为P，并具有数量最多为P的标量处理组件，P小于N。

7.根据权利要求4所述的用户设备，其特征在于所述用户设备进一步包括一个平方根和倒数装置，其中平方根和倒数装置仅与阵列的一个单一标量处理器耦合，并且阵列中没有标量处理器能够执行平方根和倒数函数。

8.根据权利要求7所述的用户设备，其特征在于所述平方根和倒数设备使用查阅表。

9.根据权利要求5所述的用户设备，其特征在于所述每个处理器执行N×N矩阵的多个对角线的处理。

10.根据权利要求9所述的用户设备，其特征在于对于每一多个折叠，每一标量处理器处理N×N矩阵的单一对角线的组件。

11.根据权利要求10所述的用户设备，其特征在于一定数量的折叠将标量处理器的数量减到最小，并允许N×N矩阵的处理时间短于所允许的最长时间。

12.根据权利要求10所述的用户设备，其特征在于所述标量处理器与经由阵列双向流动的数据线性布置。

13.根据权利要求5所述的用户设备，其特征在于一个延迟组件与每个标量处理器有效耦合，并且阵列能够并发处理两个N×N矩阵，

14.根据权利要求5所述的用户设备，其特征在于所有标量处理器均具有共同的可重构实施方式。

15.一种用于恢复来自作为接收向量接收的多个数据信号的数据的用户设备，该用户设备通过确定一个N×N矩阵的乔里斯基因数来确定接收向量的数据，其特征在于该用户设备包括：

一个标量处理组件阵列，每个处理组件与N×N矩阵的一个组件相对应，并确定相应的乔里斯基因数的组件。

16.根据权利要求15所述的用户设备，其特征在于每个标量处理组件与唯一的N×N矩阵的一个组件相对应。

17.根据权利要求15所述的用户设备，其特征在于所述用户设备进一步包括处理组件之间的延迟。

18.根据权利要求17所述的用户设备，其特征在于多个N×N矩阵在阵列中进行流水线处理。

19.根据权利要求18所述的用户设备，其特征在于所述阵列在多个阶段处理N×N矩阵，在每个阶段，处理组件不在超过一个处理周期中活动。

20.根据权利要求19所述的用户设备，其特征在于所有多个N×N矩阵在多个阶段中的一个阶段进行处理，然后再前进到下一个阶段。

21.根据权利要求20所述的用户设备，其特征在于对于多个N×N矩阵中的每个NXN矩阵，每个阶段的处理结果均在前进至下一阶段之前保存。

Images