CN1518813A - 有效多载波滤波器 - Google Patents

Abstract

无线通信系统的多载波滤波器使用多载波信号。多载波滤波器包括第一机制以接收多载波信号并对之响应从多载波信号提取载波信号分量。第二机制对载波信号分量滤波并对之响应输出经解调和经滤波的多带宽信号。在特定实施例中，第一机制包括旋转器。多载波信号是有三个载波分量的3x带宽多载波信号。三载波分量包括中心载波、左载波和右载波。中心载波、左载波和右载波大约由1.25MHz分隔。旋转器是查询表旋转器包括选择性顺时针或逆时针旋转多载波信号并对之响应分别输出左载波或右载波。

Description

有效多载波滤波器

                             发明背景

发明领域

本发明涉及通信系统和相关硬件。本发明特别涉及使用多个载波信号的码分多址(CDMA)无线通信系统的滤波器。

相关技术的描述

无线通信系统用于包括城市移动电话等要求高的不同应用和商业应用中。这种应用要求可靠的可以有效地适应增长的要求而同时最小化丢失的呼叫的通信系统。

无线通信系统，诸如码分多址(CDMA)，一般包括多个移动站(例如，蜂窝电话或无线电话)，它们与一个或多个基站或基站收发机子系统(BTS)又称小区站点通信。从BTS到移动站的通信称为前向链路。从移动站到BTS的通信链路称为反向链路。

基站或BTS方便了移动站间和移动站以及连到公共交换电话网络(PSTN)又称陆上通信线网络的其他通信设备间的呼叫路由。

CDMA通信系统一般根据IS-95电信工业标准建立。在IS-95系统中，数据在BTS和移动站间之20毫秒的帧被发送。由于信道噪声、容量和数据安全等原因，这些帧经数字编码。卷积编码器经常有利于在每帧内的信息编码。

为增加CDMA通信系统的可靠性和容量，使用新的CDMA系统，又称3x CDMA系统。3x CDMA系统或是3x直接扩展(3x DS)或是3x多载波(3x MC)系统。3xDS系统类似于IS-95系统但以IS-95码片速率的三倍(3x1.2288 Mchips/s)发送。3x MC信号是带有三个载波信号的3x带宽信号，其中心频率间隔相距大约1.25MHz。3x MC信号包括中心、左和右载波。

在3x CDMA系统(CDMA2000系统)的传输前，通信信号被编码、交织、扰码并在三股数据流上多路复用。每股数据流通过三个不同载波信号(载波)中的一个发送，产生3x带宽信号。在无线电话内，3x带宽信号经下变换为基带，经滤波然后发送到相关的移动站调制解调器(MSM)。为解调所接收的3x MC信号，MSM要求3x MC滤波器为低通滤波。低通滤波器必须通过从所接收的带有少许载波间干扰的3x带宽信号抽取每个载波信号并通过匹配基站脉冲成型效果而最大化信噪比(SNR)。滤波器还必须适应基站在接收信号上预均衡的效果。不幸的是，在本发明前，还不存在这种实现这些功能的低通滤波器。

现存的低通滤波器既不能有效补偿基站预均衡滤波，也不能从3x带宽滤波器中抽取每个载波信号，更不能较近匹配基站的脉冲成型。结果是，现存的滤波器会引起不需要的较大载波间干扰并可能不能最小化引起信号质量恶化的接收信号的总相位非线性。

因此，需要在技术领域内存在对接收的3x带宽CDMA信号解调的有效滤波器以最小化载波间干扰，补偿基站预均衡，且接近匹配基站的脉冲成型。

                        发明概述

技术领域内的这一需求通过本发明的无线通信系统的使用多载波信号的多载波滤波器解决。在说明性实施例中，发明的滤波器适用于和多载波无线CDMA系统一起使用并包括第一机制以接收多载波信号并作为响应抽取组成的载波信号分量。第二机制对载波信号分量实现滤波并作为响应输出经解调和经滤波的多带宽信号。

在更特定的实施例中，第一机制包括旋转器。多载波信号是有三个载波分量的3x带宽信号。三个载波分量包括中载波、左载波以及右载波。中载波、左载波和右载波大约由1.25MHz分隔。旋转器是查询表旋转器包括选择性顺时针或逆时针旋转多载波信号并作为响应相应地输出左载波或右载波。

在说明性实施例中，第二机制包括无限冲击响应(IIR)滤波器以匹配与多载波信号相关的基站的脉冲形状。  第二机制还包括补偿多载波信号上的预均衡效果的方法以最小化相位非线性性。该IIR滤波器，其特征在于IIR滤波器是五阶椭圆IIR滤波器用作1x低通滤波器以对单个载波信号分量实现低通滤波。载波信号分量包括频率上分开的三个数据流。

IIR滤波器有级联直接形式II结构并由以下转移函数描述：

$H\left(z\right)={\mathrm{\α}}_{00}\frac{({\mathrm{\β}}_{00}+{\mathrm{\β}}_{01}{z}^{-1}+{\mathrm{\β}}_{02}{z}^{-2})}{(1+{\mathrm{\α}}_{01}{z}^{-1}+{\mathrm{\α}}_{02}{z}^{-2})}\·\frac{({\mathrm{\β}}_{10}+{\mathrm{\β}}_{11}{z}^{-1})}{(1+{\mathrm{\α}}_{11}{z}^{-1})}\·\frac{({\mathrm{\β}}_{20}+{\mathrm{\β}}_{21}{z}^{-1}+{\mathrm{\β}}_{22}{z}^{-2})}{(1+{\mathrm{\α}}_{21}{z}^{-1}+{\mathrm{\α}}_{22}{z}^{-2})}$

其中α₀₀，α₀₁，α₀₂，α₁₁，α₂₁，α₂₂，β₀₀，β₀₁，β₀₂，β₁₀，β₁₁，β₂₀，β₂₁以及β₂₂为预定常量，z为复数变量。

在特定实施例中，α₀₀≈222/512，α₀₁≈-895/512，α₀₂≈414/512，α₁₁≈-445/512，α₂₁≈-921/512，α₂₂≈476/512，β₀₀≈7/64，β₀₁≈-3/64，β₀₂≈7/64，β₁₀≈4/64，β₁₁≈4/64，β₂₀≈88/64，β₂₁≈-104/64以及β₂₂≈88/64。选择α和β系数的值以防止IIR滤波器节点处溢出。α和β系数通过移相并相加类型乘法器实现，它们根据L无限范数在节点处对信号值进行按比例调节的方法。

本发明的新设计通过第二机制而变得方便，它包括唯一的IIR滤波器以最小化载波间干扰、补偿基站预均衡滤波和脉冲成型并获得好的信噪比(SNR)。

                        附图的简要描述

图1是根据本发明的精神构建的示范无线通信系统框图。

图2是图1的无线通信系统接收机图表。

图3是图2的唯一3x MC滤波器的更为详细的图表。

图4是图3的1x低通滤波器更为详细图表。

图5是图4的椭圆无限冲击响应(IIR)滤波器的更为详细的图表。

图6是实现图5的系数乘法器的乘法器图表。

                        发明详细描述

在此使用为特定应用的说明性的实施例作参考以描述本发明，但要理解的是本发明并不限于此。本领域内的技术人员在理解这里提供的发明精神后能推广到附加修改、应用以及发明范围内的实施例以及本发明有重要作用的领域。

图1是根据本发明的精神构建的示范无线通信系统10的框图。系统10包括带有基站控制器(BSC)14的移动交换中心(MSC)12。公共交换电话网(PSTN)16将呼叫从电话线和其他网络和通信设备(未示出)路由到或从MSC 12路由出。MSC 12将从PSTN 16来的呼叫路由出或路由到带有1x预均衡滤波器20的第一BTS 18和有3x预均衡滤波器24的第二BTS 22。第一BTS 18与第一小区22相关。第二BTS 22与第二小区26相关。BTSs 18和22经常被称为小区控制器。在此，基站和BTS可互换地使用。

MSC在BTSs 18和22间路由呼叫。第一BTS 18通过第一通信链路28将呼叫导入第一小区22内的移动站34。移动展34是无线收发机，诸如无线电话，包括下面将详述的根据本发明精神构建的唯一的3x MC接收机40。

通信链路28是双向链路，有从BTS 18到移动站34的前向链路30以及从移动站34到BTS 18的反向链路32。一般，当BTS 18与移动站34建立话音通信时，链路28称为话务信道。虽然在图1中只示出了两个BTSs 18和22，在不偏离本发明范围的前提下，可以使用更多或更少的BTSs。

当移动站34从第一小区移到第二小区26时，移动站34通过硬切换或软切换而切换到第二BTS 22。软切换经常在重叠区域38触发。在移动站34进入第二单元26后，它可能丢弃第一通信链路28。当移动站34从第一单元22移到第二单元26时，到源BTS 18的链路28被丢弃，与目标BTS 22建立新的链路40。

第一BTS 18是IS-95 BTS，它使用1x预均衡滤波器20以及脉冲成型滤波器(未示出)。1x预均衡滤波器20包括根据IS-95A电信工业标准构建的移动站(未示出)内的性价比高的反混叠滤波器。基站18在前向链路32上广播1x带宽信号。1x带宽信号使用限于预定频带的单一载波信号。

在本示范实施例中，第二BTS 22与移动站34通过3x MC或3x DS(直接序列)信号广播在第二BTS 22和移动站34间的新链路40上通信。第二BTS 22可能以3x DS(直接序列)模式或3x MC模式操作。在3x DS模式下，第二BTS 22在发射3x DS信号前使用3x DS预均衡滤波器24。在3x MC模式下，第二BTS22在将3x MC信号发送到移动站34前使用1x预均衡滤波器(未示出)，类似于1x预均衡滤波器20，而不是3x预均衡滤波器24。本领域内的技术人员知道第二BTS 22在不偏离本发明范围下，可能只以3x DS模式或3x MC模式发射。

移动站38的3x MC接收机36的反混叠滤波器不需要预均衡。结果是，3xMC接收机36补偿1x预均衡和3x预均衡以及与接收多载波信号相关的脉冲成型效果。对这些预均衡进行补偿有助于减小接收多载波信号的最小相位非线性性。

通过移动模拟接收部分(MARS)电路(可以从Qualcomm公司定购)，接收机36的前端如需要可选择性地补偿3x预均衡。由3x MC接收机36使用的特定地3x MC滤波器补偿1x预均衡，如下将详述。为补偿预均衡，由预均衡滤波器诸如滤波器20和24引入到的发射信号的效果由3x MC接收机36移去了。

移动站38的唯一3x MC接收机36包括1x带宽信号、3x DS信号以及由第-BTS 18和第二BTS 22发送的3x MC信号。包括在3x MC接收机36内的特定3x MC滤波器方便了这些信号的存储，如下详述。

图2是根据本发明精神的无线通信系统接收机50的图表。为简明起见，图2中省去不同元件，诸如放大器和电源，但技术领域内的人员会知道如何实现这些附加的必要元件。

在本特定实施例中，接收机50适用于无线电话收发机(见图1的34)和对应的码分多址无线通信系统(图1的10)内使用。接收机50包括了与唯一3x多载波(3x MC)滤波器54通信的前端52。3x MC滤波器54的输出连到移动站调制解调器(MSM)56。MSM 56的输出连到基站处理器58。

前端52包括与射频到中频(RF-IF)电路62通信的天线60。RF-IF电路62的输出是移动模拟接收部分(MARS)方式的IF-基带电路64的输入。MARS IF-基带电路64的输出是多路分解器(DEMUX)66的输入。控制器68提供控制输入到DEMUX 66以及3x MC滤波器54的相位累加器70。

DEMUX 66的第一输出是反混叠和模拟到数字(A/D)转换电路84的输入。反混叠和模拟到数字(A/D)转换电路84的输出连到旋转器72的第一输入和3x MC滤波器54的第一低通滤波器76的输入。DEMUX 66的第二输出是接收机前端52的3x DS预均衡补偿电路74。3x DS预均衡补偿电路74的输出是反混叠和模拟到数字(A/D)转换电路84的输入。

3x MC滤波器54包括时钟78，它提供CHIPx8(9.8304MHz)时钟信号(码片速率的八倍)给相位累加器70和旋转器72。相位累加器70从控制器68接收可编程控制输入并提供相位(φ)输出给旋转器72。反混叠和模拟到数字(A/D)转换电路84从DEMUX 66或从3x DS预均衡补偿电路74接收有同相和正交(I，Q)信号分量的信号，哪个输出是激活动的就接收哪一个。

旋转器72的第一输出，它代表了输入I_in，Q_in信号的顺时针旋转，是第二低通滤波器的输入。旋转器72的第二输出，代表的是输入I_in，Q_in信号的逆时针旋转，是第三低通滤波器82的输入。第一低通滤波器76、第二低通滤波器80以及第三低通滤波器82的输出是MSM 56的输入，且分别代表对应中心载波(B₀)、右载波(B₁)以及左载波(B_-1)的数据流。MSM 56的输出是基带处理器58的输入，它实现对输出语音或数据和/或与软件接口的附加信号处理，诸如在基带处理器58上运行的用户接口和应用软件。

在IS-95A/B CDMA通信系统中，非线性预均衡滤波器(见图1的20和24)用于基站(见图1的18和22)以包括在无线电话内即移动站的相对不很昂贵的模拟反混叠滤波器。然而，新反混叠滤波器以及模拟到数字变换器(ADCs)不需要基站预均衡滤波器。结果是，较新的3x MC移动站必须取消基站对从较旧的IS-95基站接收来的信号的预均衡处理。

在操作中，射频(RF)3x MC信号由天线60接收。经接收的3x MC信号已从基站或其他基础设施(见图1的18和22)的发射机被发射。在本特定实施例中，在从基站发射前，代表单一数据流的信号经编码、经交织且经扰频以生成正交相移键控(QPSK)码元。QPSK码元流然后被多路分解为三股分开的数据流。每股数据流乘以不同Walsh码片(Walsh码)序列以及不同的伪噪声(PN)序列。三股数据流的每个然后输入脉冲调制器，它将每个码元流转变为脉冲序列，在脉冲曲线以下的面积设置为码片能量(E_c)。三股不同脉冲流然后输入滤波电路，实现脉冲成型和预均衡滤波。在CDMA 2000系统中，预均衡滤波器经常或是3xDS(3x直接扩展)预均衡或1x DS预均衡。在IS-95系统内，预均衡是1x DS预均衡。滤波电路的输出然后和不同相的载波信号相乘以产生中心载波信号、右载波信号和左载波信号，它们加在一起在无线信道上传输。无线信道在求和后的发射信号内加入噪声项，它包括衰落和载波间干扰。

求和的发射信号由接收机前端52的天线60接收并发送到RF-IF电路62。RF到IF电路62通过上变频电路(未示出)将接收到的RF信号转变为中频(IF)信号。产生的IF信号然后通过包括采样和下变频电路(未示出)的MARS IF到基带电路64转变为基带。IF到基带电路还包括各种滤波器和放大器，诸如自动增益控制电路，准备对信号进一步处理，诸如3x DS预均衡补偿、反混叠和A/D转换。在较佳实施例中，接收机前端52对RF到IF电路62和IF到基带电路64使用MARS类型结构以帮助保证在天线60端接收的信号在直到MSM 56间维持线性相位。

控制器68然后基于接收的信号确定接收机的前端52应在第一模式(3x DS模式)还是第二模式(1x MC或3x MC模式)。如果发射基站，诸如图1的CDMA 2000基站22，使用3x直接扩展(3x DS)预均衡，则把前端52置于第一模式，而前端52通过3x DS预均衡补偿电路74取消3x DS预均衡。

如果发射基站，诸如图1的基站18或22，发射1x MC信号或3x MC信号，其中每个载波经IS-95A/B预均衡滤波器预均衡，然后将接收机前端52置于第二模式。在第二模式时，3x DS预均衡补偿电路74响应从控制器68来的信号通过DEMUX 66被旁路。因此，经3x DS预均衡的接收信号对3x DS预均衡作补偿，而1x带宽预均衡1x和3x MC信号不对3x DS预均衡补偿。3x MC滤波器54对任何IS-95 1x带宽预均衡滤波进行补偿，该滤波是由发射基站18和22用来对1x和3x MC信号滤波的。

如果接收信号已被3x DS均衡，则控制器68通过到DEMUX 66的控制信号将前端52切换为3x DS模式。在第一模式中，从MARS IF到基带电路64的信号输出通过DEMUX 66的第二输出送到3x DS预均衡补偿电路74。DEMUX 66的第一输出，也是到反混叠和A/D转换电路84的输入，被禁用。3x DS预均衡补偿电路74通过基站使用的反滤波过程补偿接收信号的3x DS预均衡以对该信号实现3x DS预均衡。经补偿的信号然后输出到3x DS预均衡补偿电路74。

如果接收信号未经3x DS预均衡，3x DS预均衡补偿电路被旁路。从控制器68来的控制信号输出启用DEMUX 66的第一输出并禁用DEMUX 66的第二输出，该输出是3x DS预均衡补偿电路74的输入。

本领域的技术人员可以理解在不偏离本发明范围的情况下可以在接收机前端52的位置使用不同的接收机前端。例如，如果使用基带模拟处理器(BBA)IF到基带电路，则3x DS预均衡补偿电路不能简单地被旁路，那么3x DS预均衡补偿即使在不需要的情况下也会被执行。结果是，在第一模式下，类似由发射基站(未示出)使用的3x DS预均衡滤波器(未示出)被包括在3x DS预均衡补偿电路之后以取消不必要的3x DS预均衡补偿。3x DS预均衡补偿在接收信号是来自不使用3x DS预均衡的IS-95A/B基站(见图1的18)时是不需要的。

在本特定实施例中，前端52使用MARS类型结构，它包括选择性地旁路预均衡补偿电路74。本领域的技术人员可以理解接收机前端52可以由缺少DEMUX66的传统MARS接收机前端代替并预设到一定模式而不偏离本发明的范围。该种MARS接收机前端可以从Qualcomm公司购得)。

由3x MC滤波器54提取的单个载波是1x带宽信号且包括中心载波、左载波以及右载波。接收到的3x MC信号的左载波(B_-1(n))，它是具有I和Q信号分量的数字信号，经逆时针旋转(对USA-PCS应用为1.25MHZ)，然后通过第二1x带宽低通滤波器80被滤波。类似的，右载波(B₁(n))首先通过将接收到的3xMC信号顺时针旋转而解调(对USA-PCS应用为1.25MHZ)，然后通过第三1x带宽低通滤波器82对经旋转的信号滤波。为了提取中心载波(B₀(n))，接收的3x MC信号由第一1x带宽低通滤波器76滤波且不需要旋转器72的预旋转。

3x DS预均衡补偿电路74的输出是反混叠和A/D转换电路84的输入。反混叠和A/D转换电路84的输入或在3x DS预均衡前经补偿或未经3x DS预均b衡。反混叠和A/D转换电路84的信号输入通过A/D转换器被从模拟信号转换为数字信号，然后通过反混叠和A/D转换电路84的反混叠滤波器被滤波，该电路输出同相(I)和正交(Q)符号的数字流到旋转器72及第一低通滤波器76。从反混叠和A/D转换电路84输出的I和Q码元(I_in，Q_in)的流代表数字3x MC信号(s(n))，这是三个分开信号的和。信号s(n)可被写作(不包括由滤波除去的噪声和其他效果)：

$s\left(n\right)=I\left(n\right)+\mathrm{jQ}\left(n\right)=B_0\left(n\right)+B_1\left(n\right)e^{j{\mathrm{\ω}}_{0}n{T}_s}+B_{-1}\left(n\right)e^{-j{\mathrm{\ω}}_{0}n{T}_s}--\left[1\right]$

其中n是整数时间变量，指明数字序列中一比特的给定位置；

ω₀是载波信号间的频率间隔且对美国小区系统、美国-PSC系统或日本系统分别大约为1.23MHz、1.25MHz或1.225MHz；T_s是数字采样频率；I(n)是同相信号分量；Q(n)是正交信号分量；B₀(n)是与中心载波相关的数字信号；B₁(n)e^jω0nTs是与右载波相关的数字信号；且B_-1(n)e^-jω0nTs是与左载波相关的数字信号；且在此未指明稍后要滤波的噪声项和其他项(诸如由预均衡引起的)。

3x MC滤波器54从复数信号s(n)输入到反混叠和A/D转换电路84的的3xMC滤波器54抽取三个载波信号B₀(n)，B₁(n)和B_-1(n)。为抽取B₀(n)，信号s(n)经顺时针旋转ω₀nT_s，然后由第二低通滤波器80低通滤波。为抽取B_-1(n)，信号s(n)经逆时针旋转ω₀nT_s，然后由第三低通滤波器82低通滤波。信号s(n)的顺时针旋转等于信号乘以e^-jω0Ts。值得注意的是，项B₁(n)e^jω0nTs乘以e^-jω0Ts得到B₁(n)。类似的，分量B_-1(n)e^jω0nTs即乘以e^-jω0Ts得到B_-1(n)。

旋转器72是唯一的查询表(LUT)旋转器70，它将输入I_in，Q_in信号s(n)顺时针旋转角度φ＝ω₀nT_s，且作为响应输出信号I_cw，Q_cw到第二低通滤波器80。旋转器70还将输入信号s(n)逆时针旋转角度φ＝ω₀nT_s，且作为响应输出信号I_cw，Q_cw到第三低通滤波器82。

在本特定实施例中，低通滤波器76、80以及82为五阶椭圆无限冲击响应(IIR)滤波器，能帮助最小化载波间干扰，补偿IS-95A/B 1x带宽预均衡以最小化总体相位非线性性，并紧紧匹配基站(未示出)的脉冲成型以最大化信噪比(SNR)。滤波器76、80和82的唯一设计将在以下被更充分讨论。

从第一低通滤波器76、第二低通滤波器80以及第三低通滤波器82来的输出信号B₀(n)，B₁(n)和B_-1(n)分别，代表输入到MSM 56的三股数据流。MSM 56实现进一步信号处理，为不同软件程序和/或在基带处理器58上运行的便于语音或数据输出或其他无线电话功能的硬件算法的使用而作准备。例如，MSM 56可能包括复数伪噪声(PN)解扩展每个载波(B₀，B₁，B_-1)、Walsh码相乘、在码元周期上比特相加、判决逻辑以及一个或多个多路复用器电路，这些复用器用于与载波B₀，B₁，B_-1相关的产生的数据流(Z₀，Z₁，Z_-1)多路复用成单一的正交相位移键(QPSK)数据流以方便基带处理器58的进一步处理。MSM 56可能用根据电信工业协会(TIA)标准构造的传统3x MC MSM来实现。或者，可以从Qualcomm公司定购合适的MSM。

本领域的技术人员可以是使用传统的基带处理器和MSMs或修改系统50内可用的存在模块以满足某种给定应用的需要。在一些应用中，MSM 56会包括序列器或多路复用器以将B₀，B₁，B_-1数据流分割为单一数据流。

图3是图2的唯一3x MC滤波器54更详细的图表。旋转器72在图3中经扩展以示出查询表(LUT)90，该表从图2的反混叠和A/D转换电路84接收I_in和Q_in信号分量、从相位累加器70来的可编程相位输入φ＝Δ+N*90(其中N是0和4间的整数，由数字相位信号φ的比特5和4定义)以及从时钟78来的CHIPx8时钟信号。LUT 90输出绝对值或输入到LUT 90的经旋转的I_in和Q_in分量的第一(I_I，I_Q)和第二(Q_I，Q_Q)分量的幅度到符号确定电路92。符号确定电路92确定从LUT 90输出的幅度相关的符号，使得当选择性地由相继的加法/减法电路94相加时，会产生输入到LUT 72的I_in和Q_in信号经顺时针和逆时针旋转过的信号。产生的顺时针和逆时针旋转信号，已分别被旋转了角度φ(如从相位累加器70输出)和-φ，并分别被输入应到第二低通滤波器80和第三低通滤波器82。

唯一低通滤波器76、80和82通过匹配基站脉冲成型、补偿1x带宽预均衡以及最小化载波间干扰来帮助最大化SNR，如下充分讨论。从低通滤波器76、80和82输出的经滤波信号(B₀，B₁，B_-1)输入到图2的MSM 56。

相位累加器70产生旋转器72使用的相位偏移。旋转器72包括未饱和累加器70，它取固定频率偏移并在此之上累加。累加器70的比特宽度选择使得从每次相加引入的量化误差最小化同时不超出解调容差范围，在本特定实施例内为10HZ。

相位累加器70的构建细节是随应用而不同的。以本发明的精神，本领域内的技术人员可能构建相位累加器70以满足给定应用的需要。在特定实施例中，相位累加器70包括可编程微寄存器(未示出)，它将L比特宽的信号提供给加法器的第一输入(未示出)，其中L是输入频率比特宽度。加法器的输出是N比特宽信号，它是时钟定在CHIPx8＝9.8304MHZ第二寄存器(未示出)的输入。第二寄存器的输出代表相位累加器70的输出且被反馈回加法器的第二输入。

在最优实施例中，相位累加器70的输出比特宽N满足关系360*2^-N＝360*10*((CHIPx8)^-1)，这样N＝20。由于最大频率偏移对USA-PSC系统为2^L*10＝1.25*10⁶，输入频率比特宽度为L＝17。因而，为了使量化误差最小，相位累加器70的输出比特宽度N被设为与20，而输入频率比特宽度L被设为17。每次加法的量化误差不应超出解调容差10HZ。

相位累加器70的相位φ输出通过从控制器68到相位累加器70的微寄存器(未示出)的输入是可编程的。在本特定实施例中，相位φ是六比特数字，它指明0度到360度间的角度，步距(Δ)为360/2⁶＝5.625度。φ的比特5和4指明0度到360度间的四个象限(0度、90度、180度、270度)之一，比特3到0代表由比特5和4指明的象限内的16可能值中的一个。相位φ被偏移的，使得当比特3到0为零，相位φ等于由比特5和4指明的相位加上5.625度/2＝2.8125度。例如，2.8125度的相位对应φ＝(00 0000)；92.8125度的相位对应φ＝(010000)；188.4375的相位对应φ＝(10 0001)。

I_in，Q_in信号(S)输入到LUT 72可能以复数形式表出为I_in+jQ_in。如在本领域中所知，复数乘以e^-jφ对应将向量(I_in，Q_in)顺时针旋转φ。欧拉公式指明e^-jφ＝cosφ-jsinφ。结果是，I_in，Q_in信号S的顺时针旋转后的结果(S_cw)可写作：

S_cw＝Se^-jφ＝(I_in+jQ_in)(cosφ-jsinφ)

           ＝(I_incosφ+Q_incos(90-φ))+j(Q_incosφ-I_incos(90-φ))    [2]

           ＝I_cw+jQ_cw，

其中I_cw是顺时针旋转信号S_cw的第一分量；Q_cw是信号S_cw的第二分量；且使用关系式sinφ＝cos(90-φ)。

I_in，Q_in信号S的逆时针旋转版本(S_ccw)写为：

S_ccw＝Se^jφ＝(I_in+jQ_in)(cosφ+jsinφ)

           ＝(I_incosφ-Q_incos(90-φ))+j(Q_incosφ+I_incos(90-φ)      [3]

           ＝I_ccw+jQ_ccw，

其中I_ccw是逆时针旋转信号S_ccw的第一分量；Q_ccw是信号S_ccw的第二分量；

参考等式(2)，I_cw可写作I_cw＝I_cwI+I_cwQ，其中I_cwI＝I_I＝I_incosφ以及I_cwQ＝I_Q＝Q_incos(90-φ)，且其中I_cwI和I_cwQ分别为I_cw的第一和第二分量。Q_cw可写作Q_cw＝Q_cwI+Q_cwQ，其中Q_cwI＝Q_I＝Q_incosφ以及Q_cwQ＝-Q_Q＝-I_incos(90-φ)，且其中Q_cwI和Q_cwQ分别为Q_cw的第一和第二分量。

类似的，参考等式(2)，I_ccw可写作I_ccw＝I_ccwI+I_ccwQ，其中I_ccwI＝I_I＝I_incosφ以及I_ccwQ＝-I_Q＝-Q_incos(90-φ)，且其中I_ccwI和I_ccwQ分别为I_cw的第一和第二分量。Q_ccw可写作Q_ccwI+Q_ccwQ，其中Q_ccwI＝Q_I＝Q_incosφ以及Q_ccwQ＝Q_Q＝I_incos(90-φ)，且其中Q_ccwI和Q_ccwQ分别为Q_cw的第一和第二分量。

因而

I_cw＝I_I+I_Q，

Q_cw＝Q_I-Q_Q，                          [4]

I_ccw＝I_I-I_Q，

Q_ccw＝Q_I+Q_Q.

因此，为得到S_cw和S_ccw的单独分量，选择性地相加或相减I_I，I_Q，Q_I和Q_Q。在选择性的相加/相减由加/减电路94实现，如下充分讨论。

相位φ可以写为

φ＝Δ+N*90°                          [5]

其中N是组{0，1，2，3}＝{00，01，10，11}，它分别标识第一、第二、第三和第四象限；0度＜Δ＜90度且Δ以数字方式用由四比特表示，它代表0度和90度间的16个均分值中的一个。

LUT 90基于存储的I_incos(Δ+N*90°)，Q_incos(90-(Δ+N*90°)的值的表确定I_I，I_Q，Q_I以及Q_Q，其中Δ由相位累加器70到LUT 90的六比特相位输出的比特3到零指明(PHRASE(3∶0))，且其中N由相位累加器70的比特5和4(PHRASE(5∶4))指明。

由于余弦函数的性质，cos(Δ+N*90°)，cos(90-(Δ+N*90°))或是+/-cos(Δ)或+/-cos(90-Δ)在下面的表1指明。该性质可用来简化LUT 90，只需要存储与cos(Δ)或cos(90-Δ)相关的幅度。

                       表1

相位(5∶4)→N	Cos(Δ+N*90°)	cos(90-(Δ+N*90°))
			00→0	cos(Δ)	cos(90-Δ)
01→1	-cos(90-Δ)	cos(Δ)
			10→2	-cos(Δ)	-cos(90-Δ)
11→3	cos(90-Δ)	-cos(90-Δ)

值得注意的是，Δ以及90°-Δ＝Δ′是比特互补的。因此，LUT 90只存储与cosΔ相关的十六个值，这是由于cos(90-Δ)会代表一个已存储的值。例如，如果Δ的第一个存贮的值为Δ＝2.8125°，则90°-Δ＝87.1875°代表LUT 90内的存储的Δ的第十六个值。

I_in和cos(Δ)或cos(90-Δ)间的、Q_in和cos(Δ)或cos(90-Δ)间的积可以通过LUT90内的乘法器实现。然而，最好是积是预定且量化成为预定值的表。

当I_in和Q_in为正(0)，表1内的与余弦值相关的符号由符号确定电路92根据以下表格确定，其中+由0代表而-由1代表：

                         表2

相位(5∶4)→N	II符号	QI符号	IQ符号	QQ符号
					00→0	0＝+	0＝+	1＝-	0＝+
01→1	1＝-	0＝+	1＝-	1＝-
					10→2	1＝-	1＝-	0＝+	1＝-
11→3	0＝+	1＝-	0＝+	0＝+

值得注意的是I_I的符号是PHRASE(5)xor PHRASE(4)，这与Q_Q符号相同；Q_I的符号等于PHRASE(5)；I_Q的符号为PHRASE(5)的反即Inv(PHRASE(5))；其中xor是异或操作符。

在以下的表3中，表1内与余弦相关的符号可参考从LUT 72来的指定I_in和Q_in的初始符号的符号选择信号由符号确定电路92确定。在本特定实施例中，指定I_in或Q_in的符号的符号选择信号分别是I_in或Q_in的最高位比特(MSB)。

                                  表3

选择信号	II符号	QI符号	IQ符号	QQ符号
					相位(5：4)，Iin的MSB，Qin的MSB	相位(5)Xor相位(4)XorIin的MSB	相位(5)XorQin的MSB	Iin(相位(5))Xor(Iin的MSB)	相位(5)Xor相位(4)xorQin的MSB

符号确定电路92是根据表3确定I_I，I_Q，Q_I和Q_Q的符号的逻辑电路。用本发明的精神，本领域的技术人员可能根据表3设计逻辑电路而不需要试验。

本领域的技术人员可以理解旋转器72可由另一种类型的旋转器替换而不偏离本发明的范围，诸如Cordic旋转器。

符号确定电路92接收从LUT 90来的I_I，I_Q，Q_I和Q_Q连同符号选择信号，并响应加/减电路94而输出I_I，I_Q，Q_I和Q_Q的有符号值。

I_J，I_Q，Q_I和Q_Q的绝对值分别为：

|I_I|＝|I_incosΔ|

|I_Q|＝|I_incosΔ′|                         [6]

|Q_I|＝|Q_incosΔ|

|Q_Q|＝|Q_incosΔ′|

加/减电路94包括第一加法器96、第二加法器102、第一减法器98以及第二减法器98。第一加法器96接收I_I和I_Q作为从符号确定电路92来的输入，并对它响应提供I_cw作为给第二低通滤波器80的输出。第一减法器98接收I_I和I_Q作为从符号确定电路92来的输入，并对它响应提供I_ccw＝I_I-I_Q作为给第三低通滤波器82的输出。第二减法器100接收Q_I和Q_Q作为从LUT 90来的输入，并对它响提供Q_cw＝Q_I-Q_Q作为给第二低通滤波器80的输出。第二加法器102接收Q_I和Q_Q作为输入，并对它响应提供Q_ccw＝Q_I+Q_Q作为给第三低通滤波器82的输出。因此，第二低通滤波器80接收由I_cw和Q_cw指定的顺时针旋转信号作为输入；第三低通滤波器82接收由I_cw和Q_cw指定的逆时针旋转信号为输入；第一低通滤波器76接收非旋转信号I_in和Q_in。

第一低通滤波器76、第二低通滤波器80以及第三低通滤波器82包括如下将充分讨论的五阶椭圆IIR滤波器。

该椭圆IIR滤波器通过补偿IS-95A/B基站1x带宽预均衡最大化SNR、最小化载波间干扰并紧紧匹配基站脉冲成型。低通滤波器76、80和82分别产生与中心载波(B₀)、右载波(B₁)和左载波(B_-1)相关的数据流，如下将详细讨论。在本特定实施例中，低通滤波器76、80和82是相同的。

图4是图3的1x低通滤波器80更为详细图表。第一低通滤波器76和图3的第三低通滤波器类似于图4的第二低通滤波器80。为简明起见，不同组件从图4中略去，诸如电源供给和时钟，然而本领域的技术人员知道哪里和如何实现这些附加的必要元件。在本特定实施例中，图4从100到128的不同单元的时钟节拍是用了码片速率(9.8304MHZ)8倍的CHIPx8的数字电路。

低通滤波器80包括符号扩展电路110，它从图3的旋转器接收6Q1比特宽的输入并将11Q6输出提供给椭圆IIR滤波器112。旋转xQy代表包括一个符号比特的有x+y比特的2的补数，其中最后y比特在二进制点的右边。椭圆IIR滤波器112将11Q6比特宽的信号输出到第一数字加法器114的第一输出处。第一数字加法器114的第二输入连到DC偏置电路116的输出，它输出预定的DC偏置值。数字加法器114的11Q6输出是第一饱和电路118和第二饱和电路120的输入。第一饱和电路118的11Q6输出是最高位比特(MSB)反相器124的输入，它对输入值的符号进行反相并对它响应而提供11Q6输出给第一截断电路126。第一裁断电路126的输出代表4Q0偏置的二进制信号，它对应右载波B₁并被输入到图2的MSM 56。第二饱和电路120的11Q6的输出是第二数字加法器122的输入，它实现对输入加0.5。第二数字加法器122的11Q6输出是第二截断电路128的输入，它提供4Q0 2的互补输出信号，这代表与右载波B₁相关的到图2的MSM 56的数据流。

在操作中，符号扩展电路110通过本技术领域内已知的方法扩展从图3旋转器72来的6Q1比特宽的输入信号为11Q6信号。椭圆IIR滤波器112对符号扩展的11Q6信号进行滤波，如下将充分讨论，并将经滤波的11Q6信号提供给第一数字加法器114，它将加上一个由DC偏置电路116提供的预定DC偏置。DC偏置的准确值是随应用而不同的且可由本领域技术人员根据给定应用的需要而设置。DC偏置电路116包括可编程微寄存器(未示出)以方便DC偏置值。经滤波和DC偏置调整的信号从第一数字加法器114输出，然后通过能提供两种不同格式(即偏置二进制2的外格式)的输出的两种不同模式将其转变为4Q0精度。

第一模式中，第一饱和电路118使从第一数字加法器114来的11Q6信号饱和。产生的饱和信号的最高位比特然后经MSB反相器124反相，且其结果由第一截断电路126截断以产生带有0.5的最大截断误差的4Q0输出信号。在本特定实施例中，截断电路126和128使用系数量化而不是舍入量化。

在第二模式中，第二饱和电路120使从第一数字加法器114来的11Q6信号饱和。第二数字加法器122在产生的饱和信号上加0.5以消除非零误差均值。产生的信号被截断到4Q0精度并输出到图2的MSM 56。

本领域的技术人员可以理解可以只提供一个数字输出格式而不偏离本发明的范围。例如，可以省去电路118、124以及126。

在本特定实施例中，使用的是截断量化而不是舍入量化。虽然截断量化可能产生非零均值，但该非零均值由DC偏置电路116加入的DC偏置而除去，该电路包括UP/DSP寄存器(未示出)。需要的DC偏置的量可以由本领域的技术人员通过仿真确定。为实现仿真，可以使用由CDMA任意波形发生器(CAWG)程序产生的随机3x MC信号并记录该输出的均值。

图5是图4的椭圆无限冲击响应(IIR)滤波器112的更为详细的图表。椭圆IIR滤波器112具有级联直接形式II滤波器结构，它包括第一α系数乘法器(α₀₀)140，它从图4的符号扩展电路110接收11Q6输入信号并将输出提供给第一滤波器部分142。第一滤波器部分144的输出是第二滤波器部分146的输入。第二滤波器部分146的输出是第三滤波器部分148的输入。

第一滤波器部分144包括第一加法器150、第一β系数乘法器(β₀₀)152、第二加法器、第二β系数乘法器(β₀₁)156、第三β系数乘法器(β₀₂)158、第一数字延时元件(z^-1)160、第二数字延时元件(z^-1)162、第二α系数乘法器(-α₀₁)164以及第三α系数乘法器(-α₀₂)166。第一加法器150的输入连到第一α系数乘法器(-α₀₀)140、第二α系数乘法器(-α₀₁)164以及第三α系数乘法器(-α₀₂)166。第一加法器150的输出连到第一β系数乘法器(β₀₀)152的输入以及第一数字延时元件(z^-1)160的输入。第一数字延时元件(z^-1)160的输出连到第二α系数乘法器(-α₀₁)164的输入，连到第二数字延时元件(z^-1)162的输入以及连到第二β系数乘法器(β₀₁)156的输入。第二数字延时元件(z^-1)162的输出连到第二α系数乘法器(-α₀₁)164的输入以及连到第三β系数乘法器(β₀₂)158的输入。第二β系数乘法器(β₀₁)156和第三β系数乘法器(β₀₂)158的输出是第二加法器154的输入，它提供第一滤波部分144的输出。

第一α系数乘法器(α₀₀)140和第一滤波部分144实现以下函数H₀(z)：

$H_0\left(z\right)={\mathrm{\α}}_{00}\frac{({\mathrm{\β}}_{00}+{\mathrm{\β}}_{01}{z}^{-1}+{\mathrm{\β}}_{02}{z}^{-2})}{(1+{\mathrm{\α}}_{01}{z}^{-1}+{\mathrm{\α}}_{02}{z}^{-2})}--\left[7\right]$

选取α和β使得它们能以 $\underset{i=1}{\overset{p}{\mathrm{\Σ}}}\±2^i$ 形式表出，其中为每个系数选出p的最小可能值。这样方便了有效乘法器的设计和构建以实现系数。

第二滤波部分146的构建类似第二滤波部分144的构建，除了在第二滤波器部分146内省去了元件158、162和166，并且第一滤波部分144的元件150、152、154、156、160和164由对应的元件代替：相应在第二滤波器部分112内为第三加法器170、第四β系数乘法器(β₁₀)172、第四加法器174和第五β系数乘法器(β₁₁)176，第三数字延时元件(z^-1)178以及第四α系数乘法器(-α₁₁)180。第三加法器170的输入连到第一滤波部分144的第二加法器154的输出上。

第二滤波部分146实现以下转移函数：

$H_1\left(z\right)=\frac{({\mathrm{\β}}_{10}+{\mathrm{\β}}_{11}{z}^{-1})}{(1+{\mathrm{\α}}_{11}{z}^{-1})}--\left[8\right]$

第三滤波部分148类似于第一滤波部分，除了第一滤波器部分的加法器150和152、数字延时(z^-1)160和162以及系数乘法器β₀₀152，β₀₁156，β₀₂158，-α₀₁164和-α₀₂166，由相应的加法器182和184、数字延时(z^-1)186和188以及系数乘法器β₂₀190，β₂₁192，β₂₂194，-α₂₁196和-α₂₂198所代替。

第三滤波部分148实现以下转移函数：

$H_2\left(z\right)=\frac{({\mathrm{\β}}_{20}+{\mathrm{\β}}_{21}{z}^{-1}+{\mathrm{\β}}_{22}{z}^{-2})}{(1+{\mathrm{\α}}_{21}{z}^{-1}+{\mathrm{\α}}_{22}{z}^{-2})}--\left[9\right]$

IIR滤波器112总的转移函数为：

$H\left(z\right)={\mathrm{\α}}_{00}\frac{({\mathrm{\β}}_{00}+{\mathrm{\β}}_{01}{z}^{-1}+{\mathrm{\β}}_{02}{z}^{-2})}{(1+{\mathrm{\α}}_{01}{z}^{-1}+{\mathrm{\α}}_{02}{z}^{-2})}\·\frac{({\mathrm{\β}}_{10}+{\mathrm{\β}}_{11}{z}^{-1})}{(1+{\mathrm{\α}}_{11}{z}^{-1})}\·\frac{({\mathrm{\β}}_{20}+{\mathrm{\β}}_{21}{z}^{-1}+{\mathrm{\β}}_{22}{z}^{-2})}{(1+{\mathrm{\α}}_{21}{z}^{-1}+{\mathrm{\α}}_{22}{z}^{-2})}--\left[10\right]$

其中变量如上所述。

用于乘以α和β系数的数字系数乘法器具有类似的结构。实现乘法器的较佳的乘法器结构在下充分讨论。加法器150、154、170、174、182以及183也有类似结构且可通过传统的数字加法器实现。类似的，数字延时元件(z^-1)160、162和178可通过传统数字电路实现，诸如锁存器。

在本特定实施例中，选定椭圆IIR滤波器112的系数α和β的值以消除在IIR滤波器112的每个节点处的溢出可能，这些值在下表给出

                          表4

系数：	实现：
		α00＝22/512	(16+4+2)/512
α01＝895/512	-(1024-128-1)/512
		α02＝414/512	(512-128+32-2)/512
α11＝-445/512	-(512-64-2-1)/512
		α21＝-921/512	-(1024-128+32-8+1)/512
α22＝476/512	(512-32-4)/512
		β00＝7/64	(8-1)/64
β01＝-3/64	-(4-1)/64
		β02＝7/64	(8-1)/64
β10＝4/64	4/64
		β11＝4/64	4/64
β20＝88/64	(64+16+8)/64
		β21＝-104/64	-(64+32+8)/64
β22＝88/64	(64+16+8)/64

在椭圆IIR滤波器112内，可能最小化需要的乘法器数目时要用到分子系数。

将二阶滤波器部分144和148以及一阶滤波部分146级联而不是只使用单一部分，减少了IIR滤波器112对系数量化效应的敏感性。

参考等式(9)，IIR滤波器112的极点大约是0.899+0.3475j、0.899-0.3475j、0.874+0.2116j以及0.874+0.2116j，其中j项的系数代表虚部。因此，IIR滤波器112包括在第二象限内实轴以下的两个极点、第一象限内实轴以上的两个极点以及在第一和第二象限间的实轴上的一个极点。IIR滤波器112的零点近似为：0.581+0.8139j、0.581-0.8139j、0.2008+0.9796j以及0.2008+0.9796j，以及1。因此，IIR滤波器112包括在第一象限内实轴以上的两个零点、第一象限内实轴以下的两个零点以及在第三和第四象限间的实轴上的一个零点。

本领域的技术人员知道可以使用不同于级联直接形式II的IIR滤波器的另一种滤波器以实现以上极点和零点分布而不偏离本发明范围。例如，IIR滤波器112可能以平行形式实现而不偏离本发明的范围。

取决于极零点对和子滤波器144、146和148的顺序(排列)，存在好几种IIR滤波器112的级联结构。至少可能有十二种不同极零点对和排列的滤波器配置而不偏离本发明的范围。配置可以实现为直接形式II或转置直接形式II滤波器，产生24种可能滤波器结构。还有，可以在不偏离本发明范围的情况下为IIR滤波器使用直接形式I和转置直接形式I滤波器结构。

IIR滤波器112对11Q6信号操作。这帮助建立26dB的最小滤波器信号对量化噪声比。这等于假设9dB的I、Q信号功率电平时0.226的最大输出噪声方差。由于由滤波器112的量化误差引起的输出噪声方差在当加性高斯白噪声(AWGN)源的方差为1/12时大约为36.46，输出噪声方差必须减少1613倍的一个因子。这可以通过将最低位(LSB)值设定为2-6得到，这暗示这加法器应为11Q6加法器。

参考图2、4和5，在本特定实施例中，图2的MSM 56取4比特分辨率(4Q0)输入。结果是，如果接收的复数信号功率由图2的接收机前端52的自动增益控制(AGC)电路(未示出)设定为18dB，则总信号对量化噪声比(SQNR)大约为20dB。

IIR滤波器112帮助图4的低通滤波器80建立26dB的最小SQNR，滤波器80对接收机前端52和3x MC滤波器54的总SQRN产生最多为1dB的附加损失。本领域的技术人员可以理解SNQR最小为26dB的要求是随应用而不同的。在不使用需要4比特分辨率的输入的MSM应用中，最小SWNR为26dB的要求也随之改变。

一般，递归数字滤波器表现出不期望的周期性输出信号振荡，称为有限循环。有限循环经常由从有限精度算术操作的滤波器非线性性引起。有限精度算术操作，诸如乘法和加法可能分别从量化误差和溢出误差引入非线性效应。数字IIR滤波器112使用α和β系数以适当调节输入信号比例以防止溢出。

有限循环或是小规模或大规模有限循环。小规模有限循环通常由信号量化引起且取决于使用的滤波器结构和量化类型(截断或舍入)。小规模有限循环由增加量化分辨率而减少。

大规模有限循环通常由数字信号相加引起的溢出而引起。一般，大规模有限循环有更多的问题。为减少或防止大规模有限循环，IIR滤波器112经设计以通过使用饱和类型加法器150、154、170、174、182以及184来去除溢出可能。

系数量化效应取决于滤波器结构和极点位置。极点簇拥在一起的滤波器一般在实现为直接形式时对系数量化更敏感。因而，该种滤波器可能需要较高的系数精度。

将高阶IIR滤波器112实现为低阶滤波器144、146和148的组合可以最小化系数量化效应。当IIR滤波器112可以通过不同低阶滤波器组合而不同地实现，诸如二阶滤波器、级联和平行结构一般实现较简单且需要最小计算。

在图5的IIR滤波器中通过α和β系数实现比例缩放，以保证实现相加的每个节点不超过最大范围。在本特定实施例中，实现了比例缩放，且α和β系数根据Lp范数选择。从滤波器的输入到滤波器的特定节点的转移函数F(ω)的Lp范数定义为：

$\mathrm{Lp}=\left|\right|F{\left|\right|}_p=\left[\frac{1}{{\mathrm{\ω}}_s}\underset{0}{\overset{{\mathrm{\ω}}_s}{\∫}}\right|F\left(\mathrm{\ω}\right){|}^p\mathrm{d\ω}]--[11]$

其中ω_s为采样频率，p为整数且ω为频率变量。

根据Lp范数缩放尺度的滤波器的每个节点i是与从滤波器输入到该节点i的转移函数F_j(ω)相关，是这样设计的：

$\left|\right|F_i|{|}_p=[\frac{1}{{\mathrm{\ω}}_s}\underset{0}{\overset{{\mathrm{\ω}}_s}{\∫}}\left|F_i\left(\mathrm{\ω}\right){|}^p\mathrm{d\ω}\right]\≤1--\left[12\right]$

如果‖F_i‖_p＞1，则滤波器被调整使得转移函数F_i(ω)被乘以缩放因子s_i＝1/‖F_i‖_p使得满足等式(12)。在IIR滤波器112中，使用分子的系数当有可能要减少需要的缩放因子乘法器数目时。

当F(ω)为连续时，当p趋近于无限时‖F_p‖的极限(‖F‖_∞)由以下等式给出：

$L_{\∞}=\left|\right|F|{|}_{\∞}={\max }_{0\≤\mathrm{\ω}\≤{\mathrm{\ω}}_s}|F\left(\mathrm{\ω}\right)|--[13]$

其中‖F‖_∞是L无穷范数(L_∞)，其余的变量如下描述。

IIR滤波器根据L_∞而进行比例缩放。然而，在不偏离发明的范围内，IIR滤波器112可能根据Lp范数而被比例缩放，其中p为非无穷的预定值。

每个滤波器部分144、146和148(相应等式为(7)、(8)和(9))的转移函数F_i(ω)通过根据L_∞的α和β系数而被缩放，使得：

L_1∞＝‖F_i‖_∞≤1    [14]

与IIR滤波器112相关的噪声功率频谱可能由以下等式模型得到：

$s_{\mathrm{nn}}\left(\mathrm{\ω}\right)=\underset{i}{\mathrm{\Σ}}{k}_i\·\frac{N_0}{2}|G_i\left(\mathrm{\ω}\right){|}^2--[15]$

其中量化噪声方差为：

${\mathrm{\σ}}_0^2=\left|\right|s_{\mathrm{nn}}\left|\right|--\left(16\right)$

其中e_i[n]为与每个i滤波器部分(144、146和148)相关的量化噪声，且由k_i加性高斯白噪声源(AWGN)的和模型表示，其中每个源有N₀/2的双边功率频谱密度；k_i代表与第i个节点相关的乘法次数；且其中G_i(ω)是噪声源e_i[n]到输出y(n)的转移函数。

在本实施例中，实现α和β系数的乘法器的输出在相加前被量化。因此，量化噪声源的数目等于与每个节点相关的乘法次数。

参考图2和图5，IIR滤波器112的结构和极零点分布参考描述信号恶化或与接收机前端52和3x MC滤波器54的损失的误差度量(L)经选择。在本特定实施例中，假设以下的模拟信号(s(t))经基站发射由图2的接收机50接收，带有加入的复数AGWN噪声分量N(t)来推导误差度量L：

$s\left(t\right)=\sqrt{E_c}(\underset{i=1}{\overset{N_u}{\mathrm{\Σ}}}\underset{n}{\mathrm{\Σ}}x\left(i_0\right)W_n\left(i_0\right)\·{\mathrm{PN}}_n\·h(t-\mathrm{nTc})\·e^{j{\mathrm{\φ}}_0})$

$+\sqrt{E_c}(\underset{i=1}{\overset{N_u}{\mathrm{\Σ}}}\underset{n}{\mathrm{\Σ}}x\left(i_{-1}\right)W_n\left(i_{-1}\right)\·{\mathrm{PN}}_n\·h(t-\mathrm{nTc})\·e^{j{\mathrm{\φ}}_{-1}})e^{-j{\mathrm{\ω}}_{0}t}--\left[17\right]$

$+\sqrt{E_c}(\underset{i=1}{\overset{N_u}{\mathrm{\Σ}}}\underset{n}{\mathrm{\Σ}}x\left(i_1\right)W_n\left(i_1\right)\·{\mathrm{PN}}_n\·h(t-\mathrm{nTc})\·e^{j{\mathrm{\φ}}_1})e^{j{\mathrm{\ω}}_{0}t}+N\left(t\right),$

其中x(i_-1)，x(i₀)以及x(i₁)分别代表与第i个用户的左、中和右载波相关的正交相移键控(QPSK)数据流；W_n(i_-1)，W_n(i₀)以及W_n(i₁)分别代表在时间n处与第i个用户的左、中和右载波相关的Walsh码片；φ_-1，φ₀以及φ₁分别是与左、中和右载波相关的相位；ω₀代表载波信号频率间隔；PN_n是时间n处的伪噪声(PN)序列，且经归一化，使得 ${\mathrm{PN}}_n=\±\frac{1}{\sqrt{2}}\±\frac{1}{\sqrt{2}}j;$ N_u为用户数，它对应与基站通信的3x MC前向链路信道的数目；T_c是码片周期或采样间隔；E_c是每个用户的每码片能量；h(t)函数是代表基站的脉冲成型滤波器和预均衡滤波器的组合效果的冲击响应函数，且是脉冲成型滤波器的冲击响应和预均衡滤波器的卷积，且经归一化使得 $\underset{-\∞}{\overset{\∞}{\∫}}|H\left(f\right){|}^2\mathrm{df}=1,$ 其中H(f)是与h(t)相关的频率响应或转移函数；且其中h(t-nTc)是h(t)右移nTc。

在采样和下变频后，接收信号s(t)是数字信号s(n)＝I(n)+jQ(n)，这是到3xMC滤波器54的输入。s(t)可写作：

$s\left(n\right)=I\left(n\right)+\mathrm{jQ}\left(n\right)=B_0\left(n\right)+B_1\left(n\right)e^{j{\mathrm{\ω}}_0\mathrm{nTc}}+B_{-1}\left(n\right)e^{-j{\mathrm{\ω}}_{0}n{T}_c}+N\left({\mathrm{nT}}_c\right),18\left[\right]$

其中n是整数且是数字时间变量；T_c是采样周期，即码片周期；B₀(n)，B_-1(n)和B₁(n)分别是中、左和右载波CDMA信号的复数基带表示；且N(nT_s)代表加入AWGN噪声分量。误差度量L由以下等式描述：

$L=10\log \left(\frac{\mathrm{SNR}}{{\mathrm{SNR}}_{\mathrm{ideat}}}\right)=10\log \left(\frac{p\left[0\right]}{\frac{I_{\mathrm{or}}}{N_0}\·\mathrm{\β}+2\frac{I_{\mathrm{or}}}{N_0}\·\left(\underset{n}{\mathrm{\Σ}}\right|p_1[m-n]{|}^2)+\underset{n}{\mathrm{\Σ}}g[n{]}^2}\right)--\left[19\right]$

其中N₀是代表在基站和接收机50间由信道加入到被发射信号上的噪声信号N(t)的频谱密度的两倍的噪声项；SNR代表接收信号的信噪比；SNR_ideal是理想的信噪比且等于2NE_c/N₀，其中N是每个码元周期内的码片数，E_c是每码片能量；I_or代表接收到的信号能量且等于E_cN_u，其中N_u是从基站到接收机50的前向链路信道上的用户的数目；g[n]是3x MC滤波器的冲击响应函数；n是对应与接收信号由基站前向链路调制器乘以PN_n时刻的整数；m是对应与接收信号由MSM 56内的基站前向链路调制器(未示出)乘以共轭PN序列PN_n ^*时刻的整数；p[n]是基站脉冲成型和预均衡滤波器以及3x MC滤波器54的冲击响应的卷积(p[n]＝h[n]*g[n]，其中*代表卷积)；β等于 $\underset{\≠}{\mathrm{\Σ}}p[m-n{]}^2.$

等式(19)的误差度量L通过使用等式(17)和(18)来导出，并作以下假设：

1.在每个载波上有一个码元被发射且经调制后使得3个QPSK码元由基站发射，且只解调中心载波(y_m(k₀)和Z₀被处理)。

2.  3x MC信号发射的信道是AWGN信道且无多径衰落。

3.使用相干解调；每个前向链路信道载波信号相位已知。

4.从不同用户和同一用户来的每个载波上的每个QPSK码元是独立的，且为具有零均值的同一分布。

5.在I和Q信号分量间不存在干扰且因此计算误差度量L时只需要考虑y_m(k₀)和Z₀的实部。

本领域的技术人员可以理解到为满足一个给定应用的需要而使用不同的误差度量与选择的IIR滤波器112的结构与不脱离本发明范围的情况。

参数L代表由不完善滤波器引起的SNR恶化且取决于滤波器冲击响应g[n]和I_or/N₀比。通过对不同IIR滤波器和结构画出L对应I_or/N₀，诸如Chebyshevll、Chebyshevl、Butterworth、椭圆和匹配滤波器，并对给定的应用可选择最合适的滤波器类型(根据性能、价钱、大小等等)。在本特定实施例中，五阶椭圆IIR滤波器112是基于根据与其他测试滤波器相关的等式(19)的参数L而被选择。IIR滤波器112的选择是基于唯一误差度量L，它考虑到了载波间干扰、码片间干扰以及AWGN。

通过选择滤波器50的结构以及根据等式(19)的误差度量L的对应系数，IIR滤波器50保证匹配基站脉冲成型、补偿1x带宽基站预均衡以最小化总相位非线性性并有利于减少小载波间干扰。

根据本发明的设计滤波器的方法牵涉到确定误差度量L以衡量滤波器性能；基于该准则选择滤波器类型；基于选择的滤波器类型确定滤波器结构，诸如级联直接形式；然后根据所选则的结构战略性地选择系数以方便实现。

图6是实现图5的系数乘法器的数字乘法器200的图表。系数乘法器200包括第一移位寄存器202、第二移位寄存器204以及第三移位寄存器206。寄存器202、204以及206的输入连到图5的加法器或数字延时的输出上，它还连到比特平行加法器210的(11+c)Q6加法器208的第一输入上。第三移位寄存器206的输出连到(11+c)Q6加法器208的第二输入上，其中的一个输出连到比特平行加法器210的(11+b)Q6加法器212的第一输入上。(11+b)Q6加法器212的第二输入连到第二移位寄存器204的输出上。(11+b)Q6加法器212的输出连到比特平行加法器210的(11+a)Q6加法器214的第一输入上。(11+a)Q6加法器214的第二输入连到第一寄存器202的输出。(11+a)Q6加法器214的输入是第四寄存器216的输入。第四寄存器216的输出是饱和和截断电路218的输入。饱和和截断电路218的输出是11Q6信号，代表了系数乘法器200的输出。

在操作中，数字乘法器将11Q6输入乘以因子(2^a+2^b+2^c+1)/2^k，其中，k、a、b和c是整数且通过移位和相加使a＞b＞c。例如，参考表4，乘法器α₀₀以乘法器200的结构实现，其中k＝9、a＝4、b＝2且c＝0，得到下述因子：(16+4+2)/512＝22/512。

第一移位寄存器202对11Q6输入信号左移a比特。第二移位寄存器204对11Q6输入信号左移b比特。第三移位寄存器206对11Q6输入信号左移c比特，将结果加到未移位的11Q6输入信号。产生的信号是(11+c)Q6比特宽且由(11+b)Q6加法器212加入到第二寄存器204的移位输出，产生(11+b)Q6结果。(11+b)Q6结果加到由(11+a)Q6加法器214加入到第一寄存器202的移位输出，产生(11+a)Q6结果。(11+a)Q6结果代表因子(2^a+2^b+2^c+1)，这被右移k比特，它对应于由第四移位寄存器216被2^k除。第四寄存器216输出(11+a+k)Q6信号到饱和和截断电路218，它将(11+a+k)Q6信号转换为11Q6信号，该信号代表数字乘法器200的输出。

由于α和β系数是2的幂的组合，对数字输入信号相关乘以α和β系数由移位和相加实现。图6的乘法器200是示范乘法器。移位器202、204和206由硬线实现(固定的移位)。通过加法器208、212、214和216的加法以比特平行的方式实现。这把通过乘法器200的时延减少到n+m，其中n是加入的比特数，m是加到由乘法器200实现的特定α和β系数的2的幂的数目。

乘法器200的事实上补偿使第四移位寄存器216的积输出的比特宽度相对于乘法器200的11Q6输入增加a-k比特，其中a是由第一移位寄存器202移位的比特数，k是由第四移位寄存器202移位的比特数使得由乘法器200实现的α和β系数等于上述的(2^a+2^b+2^c+1)/2^k。(k在本特定实施例中等于9)。比特宽度扩展补偿通过饱和和截断电路218对第四移位寄存器216的输出实现饱和和截断而实现，它输出11Q6结果。

下表描述了使用在图2的3x MC滤波器54内的本特定实施例的微处理器/DSP元件：

                                      表5

模块	元件类型	读/写	数量	比特宽度	目的
						相位累加器70	微寄存器	读/写	1	18	对频率偏移编程
IIR滤波器(76，80，82)	微寄存器116	读/写	1	11	对DC偏移编程

下表描述了图2中的3x MC滤波器54的特定实施例中使用的通用寄存器：

                                   表6

模块	元件类型	数量	比特宽度	目的
					相位累加器70	锁存器	1	20	存储相位
IIR滤波器(76，80，82)	锁存器(z-1)	5(每IIR滤波器)	11	时延元件

下表描述了图2中的3x MC滤波器54的特定实施例中使用的加法器：

                    表7

模块

元件类型

质量

比特宽度

相位累加器70	加法器	1	20
				IIR滤波器(76、80、82)(每IIR滤波器)	加法器	7	11
4	6
		旋转器72	加法器			2	5
4	6

因此，本发明以通过对特定应用结合实施例加以描述。本领域内的技术人员能预见本发明范围内的附加修改、应用和实施例。

因此在此附加权利要求书以覆盖任何本发明范围内的该种应用、修改和实施例。

Claims (35)

1.使用多载波信号的无线通信系统的滤波器，其特征在于包括：

用于从多载波信号中抽取载波信号分量的第一装置；以及

用于对载波信号分量滤波以生成被解调和滤波的多带宽信号的第二装置。

2.如权利要求1所述的滤波器，其特征在于，第一装置包括旋转器。

3.如权利要求2所述的滤波器，其特征在于，多载波信号是具有三个载波分量的3x带宽的多载波信号。

4.如权利要求3所述的滤波器，其特征在于，三个载波分量包括中心载波、左载波和右载波。

5.如权利要求4所述的滤波器，其特征在于，中心载波、左载波和右载波大约由1.25MHz分隔。

6.如权利要求5所述的滤波器，其特征在于，所述旋转器包括用于选择性地顺时针或逆时针旋转多载波信号并分别产生所述的左载波或所述的右载波的装置。

7.如权利要求6所述的滤波器，其特征在于，所述旋转器是查询表旋转器。

8.如权利要求1所述的滤波器，其特征在于，第二装置包括无限冲击响应(IIR)滤波器，用于匹配多载波信号的脉冲形状。

9.如权利要求8所述的滤波器，其特征在于，第二装置还包括补偿多载波信号上的预均衡效果以最小化相位非线性的装置。

10.如权利要求9所述的滤波器，其特征在于，IIR滤波器是五阶椭圆IIR滤波器，用作1x低通滤波器以对载波信号分量实现低通滤波，其中载波信号分量定义了在频率上分开的三个数据流。

11.如权利要求10所述的滤波器，其特征在于，所述IIR滤波器具有级联直接形式II结构。

12.如权利要求11所述的滤波器，其特征在于，所述IIR滤波器由以下转移函数描述：

$H\left(z\right)={\mathrm{\α}}_{00}\frac{({\mathrm{\β}}_{00}+{\mathrm{\β}}_{01}{z}^{-1}+{\mathrm{\β}}_{02}{z}^{-2})}{(1+{\mathrm{\α}}_{01}{z}^{-1}+{\mathrm{\α}}_{02}{z}^{-2})}\·\frac{({\mathrm{\β}}_{10}+{\mathrm{\β}}_{11}{z}^{-1})}{(1+{\mathrm{\α}}_{11}{z}^{-1})}\·\frac{({\mathrm{\β}}_{20}+{\mathrm{\β}}_{21}{z}^{-1}+{\mathrm{\β}}_{22}{z}^{-2})}{(1+{\mathrm{\α}}_{21}{z}^{-1}+{\mathrm{\α}}_{22}{z}^{-2})}$

其中α₀₀，α₀₁，α₀₂，α₁₁，α₂₁，α₂₂，β₀₀，β₀₁，β₀₂，β₁₀，β₁₁，β₂₀，β₂₁和β₂₂为预定常量，z为复数变量。

13.如权利要求12所述的滤波器，其特征在于，α₀₀≈222/512，α₀₁≈-895/512，α₀₂≈414/512，α₁₁≈-445/512，α₂₁≈-921/512，α₂₂≈476/512，β₀₀≈7/64，β₀₁≈-3/64，β₀₂≈7/64，β₁₀≈4/64，β₁₁≈4/64，β₂₀≈88/64，β₂₁≈-104/64以及β₂₂≈88/64。

14.如权利要求11所述的滤波器，其特征在于还包括防止在IIR滤波器节点处溢出的装置。

15.如权利要求14所述的滤波器，其特征在于，避免溢出的装置包括根据L无限范数在节点处对信号值进行按比例调节的装置。

16.如权利要求15所述的滤波器，其特征在于，按比例调节的装置包括通过移相和相加实现相乘的乘法器。

17.如权利要求16所述的滤波器，其特征在于，滤波器的寄存器具有11Q6的比特带宽。

18.如权利要求17所述的滤波器，其特征在于，IIR滤波器的加法器是饱和型加法器。

19.无线通信系统的接收机，其特征在于包括：

接收部分，有射频(RF)到中频(IF)的电路以及IF到基带的电路；

与接收部分通信的多载波滤波器，多载波滤波器具有：

第一低通滤波器，用于对第一数据流滤波，

耦合到旋转器的相位累加器，

第二低通滤波器，用于对由旋转器输出的第二数据流滤波，以及

第三低通滤波器，用于对由所述旋转器输出的第三数据流滤波；以及

移动站调制解调器(MSM)，它与第一低通滤波器、第二低通滤波器以及第三低通滤波器耦合。

20.如权利要求19所述的接收机，其特征在于，旋转器包括顺时针和逆时针旋转输入的复数信号以分别产生第二和第三数据流的装置。

21.如权利要求19所述的接收机，其特征在于，接收部分包括包含有均衡补偿电路的移动模拟接收部分(MARS)接收机前端电路。

22.如权利要求21所述的接收机，其特征在于还包括，根据接收部分的模式选择性地旁路MARS预均衡补偿电路。

23.如权利要求22所述的接收机，其特征在于，第一、第二和第三低通滤波器每个包括椭圆无限脉冲相应(IIR)滤波器，用于便于分别对所述的第一、第二、第三数据流进行低通滤波。

24.如权利要求23所述的接收机，其特征在于，椭圆IIR滤波器包括第一部分、第二部分和第三部分。

25.如权利要求24所述的接收机，其特征在于，第一部分包括第一加法器，第一加法器的输出连到第一数字延时以及第一比例缩放电路(β₀₀)，(β₀₀)的输出连到第二加法器的第一输入，第一数字延时的输出连到第二数字延时的输入、第二比例缩放电路(-α₀₁)的输入以及连到第三比例缩放电路(β₀₁)的输入，第二数字延时的第一输出连到第四比例缩放电路(-α₀₂)和第五比例缩放电路(β₀₂)的输入，第二和第四比例缩放电路(-α₀₁和-α₀₂)的输出连到第一加法器的输入，第三和第五比例缩放电路(β₀₁和β₀₂)的输出连到第二加法器的输入、代表第一部分输出的第二加法器的输出以及代表第一部分输入的第一加法器的输入。

26.如权利要求25所述的接收机，其特征在于，第二部分位于第一部分和第三部分之间，第二部分类似第一部分，除了它省去了第二数字延时以及第四和第五比例缩放电路之外，

其中与第三部分的第一、第二和第三比例缩放电路相关的一个或多个值不同于与第一部分的第一、第二、第三比例缩放电路相关的对应值。

27.如权利要求26所述的接收机，其特征在于，第三部分类似第一部分，除了与第二部分的第一、第二、第三、第四和第五比例缩放电路相关的一个或多个值不同于第一部分的第一、第二、第三、第四和第五比例缩放电路相关的值之外。

28.唯一的多载波滤波器，其特征在于包括：

用于将数据流从多载波信号分开的第一装置；以及

用于对分开的数据流滤波以作为响应生成经滤波的输出信号。

29.如权利要求28所述的多载波滤波器，其特征在于，被分开的数据流包括中心数据流、左数据流以及右数据流。

30.如权利要求29所述的多载波滤波器，其特征在于，第一装置包括基于耦合到相位累加器的查询表(LUT)。

31.如权利要求29所述的多载波滤波器，其特征在于，第二装置包括3x多载波滤波器，用于对中心数据流、左数据流以及右数据流滤波以使信噪比最大。

32.如权利要求31所述的多载波滤波器，其特征在于，3x多载波滤波器包括：第一低通滤波器，用于对中心数据流滤波；第二低通滤波器，用于对右数据流滤波；以及第三低通滤波器，用于对左数据流滤波，第一、第二和第三低通滤波器各包括用于补偿1x带宽预均衡的装置和适应与接收到的多载波信号相关的脉冲成形的装置。

33.如权利要求32所述的多载波滤波器，其特征在于，适应装置和补偿装置包括椭圆低通无限脉冲响应(IIR)滤波器。

34.如权利要求33所述的多载波滤波器，其特征在于，低通工IR滤波器是具有级联较低阶子滤波器的五阶椭圆IIR滤波器。

35.如权利要求34所述的多载波滤波器，其特征在于，低通IIR滤波器的转移函数被选择以适应考虑到载波间干扰、码片间干扰以及噪声的预定误差度量。

Images